JPH02249330A - Pseudo lock detection circuit for costas loop type demodulator - Google Patents
Pseudo lock detection circuit for costas loop type demodulatorInfo
- Publication number
- JPH02249330A JPH02249330A JP1069942A JP6994289A JPH02249330A JP H02249330 A JPH02249330 A JP H02249330A JP 1069942 A JP1069942 A JP 1069942A JP 6994289 A JP6994289 A JP 6994289A JP H02249330 A JPH02249330 A JP H02249330A
- Authority
- JP
- Japan
- Prior art keywords
- costas loop
- pseudo
- signal
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 36
- 230000001360 synchronised effect Effects 0.000 claims abstract description 15
- 230000005540 biological transmission Effects 0.000 abstract description 22
- 230000010355 oscillation Effects 0.000 description 17
- 238000004891 communication Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コスタスループ型復調器の疑似ロック検出回
路に関し、例えばデジタル位相変調方式を用いる191
星通信システムに於ける受信機の復調器であるコスタス
ループ型復1JfJ器の疑似ロック状態を検出する回路
に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a pseudo lock detection circuit for a Costas loop demodulator, for example, a 191
The present invention relates to a circuit for detecting a false lock state of a Costas loop type demodulator, which is a receiver demodulator in a star communication system.
〔発明の概要]
本発明は、位相変調された搬送波をist 1!Jする
コスタスループ型復調器のIchの乗算出力とQchの
乗算出力とを乗算する乗算器の出力にコスタスループ型
復UR器の疑似ロック時に現れる周波数成分の信号を同
期検波する手段と、同期検波手段の出力が所定範囲以外
のレベルにあることを検出して疑似ロック検出信号を出
力することにより、コスタスループ型復調器の入力信号
の搬送周波数が、コスタスループ型復調器の電圧制御発
振器の発振周波数に対して高周波数方向又は低周波数方
向にデータ伝送のビットレートに相当する周波数(以下
ビットレートの周波数という。)の1/2の整数倍分ず
れ、コスタスループ型復調器が疑似ロック状態になった
場合、同期検波手段で用いられる搬送波の周波数で特定
されるモードの疑似ロック状態及び上記周波数のずれの
方向を検出可能とするものである。[Summary of the Invention] The present invention provides a phase modulated carrier wave ist1! Means for synchronously detecting a signal of a frequency component that appears when a Costas loop demodulator is pseudo-locked to the output of a multiplier that multiplies the Ich multiplication output of the Costas loop demodulator for J and the Qch multiplication output; By detecting that the output of the means is at a level outside the predetermined range and outputting a pseudo lock detection signal, the carrier frequency of the input signal of the Costas loop demodulator is changed to the oscillation of the voltage controlled oscillator of the Costas loop demodulator. A deviation of an integral multiple of 1/2 of the frequency corresponding to the bit rate of data transmission (hereinafter referred to as bit rate frequency) in the high frequency direction or low frequency direction with respect to the frequency, the Costas loop demodulator enters a pseudo-lock state. When this occurs, it is possible to detect a pseudo-locked state of the mode specified by the frequency of the carrier wave used by the synchronous detection means and the direction of the frequency shift.
(従来の技術)
衛星通信で用いられている変調方式には、アナログ変調
方式としては周波数変調(FM)方式が、またデジタル
変調方式としてはジ相位相変11(BPsi()、4相
位相変調(QPSK) 、MSK変調等が用いられてい
る。FM変調方式は、アナログ音声伝送を主体とした通
信システムでは用いられてきたが、伝送すべき情報とし
て、画像、データ等のデジタル信号が多くなってきた近
年の衛星通信方式では、あまり用いられず、2相位相変
調、4和位相変調のデジタル位相変調方式が主流となっ
ている。また符号分割による多重通信方式では、スペク
トラム拡散通信が用いられている。(Prior art) Modulation methods used in satellite communications include frequency modulation (FM) as an analog modulation method, and diphase phase shift 11 (BPsi()) and four-phase phase modulation as digital modulation methods. (QPSK), MSK modulation, etc.The FM modulation method has been used in communication systems mainly based on analog voice transmission, but as the information to be transmitted is increasingly digital signals such as images and data. In recent years, satellite communication systems have not been used much, and digital phase modulation methods such as binary phase modulation and quadrature phase modulation have become mainstream.Also, spread spectrum communication is used in multiplex communication systems using code division. ing.
デジタル位相変調波から復調信号を得る手段としては所
謂コスタスループ型復調器が知られおり、特開昭58−
215256号において、2相位相変調、4相位相変調
を切り替えて受信するコスタスループ型復調器の技術が
開示されている。A so-called Costas loop demodulator is known as a means for obtaining a demodulated signal from a digital phase modulated wave, and is disclosed in Japanese Patent Application Laid-Open No. 58-1989.
No. 215256 discloses a technology of a Costas loop demodulator that switches between two-phase phase modulation and four-phase phase modulation for reception.
〔発明が解決しようとする課題〕
ところで、コスタスループ型復調器は一種の複合位相ロ
ックループ(以下P 1.、 Lという。)回路である
。即ち、コスタスループ型復調器の入力信号の搬送周波
数とコスタスループ型復調器の電圧制御発振器(以下v
COという。)の発振周波数及びそれらの位相が一致す
ると、ロック状IIM(以下正常なロック状態という。[Problems to be Solved by the Invention] By the way, the Costas loop demodulator is a type of composite phase-locked loop (hereinafter referred to as P1., L) circuit. That is, the carrier frequency of the input signal of the Costas loop demodulator and the voltage controlled oscillator (hereinafter v) of the Costas loop demodulator
It's called CO. ) when the oscillation frequencies and their phases match, the locked IIM (hereinafter referred to as a normal locked state).
)になり、適正な復調信号が得られる。しかし、上記入
力信号の搬送周波数が、上記■Coの発振周波数に対し
て高周波数方向又は低周波数方向にデータ伝送のビット
レートの周波数の172の整数倍分ずれると、あたかも
ロック状態(以下疑似ロック状態)になることがある。), and a proper demodulated signal can be obtained. However, if the carrier frequency of the above input signal deviates from the oscillation frequency of the above Co in the high frequency direction or the low frequency direction by an integral multiple of 172 of the frequency of the data transmission bit rate, it will appear as if it were in a lock state (hereinafter referred to as pseudo lock state). condition) may occur.
即ちコスクスルーブ型復liI器は複数のモードで疑似
ロック状態になることがある。コスタスループ型復調器
が疑似ロック状態になると、データが正常に読めなくな
り、またコスタスループ型復調器は一旦疑偵ロンク状態
になると、その後止しい搬送周波数の入力信号が人力さ
れても正常なロック状態に復帰するのには時間がかかる
ものである。In other words, the Koscslube type detector may enter a pseudo-lock state in multiple modes. When a Costas loop demodulator enters a pseudo-lock state, data cannot be read correctly, and once a Costas loop demodulator enters a pseudo-lock state, it will not lock normally even if an input signal of a new carrier frequency is input manually. It takes time to return to normal condition.
本発明に係るコスタスループ型復調器の疑似ロック検出
回路は、上述の実情に鑑みてなされたものであり、コス
タスループ型復調器の入力信号の搬送周波数が、コスタ
スループ型復調器の■COの発振周波数に対して高周波
数方向又は低周波数方向にデータ伝送のビットレートの
周波数の172の整数倍分ずれ、コスタスループ型復調
器が疑似ロック状態になった場合、同期検波手段の搬送
波で特定されるモードの疑似ロック状態及び上記周波数
のずれの方向を検出する回路の提供を目的とする。The pseudo-lock detection circuit for a Costas loop demodulator according to the present invention was made in view of the above-mentioned circumstances, and the carrier frequency of the input signal of the Costas loop demodulator is If the Costas loop demodulator enters a pseudo-lock state due to a deviation in the high frequency direction or low frequency direction with respect to the oscillation frequency by an integer multiple of 172 of the frequency of the data transmission bit rate, it is determined by the carrier wave of the synchronous detection means. An object of the present invention is to provide a circuit that detects a pseudo-lock state in a mode and the direction of the frequency deviation.
本発明に係るコスタスループ型復調器の疑似ロンク検出
回路は、上述したような課題を解決するために、位相変
調された搬送波を復調するコスタスループ型復調器のI
chの乗算器ツノとQchの乗算出力とを乗算する乗算
器の出力に上記コスタスループ型復調器の疑似ロック時
に現れる周波数成分の信号を同期検波する手段と、上記
同期検波手段の出力が所定範囲以外のレベルにあること
を検出して疑似ロック検出回路を出力するレベル判別手
段とから成ることを特徴としている。In order to solve the above-mentioned problems, the pseudo-ronc detection circuit for a Costas loop demodulator according to the present invention has the following advantages:
means for synchronously detecting a signal of a frequency component that appears when the Costas loop demodulator is pseudo-locked by the output of the multiplier that multiplies the multiplier horn of the channel by the multiplier output of the Qch; It is characterized by comprising a level discriminating means which detects that the lock is at a level other than that and outputs a pseudo lock detection circuit.
本発明に係るコスタスループ型復調器の疑似ロック検出
回路によれば、コスタスループ型復調器の人力信号の搬
送周波数が、コスタスループ型復調器の■COの発振周
波数に対して高周波数方向又は低周波数方向にデータ伝
送のビットレートの周波数の172の整数倍分ずれ、コ
スタスループ型復調器が疑似ロック状態になった場合、
同期検波手段で用いられる搬送波の周波数で特定される
モードの疑似ロック状態及び上記周波数のずれの方向を
検出することができる。According to the pseudo lock detection circuit of the Costas loop demodulator according to the present invention, the carrier frequency of the human input signal of the Costas loop demodulator is in a higher frequency direction or lower than the oscillation frequency of CO of the Costas loop demodulator. If there is a shift in the frequency direction by an integral multiple of 172 of the frequency of the data transmission bit rate, and the Costas loop demodulator enters a pseudo-lock state,
It is possible to detect the pseudo-lock state of the mode specified by the frequency of the carrier wave used by the synchronous detection means and the direction of the frequency deviation.
以下、本発明に係るコスタスループ型復調器の疑似ロン
ク検出回路を、スペクトラム拡散通信の受信機に適用し
た実施例について図面を参照しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment in which a pseudo long detection circuit of a Costas loop demodulator according to the present invention is applied to a receiver for spread spectrum communication will be described with reference to the drawings.
第1図はスペクトラム拡散通信の受信機に於ける復調部
を示す。先ずこの復調部の説明をする。FIG. 1 shows a demodulator in a receiver for spread spectrum communication. First, this demodulation section will be explained.
入力端子Iには入力信号としてスペクトラム拡散された
信号Slが供給される。この入力信号はデジタルロック
ループ(以下DLL回路という。)10及び乗算器2に
供給される。The input terminal I is supplied with a spread spectrum signal Sl as an input signal. This input signal is supplied to a digital lock loop (hereinafter referred to as a DLL circuit) 10 and a multiplier 2.
上記DLL回路10は位相比較器11.ループフィルタ
12、VCO13及び拡散符号発生器14から構成され
ており、VCO13は入力信号Slの搬送周波数に対応
したクロックS2を発生する。拡散符号発生器14は拡
散符号S3及び拡散符号S3の各ブロックの先頭のパル
ス位置を示す先頭パルスS4を発生ずる。このクロック
S2、先頭パルスS4が後述する同期検波に用いられる
搬送波を発生させる局部信号発生2130供給され、拡
散符号S3が上記乗算器2に供給される。The DLL circuit 10 has a phase comparator 11. It is composed of a loop filter 12, a VCO 13, and a spreading code generator 14, and the VCO 13 generates a clock S2 corresponding to the carrier frequency of the input signal Sl. The spreading code generator 14 generates a spreading code S3 and a leading pulse S4 indicating the position of the leading pulse of each block of the spreading code S3. The clock S2 and the leading pulse S4 are supplied to a local signal generator 2130 that generates a carrier wave used for synchronous detection, which will be described later, and a spreading code S3 is supplied to the multiplier 2.
上記乗算器2において、上記入力信号であるスペクトラ
ム拡散された信号S1は、上記拡散符号S3と乗算され
、位相変調信号S5とされる。この位相変調信号S5は
コスタスループ型復調器20に供給される。In the multiplier 2, the spectrum-spread signal S1, which is the input signal, is multiplied by the spreading code S3 to obtain a phase modulated signal S5. This phase modulated signal S5 is supplied to the Costas loop demodulator 20.
上記コスタスループ型復調器20は、Ichの乗算器2
1、Icl+の低域通過フィルタ(以下LPFという。The Costas loop demodulator 20 includes an Ich multiplier 2
1. Icl+ low pass filter (hereinafter referred to as LPF).
)22、Qchの乗算器23、QchのLPF24、乗
算器25、ループフィルタ26、VC027、π/2移
相器28より構成されいる。このコスタスループ型復調
器20において、上記位相変調信号S5は乗算器21、
乗算器23に供給される。この乗算器21において、V
CO27の出力信号と位相変調信号S5とが乗算される
。一方乗算器23において、VCO27の出力信号がπ
/2移相器28で位相がπ/2遅延された信号と位相変
調信号S5とが乗算される。乗算器21.23の出力信
号はそれぞれLPF22.24に供給され、所定の周波
数以上の周波数成分が除去される。) 22, Qch multiplier 23, Qch LPF 24, multiplier 25, loop filter 26, VC027, and π/2 phase shifter 28. In this Costas loop demodulator 20, the phase modulation signal S5 is transmitted to a multiplier 21,
The signal is supplied to a multiplier 23. In this multiplier 21, V
The output signal of CO27 and phase modulation signal S5 are multiplied. On the other hand, in the multiplier 23, the output signal of the VCO 27 is
The signal whose phase is delayed by π/2 by the /2 phase shifter 28 is multiplied by the phase modulation signal S5. The output signals of multipliers 21 and 23 are respectively supplied to LPFs 22 and 24, and frequency components above a predetermined frequency are removed.
LPF22の出力信号S6([chの乗算出力)及びL
PF24の出力信号57(Qchの乗算出力)はそれぞ
れ乗算器25に供給され、乗算器25において乗算され
る。この乗算器25の出力信号S8はループフィルタ2
6及び疑似ロック検出回路40に供給される。ループフ
ィルタ26の出力信号はVCO27に供給され、VCO
27の発振周波数及び位相が位相変調信号S5の搬送周
波数と一致するように制御される。なお、上記LPF2
2の出力信号S6は、コスタスループ型復調器20の復
調信号であり、出力端子2に供給さる。Output signal S6 of LPF22 ([ch multiplication output) and L
The output signals 57 (Qch multiplication outputs) of the PF 24 are respectively supplied to the multipliers 25 and multiplied therein. The output signal S8 of this multiplier 25 is transmitted to the loop filter 2.
6 and the pseudo lock detection circuit 40. The output signal of the loop filter 26 is supplied to the VCO 27, and the VCO
The oscillation frequency and phase of 27 are controlled to match the carrier frequency of the phase modulation signal S5. In addition, the above LPF2
The output signal S6 of No. 2 is a demodulated signal of the Costas loop demodulator 20, and is supplied to the output terminal 2.
一方、上記局部信号発生器30は、正弦波発生器31、
n個のアンプ32.乃至32AS、n個の抵抗33.乃
至335、バッファアップ34から構成されている。正
弦波器31は、上記クロックS2及び先頭パルスS4か
ら、データ伝送のビットレートの周波数のn個の整数(
l乃至n)倍の正弦波信号fl乃至rnを発生させる。On the other hand, the local signal generator 30 includes a sine wave generator 31,
n amplifiers 32. to 32AS, n resistors 33. 335 and a buffer up 34. The sine wave generator 31 generates n integers (of the frequency of the data transmission bit rate) from the clock S2 and the first pulse S4.
1 to n) times the sine wave signals fl to rn.
これらの正弦波信号rl乃至fnは、上記アンプ32.
乃至327と抵抗33.乃至33I、とで構成される加
算手段において加算され、バッファアップ34を介して
疑似ロック回路40に供給される。即ちバッファアンプ
34の出力信号S9は、データ伝送のビットレートの周
波数の1乃至n倍の各周波数成分を含む信号である。These sine wave signals rl to fn are transmitted to the amplifier 32.
to 327 and resistor 33. to 33I, and are added to the pseudo lock circuit 40 via the buffer up 34. That is, the output signal S9 of the buffer amplifier 34 is a signal containing frequency components of 1 to n times the frequency of the data transmission bit rate.
上記疑似ロック検出回路40は、上記コスタスループ型
復調器20の乗算器25の出力信号S8を同期検波する
乗算器41とLPF42とで構成される同期検波手段、
同期検波された信号のレベルを判別し、疑偵ロツタ検出
信号を送出する比較器43.44から構成されている。The pseudo-lock detection circuit 40 includes a synchronous detection means comprising a multiplier 41 and an LPF 42 for synchronously detecting the output signal S8 of the multiplier 25 of the Costas loop demodulator 20;
It consists of comparators 43 and 44 that determine the level of the synchronously detected signal and send out a suspicious rotor detection signal.
ここで、上記コスタスループ型復調器20の乗算器25
の出力信号S8について、第2図乃至第4ryiを用い
て説明する。Here, the multiplier 25 of the Costas loop demodulator 20
The output signal S8 will be explained using FIGS. 2 to 4ryi.
第2図は、上記位相変調信号S5の搬送周波数とVCO
27の発振周波数及びそれらの位相が一致して正常なロ
ック状態におけるコスタスループ型復調器20の動作を
示す波形図であって、コスタスループ型復調器20のI
chの乗算出力であるLPF22の出力信号S6の波形
をaに示し、コスタスループ型復tu2if20のQc
hの乗算出力であるLPF24の出力信号S7の波形を
bに示し、コスタスループ型復調器20の乗算器25の
出力信号S8の波形をCに示す。この正常なロック状態
では、乗算器25の出力信号S8は第2図のCに示すよ
うに零に近い値となる。FIG. 2 shows the carrier frequency of the phase modulation signal S5 and the VCO
27 is a waveform diagram showing the operation of the Costas loop demodulator 20 in a normal lock state where the oscillation frequencies and their phases match, and the I of the Costas loop demodulator 20 is
The waveform of the output signal S6 of the LPF 22, which is the multiplication output of the channel, is shown in a, and the Qc
The waveform of the output signal S7 of the LPF 24, which is the multiplication output of h, is shown in b, and the waveform of the output signal S8 of the multiplier 25 of the Costas loop demodulator 20 is shown in c. In this normal lock state, the output signal S8 of the multiplier 25 has a value close to zero, as shown at C in FIG.
第3図は、」−配位相変調信号S5の搬送周波数とVC
O27の発振周波数がデータ伝送のピットレー1・の周
波数の1/2分ずれて疑似ロック状態になったコスタス
ループ型復調器20の動作を示す波形図であって、コス
タスループ型復調器20のIchの乗算出力であるLP
F22の出力信号S6の波形をaに示し、コスタスルー
プ型復調器20のQchの乗算出力であるLPF24の
出力信号S7の波形をbに示し、コスタスループ型復調
器20の乗算器25の出力信号S8の波形をCに示す。FIG. 3 shows the carrier frequency and VC of the phase modulation signal S5.
FIG. 10 is a waveform diagram showing the operation of the Costas loop demodulator 20 in which the oscillation frequency of the O27 is shifted by 1/2 of the frequency of the data transmission pit-ray 1, resulting in a pseudo-lock state, and the Ich of the Costas loop demodulator 20 is LP, which is the multiplication power of
The waveform of the output signal S6 of the F22 is shown in a, and the waveform of the output signal S7 of the LPF 24, which is the Qch multiplication output of the Costas loop demodulator 20, is shown in b. The waveform of S8 is shown in C.
この疑似ロック状態では、乗算器25の出力信号S8は
第3図のCに示すようにデータ伝送のピットレートの周
波数成分(以下f成分という、)の信号となる。In this pseudo-lock state, the output signal S8 of the multiplier 25 becomes a signal having a frequency component (hereinafter referred to as f component) of the pit rate of data transmission, as shown in C in FIG.
第4図は、上記位相変調信号S5の搬送周波数とVCO
27の発振周波数がデータ伝送のピットレー]・の周波
数分ずれて疑似ロック状態になったコスタスループ型復
調器20の動作を示す波形図であって、コスタスループ
型復調器20の1(11の乗算出力であるLPF22の
出力信号S6の波形をaに示し、コスタスループ型復調
器20のQchの乗算出力であるLPF24の出力信号
S7の波形をbに示し、コスタスループ型復調2320
の乗算器25の出力信号S8の波形をCに示ず。この疑
似ロック状態では、乗算器25の出力信号S8は第4図
のCに示すように2f成分の信号となる。FIG. 4 shows the carrier frequency of the phase modulation signal S5 and the VCO
27 is a waveform diagram illustrating the operation of the Costas loop demodulator 20 in which the oscillation frequency of the Costas loop demodulator 20 is shifted by the frequency of the data transmission pit-ray] and is in a pseudo-lock state. The waveform of the output signal S6 of the LPF 22 which is the output is shown in a, and the waveform of the output signal S7 of the LPF 24 which is the Qch multiplication output of the Costas loop demodulator 20 is shown in b.
The waveform of the output signal S8 of the multiplier 25 is not shown in C. In this pseudo-locked state, the output signal S8 of the multiplier 25 becomes a 2f component signal as shown in C of FIG.
なお、上述では位相変調信号S5の搬送周波数とVCO
27の発振周波数がデータ伝送のビットレートの周波数
の172分又は周波数分ずれた場合に限定して、上記乗
算器25の出力信−!、;、 S 8の説明をしたが、
位相変調信号S5の1般送周波数とVCO27の発振周
波数がデータ伝送のビットレートの周波数の172の整
数倍(3,4、・・・n)分ずれた場合、上記乗算器2
5の出力信号は上記整数倍に対応した周波数成分の信号
となる。即ち3r、4r、・・・nf酸成分信号となる
。In addition, in the above, the carrier frequency of the phase modulation signal S5 and the VCO
Only when the oscillation frequency of the multiplier 27 is shifted by 172 or a frequency of the data transmission bit rate, the output signal of the multiplier 25 -! , ;, I explained S 8, but
When the general transmission frequency of the phase modulation signal S5 and the oscillation frequency of the VCO 27 deviate from each other by an integral multiple of 172 (3, 4, . . . n) of the frequency of the data transmission bit rate, the multiplier 2
The output signal of No. 5 is a signal with a frequency component corresponding to the above-mentioned integer multiple. That is, the signals are 3r, 4r, . . . nf acid component signals.
次に、上述のような乗算器25の出力信号S8が入力さ
れた場合の本発明に係る上記コスタスループ型復調器の
疑似ロック検出回路40の動作について説明する。Next, the operation of the pseudo lock detection circuit 40 of the Costas loop demodulator according to the present invention when the output signal S8 of the multiplier 25 as described above is input will be described.
上記乗算器41において、上記乗算器25の出力信号S
8と上記局部信号発生器30の出力信号S9とが乗算さ
れ、この乗算された信号がLPF42に供給され、出力
信号S9に含まれているデータ伝送のビットレートの周
波数「の1倍乃至n倍の周波数成分(r、2f、3f、
−−=nf)が除去される。即ち局部信号発生器30の
出力信号S9を用いて乗算器25の出力信号S8が同期
検波される。この検波された信号SIOが比較器43の
正入力端子及び比較器44の負入力端子に供給される。In the multiplier 41, the output signal S of the multiplier 25
8 is multiplied by the output signal S9 of the local signal generator 30, this multiplied signal is supplied to the LPF 42, and the frequency of the data transmission bit rate included in the output signal S9 is 1 to n times. The frequency components (r, 2f, 3f,
--=nf) is removed. That is, the output signal S8 of the multiplier 25 is synchronously detected using the output signal S9 of the local signal generator 30. This detected signal SIO is supplied to the positive input terminal of the comparator 43 and the negative input terminal of the comparator 44.
ところで、コスタスループ型復調器20が正常なロック
状態の場合、コスタスループ型復調器20の乗算器25
の出力信号S8のレベルは上述のようにほぼ零であるの
で、検波された信号510の値はほぼ零となる。一方位
相変調信号S5の搬送周波数がコスタスループ型復調器
20のVCO27の発振周波数よりも高い周波数方向に
データ伝送のビットレートの172の整数倍分ずれ、疑
似ロック状態(以下、上の疑似ロック状態という。)と
なった場合、上記検波された信号510の値は所定レベ
ルTH以上となる。また、位相変調信号S5の搬送周波
数がコスタスループ型復調器20のVCO27の発振1
M波数よりもイ1りい周波数方向にデータ伝送のビット
レートの1/2の整数倍分ずれ、疑似ロック状態(以下
、下の疑似ロック状態という、)となった場合、該検波
された信号510の値は所定レベル−T H以下となる
。即ち、上記比較器43の負入力端子のバイアス電圧を
上記所定レベルT Hに、比較器44の正入力端子のバ
イアス電圧を上記所定レヘルーTHに抵抗45.46.
47を用いて設定することにより、コスタスループ型復
調器20が正常なロック状態の時は、比較器43め出力
信号及び比較器44の出力信号はローレベルとなる。−
力士の疑似ロック状態の時は、比較器43の出力信号は
ハイレベルとなり、比較器44の出力信号はローレベル
となる。また下の疑似ロック状態の時は、比較器43の
出力信号はローレベルとなり、比較器44の出力信号は
ハイレベルとなる。したがって、コスタスループ型復調
器20の正常なロック状態、上の疑似ロック状態、下の
疑似ロック状態を判別することができる。以上のように
して検出された疑似ロック検出信号(比較器43の出力
信号又は比較2=44の出力信号のいずれか一方がハイ
レベルとして)が出力端子3又は出力端子4に出力され
る。By the way, when the Costas loop demodulator 20 is in a normal lock state, the multiplier 25 of the Costas loop demodulator 20
Since the level of the output signal S8 is approximately zero as described above, the value of the detected signal 510 is approximately zero. On the other hand, the carrier frequency of the phase modulation signal S5 shifts in the frequency direction higher than the oscillation frequency of the VCO 27 of the Costas loop demodulator 20 by an integral multiple of 172 of the data transmission bit rate, resulting in a pseudo-lock state (hereinafter referred to as the above pseudo-lock state). ), the value of the detected signal 510 becomes equal to or higher than the predetermined level TH. Further, the carrier frequency of the phase modulation signal S5 is oscillation 1 of the VCO 27 of the Costas loop demodulator 20.
If the detected signal deviates by an integer multiple of 1/2 of the data transmission bit rate in the frequency direction that is higher than the M wave number, and a pseudo lock state (hereinafter referred to as the lower pseudo lock state) occurs, the detected signal The value of 510 is below the predetermined level -TH. That is, the bias voltage of the negative input terminal of the comparator 43 is set to the predetermined level TH, and the bias voltage of the positive input terminal of the comparator 44 is set to the predetermined level TH.
47, when the Costas loop demodulator 20 is in a normal lock state, the output signal of the comparator 43 and the output signal of the comparator 44 are at a low level. −
When the sumo wrestler is in a pseudo-locked state, the output signal of the comparator 43 is at a high level, and the output signal of the comparator 44 is at a low level. Further, in the lower pseudo-lock state, the output signal of the comparator 43 is at a low level, and the output signal of the comparator 44 is at a high level. Therefore, it is possible to determine whether the Costas loop demodulator 20 is in a normal lock state, an upper pseudo-lock state, or a lower pseudo-lock state. The pseudo-lock detection signal detected as described above (either the output signal of the comparator 43 or the output signal of the comparison 2=44 is assumed to be at a high level) is output to the output terminal 3 or the output terminal 4.
以上のようにコスタスループ型復調器が疑似ロック状態
になった場合、コスタスループ型復調器のIci+の乗
算出力とQchの乗算出力を乗算する乗算器の出力には
、特定の周波数成分の信号が現れる。この特定の周波数
成分の信号を同期検波を用いて検出することにより、コ
スタスループ型復調器の疑イ以ロック状態を検出するこ
とができる。即ち、疑似ロック時に現れる上記周波数成
分は、各モードの疑似ロック状態、例えばコスタスルー
プ型復調器の人力信号の搬送周波数とコスタスループ型
復調器のVCOの発振周波数がデータ伝送のピッ(・レ
ートの周波数の1)2分ずれたモードの疑似ロック状、
態と、コスタスループ型復調器の入力信号の搬送周波数
とコスタスループ型復調器のVCOの発振周波数がデー
タ伝送のビットレートの周波数分ずれたモードの疑似ロ
ック状態とで異なるが、同門検波用の搬送波を上述のよ
うに複数個(上記具体例ではn個)用いることにより、
いずれのモードの疑似ロック状態でも検出できる。更に
本実施例では、上記複数個のV9送波を加算して用いて
いるので、各モー]′の疑似口・ツク状態が1度に検出
可能である。また、上述のようにコスタスループ型復調
器が、正常なロック状態より高い周波数において疑似ロ
ックしたか、低い周波数において疑似ロックしたかが検
出できるので、−旦疑偵ロツタ状態になり、その後止し
い搬送周波数の入力信号が入力された場合、該検出結果
に尤づきコスタスループ型復調器を正常な口〕7り状態
に強制的に制御することも可能である。なお、上記同F
、11渓波用のLPFは1次のLPFでよく、経済的で
ある。また本発明は上記実施例に限定されるものではな
く、」−述の局部信号発生器30において、同期検波に
用いる搬送波を1個づつ順番に出力するようにしてもよ
い。換言すると上記搬送波をスキャンニングして、同期
検波を行ってもよい。As described above, when the Costas loop demodulator enters a pseudo-lock state, the output of the multiplier that multiplies the Ici+ multiplication output and the Qch multiplication output of the Costas loop demodulator contains a signal of a specific frequency component. appear. By detecting this specific frequency component signal using synchronous detection, it is possible to detect a lock state of the Costas loop demodulator. In other words, the above frequency components that appear during pseudo-locking are caused by the pseudo-locking state of each mode, for example, when the carrier frequency of the human signal of the Costas loop demodulator and the oscillation frequency of the VCO of the Costas loop demodulator are the same as the data transmission rate. Pseudo-locked mode with frequency shifted by 1) 2 minutes,
and the pseudo-lock state in which the carrier frequency of the input signal of the Costas loop demodulator and the oscillation frequency of the VCO of the Costas loop demodulator are shifted by the frequency of the data transmission bit rate. By using a plurality of carrier waves (n in the above specific example) as described above,
A pseudo-lock state in either mode can be detected. Furthermore, in this embodiment, since the plurality of V9 transmission waves described above are added and used, the pseudo mouth/tuck state of each mode]' can be detected at the same time. In addition, as mentioned above, it is possible to detect whether the Costas loop demodulator has falsely locked at a frequency higher than the normal lock state or falsely locked at a lower frequency. When a carrier frequency input signal is input, it is also possible to forcibly control the Costas loop demodulator to a normal state based on the detection result. In addition, the above F
, 11 The LPF for mountain waves may be a first-order LPF, which is economical. Further, the present invention is not limited to the above-mentioned embodiment, and the local signal generator 30 described above may output carrier waves used for synchronous detection one by one in sequence. In other words, synchronous detection may be performed by scanning the carrier wave.
この場合、スキャンニングすることによって、いずれの
モードでコスタスループ型復調器が疑似ロック状態にな
っているかを特定することができる。In this case, by scanning, it is possible to specify in which mode the Costas loop demodulator is in a pseudo-lock state.
また、複数の同期検波用の搬送波を一度に用いることに
より、複数のモードの疑似ロック状態の検出を一度で行
うことができる。また同期検波用の搬送波をスキャンニ
ングすることにより、いずれのモードの疑イ以ロック状
態であるかの特定も可能である。更に、−旦疑偵ロツク
状態になったコスタスループ型復調器の復帰には一般的
に時間がかかるものであるが、疑似ロック状態を正確に
検出できれば復帰時間の短縮も可能である。Further, by using a plurality of carrier waves for synchronous detection at once, detection of pseudo-lock states in a plurality of modes can be performed at once. Furthermore, by scanning the carrier wave for synchronous detection, it is possible to specify which mode is in the locked state. Furthermore, although it generally takes time for a Costas loop demodulator to recover from a pseudo-lock state, the recovery time can be shortened if the pseudo-lock state can be accurately detected.
以上の説明からも明らかなように、本発明に係るコスタ
スループ型復調器の疑似ロック検出回路によれば、同期
検波用の搬送波の周波数で特定されるモードの疑似ロッ
ク状態の検出ができる。また正常なロック状態に対して
高い周波数において疑似ロック状態になっているか、又
は低い周波数において疑似ロック状態になっているかを
正確に検出できる。As is clear from the above description, according to the pseudo-lock detection circuit of the Costas loop demodulator according to the present invention, it is possible to detect a pseudo-lock state in a mode specified by the frequency of the carrier wave for synchronous detection. In addition, it is possible to accurately detect whether a pseudo-lock state occurs at a high frequency or a pseudo-lock state at a low frequency with respect to a normal lock state.
第1図は本発明に係るコスタスループ型復調器の疑似ロ
ック検出回路を適用したスペクトラム拡散通信の受信機
の復調部を示すブロック回路図、第2図は正常なロック
状態のコスタスループ型復調器の動作を示す波形図、第
3図はコスタスループ型復調器の入ノj信号の搬送周波
数とコスタスループ型復調器のVCOの発振周波数がデ
ータ伝送のビットレートの周波数の]/2分ずれて該コ
スタスループ型復調器が疑似ロック状態になった場合の
動作を示す波形図、第4図はコスタスループ型復調器の
入力信号の搬送周波数とコスタスループ型復調器のvC
Oの発振周波数がデータ伝送のビットレートの周波数分
ずれてコスタスループ型復調器が疑似ロック状態になっ
た場合の動作を示す波形図である。
C出カイ右号S8め自
正常りロ覧ツク瑯J註の波形図
第2図
20 ・ ・
25 ・ ・ ・
40 ・ ・ ・
41 ・ ・ ・
42 ・ ・ ・
43、44
コスタスループ型復調器
コスタスループ型復調器の乗算器
疑似ロック検出回路
同期検波用の乗算器
同期検波用のLPF
・・・レベル比較器
特詐出願人FIG. 1 is a block circuit diagram showing the demodulation section of a receiver for spread spectrum communication to which the pseudo-lock detection circuit of the Costas loop demodulator according to the present invention is applied, and FIG. 2 shows the Costas loop demodulator in a normal lock state. Figure 3 is a waveform diagram showing the operation of the Costas loop demodulator, where the carrier frequency of the input signal and the oscillation frequency of the VCO of the Costas loop demodulator are shifted by ]/2 of the frequency of the data transmission bit rate. A waveform diagram showing the operation when the Costas loop demodulator enters a pseudo-lock state, FIG. 4 shows the carrier frequency of the input signal of the Costas loop demodulator and the vC of the Costas loop demodulator.
FIG. 6 is a waveform diagram showing the operation when the oscillation frequency of O is shifted by the frequency of the data transmission bit rate and the Costas loop demodulator enters a pseudo-lock state. Waveform diagram of C output right signal S8 self-registration check Figure 2 20 ・ ・ 25 ・ ・ 40 ・ ・ ・ 41 ・ ・ ・ 42 ・ ・ ・ 43, 44 Costas loop demodulator Costas Multiplier pseudo-lock detection circuit of loop type demodulator Multiplier for synchronous detection LPF for synchronous detection ...Level comparator special fraud applicant
Claims (1)
器のIchの乗算出力とQchの乗算出力とを乗算する
乗算器の出力に上記コスタスループ型復調器の疑似ロッ
ク時に現れる周波数成分の信号を同期検波する手段と、 上記同期検波手段の出力が所定範囲以外のレベルにある
ことを検出して疑似ロック検出信号を出力するレベル判
別手段とから成るコスタスループ型復調器の疑似ロック
検出回路。[Claims] A frequency that appears at the time of pseudo lock of the Costas loop demodulator in the output of a multiplier that multiplies the Ich multiplication output and the Qch multiplication output of the Costas loop demodulator that demodulates a phase-modulated carrier wave. A pseudo-lock of a Costas loop demodulator, which comprises means for synchronously detecting component signals, and level determining means for detecting that the output of the synchronous detection means is at a level outside a predetermined range and outputting a pseudo-lock detection signal. detection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1069942A JP2689579B2 (en) | 1989-03-22 | 1989-03-22 | Pseudo-lock detection circuit for Costas loop demodulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1069942A JP2689579B2 (en) | 1989-03-22 | 1989-03-22 | Pseudo-lock detection circuit for Costas loop demodulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02249330A true JPH02249330A (en) | 1990-10-05 |
JP2689579B2 JP2689579B2 (en) | 1997-12-10 |
Family
ID=13417219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1069942A Expired - Fee Related JP2689579B2 (en) | 1989-03-22 | 1989-03-22 | Pseudo-lock detection circuit for Costas loop demodulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2689579B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06141017A (en) * | 1992-10-26 | 1994-05-20 | Sharp Corp | Spread spectrum communication system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53128257A (en) * | 1977-04-15 | 1978-11-09 | Nec Corp | Artificial lead-in evasion circuit for reference carrier reproduction circuit |
JPS58162156A (en) * | 1982-03-23 | 1983-09-26 | Nec Corp | Circuit for detecting asynchronization of carrier wave |
JPS63286043A (en) * | 1987-05-19 | 1988-11-22 | Nec Corp | Demodulator |
-
1989
- 1989-03-22 JP JP1069942A patent/JP2689579B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53128257A (en) * | 1977-04-15 | 1978-11-09 | Nec Corp | Artificial lead-in evasion circuit for reference carrier reproduction circuit |
JPS58162156A (en) * | 1982-03-23 | 1983-09-26 | Nec Corp | Circuit for detecting asynchronization of carrier wave |
JPS63286043A (en) * | 1987-05-19 | 1988-11-22 | Nec Corp | Demodulator |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06141017A (en) * | 1992-10-26 | 1994-05-20 | Sharp Corp | Spread spectrum communication system |
Also Published As
Publication number | Publication date |
---|---|
JP2689579B2 (en) | 1997-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100394200B1 (en) | Orthogonal phase demodulation circuit | |
JPS62222745A (en) | Demodulator | |
JP2932861B2 (en) | Phase synchronization detection circuit | |
EP0527249B1 (en) | Carrier recovery apparatus for digital satellite communication system | |
US5347228A (en) | BPSK demodulator using compound phase-locked loop | |
KR100424376B1 (en) | Pseudo-lock detection system | |
JPH08265384A (en) | Demodulator | |
EP0259867A2 (en) | Demodulator for psk-modulated signals | |
EP1052819B1 (en) | Digital demodulator | |
EP1039710B1 (en) | Carrier reproduction circuit | |
JPH02249330A (en) | Pseudo lock detection circuit for costas loop type demodulator | |
US5841815A (en) | Data receiver for correcting a phase of a received phase-modulated signal | |
JPS58194450A (en) | Demodulator | |
JPH02249339A (en) | Pseudo lock detection circuit for costas loop type demodulator | |
US4847578A (en) | Method and device for detecting false locks between a reference signal and a signal to be demodulated by coherent digital demodulation | |
JP3134442B2 (en) | Demodulator | |
JPH02249338A (en) | Pseudo lock detection circuit for costas loop type demodulator | |
JP2912246B2 (en) | Demodulation system | |
JP3074752B2 (en) | Minimum displacement modulation wave demodulation circuit | |
JP3366286B2 (en) | Digital receiver | |
US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
JPH066397A (en) | Delay detector | |
JPH05167629A (en) | Pseudo lock detection circuit | |
JP3484750B2 (en) | Clock recovery circuit | |
EP1115238A2 (en) | Acquisition method for phase recovery in a multiple access communications system and system for carrying out said method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |