JPH02247898A - Memory reader - Google Patents
Memory readerInfo
- Publication number
- JPH02247898A JPH02247898A JP1069528A JP6952889A JPH02247898A JP H02247898 A JPH02247898 A JP H02247898A JP 1069528 A JP1069528 A JP 1069528A JP 6952889 A JP6952889 A JP 6952889A JP H02247898 A JPH02247898 A JP H02247898A
- Authority
- JP
- Japan
- Prior art keywords
- group
- conductive wire
- magnetoresistive element
- resistor
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 47
- 239000011159 matrix material Substances 0.000 claims abstract description 46
- 230000005291 magnetic effect Effects 0.000 claims abstract description 29
- 239000000696 magnetic material Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 18
- 230000000694 effects Effects 0.000 claims description 7
- 230000004907 flux Effects 0.000 claims description 4
- 210000004027 cell Anatomy 0.000 description 17
- 230000005415 magnetization Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 210000000352 storage cell Anatomy 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は不揮発性メモリーに関するものであり、半硬質
磁性体を記憶媒体として有し、磁気抵抗素子（７）によ
り記憶を読み取る構成の記憶装置に関する。 本発明は
次に記す記憶マトリックス（ａ）、（ｂ ）、 （ｃ
）の読み取り装置である。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a nonvolatile memory, and more particularly to a storage device having a semi-hard magnetic material as a storage medium and having a configuration in which the storage is read by a magnetoresistive element (7). The present invention provides the following storage matrices (a), (b), (c
) reading device.
（ａ）交差配置された導電線（５）群と導電線（６）群
を有し、前記導電＄１！（５）群の内の一本の導電線と
前記導電線（６）群の内の一本の導電線の間に直列接続
された磁気抵抗素子とダイオードが接続され、
（イ）前記磁気抵抗素子に記憶媒体となる半硬質磁性体
の磁束が加えられる構造を有し、（ロ）交差配置された
導電線（１８）群と導電線（１９）群により、前記半硬
質磁性体に電流一致方式の書き込みがされる構造の記憶
マトリックス。(a) It has a conductive wire (5) group and a conductive wire (6) group arranged in an intersecting manner, and the conductive $1! A magnetoresistive element and a diode connected in series are connected between one conductive wire of the group (5) and one of the conductive wires of the group (6); It has a structure in which the magnetic flux of a semi-hard magnetic material serving as a storage medium is applied to the element, and (b) a current is matched to the semi-hard magnetic material by a group of conductive wires (18) and a group of conductive wires (19) arranged in an intersecting manner. A storage matrix of structures in which methods are written.
（ｂ）磁気抵抗素子（７）が半硬質磁性体であって磁気
抵抗効果を有した材料からなり、
磁気抵抗素子と記憶媒体が共通構造物である（ａ）項記
載の記憶マトリックス。(b) The storage matrix according to item (a), wherein the magnetoresistive element (7) is made of a semi-hard magnetic material having a magnetoresistive effect, and the magnetoresistive element and the storage medium have a common structure.
（０）記憶セルが対をなす二つの記憶媒体と磁気抵抗素
子を有し、一方の磁気抵抗素子が高抵抗に書き込まれた
時、他方の磁気抵抗素子が低抵抗に書き込まれる（ａ）
項または（ｂ）項に記載した記憶マトリックス。(0) A storage cell has a pair of storage media and a magnetoresistive element, and when one magnetoresistive element is written to have a high resistance, the other magnetoresistive element is written to a low resistance (a)
A storage matrix as described in paragraph or paragraph (b).
本発明の出願者は上記（ａ Ｈｂ ）（ｃ ）に記した
記憶マトリックスを既に出願した。The applicant of the present invention has already applied for the storage matrix described in (a Hb) and (c) above.
本説明文に記す磁気抵抗素子とは磁気抵抗効果を有した
材料からなる抵抗体を意味する。磁気抵抗効果を有する
材料には強磁性磁気抵抗効果材料、半導体磁気抵抗効果
材料、非磁性磁気抵抗効果材料が公知である。The magnetoresistive element described in this description means a resistor made of a material having a magnetoresistive effect. Ferromagnetic magnetoresistive materials, semiconductor magnetoresistive materials, and non-magnetic magnetoresistive materials are known as materials having a magnetoresistive effect.
従来の技術
本発明の出願者は電流比較器による読み取り装置を先の
出願で開示した。第８図、第９図は電流比較器による記
憶読み取り装置の基本回路である。BACKGROUND OF THE INVENTION The applicant of the present invention has disclosed a current comparator reading device in a previous application. 8 and 9 are basic circuits of a memory/reader using a current comparator.
第１２図は本発明の記憶マトリックスを構成する記憶セ
ルの細部の一例である。記憶セルが単独の磁気抵抗素子
がら構成された構造のものである。FIG. 12 is an example of details of a memory cell forming the memory matrix of the present invention. It has a structure in which the memory cell is composed of a single magnetoresistive element.
本発明の目的 記憶装置ではアクセス速度の早さが重要である。Purpose of the invention In storage devices, fast access speed is important.
本発明の目的はアクセス速度の早い記憶読み取り装置を
提供する事である。SUMMARY OF THE INVENTION An object of the present invention is to provide a storage/reader with high access speed.
本発明の構成
本発明はスイッチ（３）群と前述の記憶マトリックス（
ａ）、（ｂ）、（ｃ）のいずれが一つと出力回路から構
成されている。Structure of the present invention The present invention comprises a group of switches (3) and the aforementioned storage matrix (
Each of a), (b), and (c) is composed of one and an output circuit.
通常、記憶マトリックスの導電Ｉａ（５）はワード線と
称される。以下の記載では導電線（５）をワード線（５
）と記す０通常、記憶・マトリックスの導電線（６）は
デジット線またはビット線と称される。The conductors Ia (5) of the storage matrix are usually referred to as word lines. In the following description, the conductive line (5) is replaced by the word line (5).
) 0 Usually, the conductive lines (6) of the memory/matrix are called digit lines or bit lines.
以下の記載では導電線３１（８）をデジッ）！−！ｉ！
（６）と記す。In the following description, the conductive wire 31 (8) is referred to as digital! -! i!
It is written as (6).
ワード線及びデジット線は接続点以外の部分は絶縁され
た読み取りのための導電線である。The word line and digit line are conductive lines for reading that are insulated except for the connection points.
請求項第一項の構成
読み取り装置はスイッチ（３）群、記憶マトリックス、
及び出力回路から構成されており、請求項第一項の出力
回路はトランジスタ（４）群から構成されている。The configuration reading device according to claim 1 comprises a group of switches (3), a storage matrix,
and an output circuit, and the output circuit according to claim 1 is composed of a group of transistors (4).
出力回路を構成するトランジスタ（４）群はバイポーラ
トランジスタであっても、電界効果トランジスタであっ
てもよい、トランジスタ（４）群は記憶マトリックスの
デジット線（６）に接続されいる。The transistors (4) forming the output circuit may be bipolar transistors or field effect transistors, and are connected to the digit lines (6) of the storage matrix.
トランジスタ（４）群は二つが対をなしている。対をな
す二つのトランジスタ（４）は二つの反転増幅器の能動
素子を構成する。対をなす二つの反転増幅器の少なくと
も一つは磁気抵抗効果（７）を負荷とする反転増幅器で
ある。記憶セルが前述の記憶マトリック・ス（３）に示
した対をなす磁気抵抗素子（７）よりなるものでは、二
つの反転増幅器の負荷は対をなす磁気抵抗素子（７）で
ある。Two groups of transistors (4) form a pair. The two transistors (4) in a pair constitute the active elements of two inverting amplifiers. At least one of the two inverting amplifiers forming a pair is an inverting amplifier whose load is a magnetoresistive effect (7). In the case where the storage cell consists of a pair of magnetoresistive elements (7) as shown in the storage matrix (3) above, the loads of the two inverting amplifiers are pairs of magnetoresistive elements (7).
二つの反転増幅器は互いの出力端子が互いの入力端子に
接続されてフリップフロップを構成する。The two inverting amplifiers have their output terminals connected to each other's input terminals to form a flip-flop.
フリップフロップの出力が記憶読み取り出力になる。The output of the flip-flop becomes the memory read output.
記憶セルが単独の磁気抵抗素子（７）からなるものでは
、対をなす二つの反転増幅器の一つは基準となる抵抗（
１１）を負荷とする反転増幅器である。When the memory cell consists of a single magnetoresistive element (7), one of the two inverting amplifiers in the pair has a reference resistance (
11) is an inverting amplifier with a load.
抵抗（１１）の抵抗値は磁気抵抗素子（７）が高抵抗状
態であるときと磁気抵抗素子（７）が低抵抗状態である
ときの中間の値にされる。The resistance value of the resistor (11) is set to an intermediate value between when the magnetoresistive element (7) is in a high resistance state and when the magnetoresistive element (7) is in a low resistance state.
基準となる抵抗（１１）は同一のスイッチ（３）に接続
されたワード線（５）に接続するのがよい選択になる。A good choice is to connect the reference resistor (11) to the word line (5) connected to the same switch (3).
基準となる抵抗（１１）をスイッチ（３）と同一の動作
、温度特性を有する別のスイッチ（３）に接続する事も
できる。The reference resistor (11) can also be connected to another switch (3) having the same operation and temperature characteristics as the switch (3).
トランジスタ（４）群を電界効果トランジスタとすれば
入力端子に接続する抵抗が不用になるメリットがある。If the transistor (4) group is made of field effect transistors, there is an advantage that a resistor connected to the input terminal is unnecessary.
記憶マトリックスのワード＆！（５）はスイッチ（３）
を介して電源に接続されている。スイッチ（３）はアド
レスデコーダからの信号でスイッチ（３）群の内のただ
一つが選択されて導通状態になる。アドレスデコーダは
図面では示していない。Memory matrix words &! (5) is the switch (3)
Connected to power via. Only one of the switches (3) is selected by a signal from the address decoder and becomes conductive. The address decoder is not shown in the drawing.
スイッチ（３）は導通状態と遮断状態のスイッチができ
る素子であればよい、ＭＯ８電界効果トランジスタなど
である。The switch (3) may be any element that can switch between a conductive state and a cutoff state, such as an MO8 field effect transistor.
またサイリスタ接続されたバイポーラトランジスタであ
ってもよい。Alternatively, a bipolar transistor connected to a thyristor may be used.
出力信号が多数の場合には５通常採用される方式のごと
く出力セレクタを通じて出力する０図面では出力セレク
タは示していない。When there are a large number of output signals, the signals are outputted through an output selector, as is usually the case. The output selector is not shown in the drawing.
図面は３Ｘ３セルまたは４Ｘ４セルの記憶マトリックス
しか記載していないが、これは図示する都合上のもので
ある。記憶セルの配列数が図面に記載したものだけに制
限されるものではない。Although the figures only depict storage matrices of 3×3 cells or 4×4 cells, this is for illustrative purposes only. The number of memory cells arranged is not limited to that shown in the drawings.
請求項第二項の構成
請求項第二項の読み取り装置はスイッチ（３）群、記憶
マトリックス、及び出力回路から構成されている。Structure of Claim 2 The reading device of Claim 2 is composed of a group of switches (3), a storage matrix, and an output circuit.
請求項第二項の出力回路は抵抗（１３）群と電圧比較器
（１２）群から構成されている。The output circuit according to claim 2 is composed of a group of resistors (13) and a group of voltage comparators (12).
抵抗群（１３）は記憶マトリックスのデジット線（６）
に接続される。その結果、磁気抵抗素子（７）はデジッ
）Ｍ（８）を介して抵抗群（１３）に接続され、ダイオ
ード（８）を含んだ抵抗ブリッジ回路を構成する。磁気
抵抗素子（７）は抵抗ブリッジ回路の少なくとも一辺の
抵抗を構成する。 記憶セルが対をなす磁気抵抗素子（
７）から構成された記憶マトリックスの場合、磁気抵抗
素子（７）は抵抗ブリッジ回路の二辺の抵抗を構成する
。The resistor group (13) is connected to the digit line (6) of the memory matrix.
connected to. As a result, the magnetoresistive element (7) is connected to the resistor group (13) via the digital resistor (8), forming a resistor bridge circuit including the diode (8). The magnetoresistive element (7) constitutes a resistor on at least one side of the resistive bridge circuit. A magnetoresistive element in which memory cells form a pair (
7), the magnetoresistive elements (7) constitute the resistances on the two sides of the resistive bridge circuit.
記憶セルが単独の磁気抵抗素子（７）からなる記憶マト
リックスの場合には、磁気抵抗素子（７）は抵抗ブリッ
ジ回路の一辺の抵抗をなし、抵抗（１４）群に接続され
れ抵抗ブリッジ回路を構成する。If the memory cell is a memory matrix consisting of a single magnetoresistive element (7), the magnetoresistive element (7) forms a resistor on one side of the resistive bridge circuit and is connected to a group of resistors (14) to form the resistive bridge circuit. Configure.
記憶セルを構成するダイオード（８）は電流の回り込み
を阻止するためのものである。The diode (8) constituting the memory cell is for preventing current from flowing around.
電圧比較器（１２）は抵抗ブリッジ回路の出力端子に接
続される。電圧比較器（１２）の出力が記憶読み取り出
力となる。A voltage comparator (12) is connected to the output terminal of the resistive bridge circuit. The output of the voltage comparator (12) becomes the memory read output.
ワードｉ％Ｉ（５）は請求の範囲第一項に記した読み取
り装置と同じくスイッチ（３）を介して電源に接続され
る。The word i%I (5) is connected to the power supply via the switch (3) as in the reading device according to claim 1.
請求項第三項の構成
請求項第三項の読み取り装置はスイッチ（３）群、記憶
マトリックス、及び出力回路から構成されており、出力
回路は抵抗（１５）群と電圧比較器（１２）群、及び基
準電圧源から構成されている。Structure of Claim 3 The reading device of Claim 3 is composed of a group of switches (3), a memory matrix, and an output circuit, and the output circuit includes a group of resistors (15) and a group of voltage comparators (12). , and a reference voltage source.
請求項第三項記載の読み取り装置は、記憶セルが単独の
磁気抵抗素子（７）からなる記憶マトリックスの読み取
りを行なう。The reading device according to claim 3 reads a memory matrix in which the memory cells are composed of a single magnetoresistive element (7).
抵抗（１５）群は記憶マトリックスのデジット線（６）
に接続される。その結果、磁気抵抗素子（７）はデジッ
ト線（６）を介して抵抗（１５）群に接続され、電圧分
割回路を構成する。電圧分割回路の出力は電圧比較器（
１２）の一つの入力端子に接続される。電圧比較器（１
２）のもう一つの入力端子には基準電圧源が接続される
。The resistor (15) group is connected to the digit line (6) of the memory matrix.
connected to. As a result, the magnetoresistive element (7) is connected to a group of resistors (15) via the digit line (6), forming a voltage dividing circuit. The output of the voltage divider circuit is the voltage comparator (
12). Voltage comparator (1
A reference voltage source is connected to the other input terminal of 2).
基準電圧源の温度特性はスイッチ（３）の温度特性に連
動する事が望ましい、第７図では、抵抗分割回路の出力
を基準電圧源としており、基準電圧源はスイッチ（３）
の後方に接続している。このように接続する事によって
、スイッチ（３）の温度特性変化の影響を受けなくなる
。第７図の基準電圧源は抵抗電圧分割回路に電圧フ、オ
ロアーを接続して基準電圧源としている。It is desirable that the temperature characteristics of the reference voltage source be linked to the temperature characteristics of the switch (3). In Figure 7, the output of the resistor divider circuit is used as the reference voltage source, and the reference voltage source is the switch (3).
is connected to the rear. By connecting in this way, the switch (3) is not affected by changes in temperature characteristics. The reference voltage source shown in FIG. 7 has a voltage filter connected to a resistive voltage divider circuit to serve as a reference voltage source.
請求項第四項の構成
請求項第一項、第二項、第三項に記載した記憶読み取り
装置は記憶媒体と磁気抵抗素子（７）が別の構造物から
なる構成の記憶セルを有した記憶マトリックスから構成
されている。Structure of Claim 4 The storage/reading device described in Claims 1, 2, and 3 has a storage cell in which the storage medium and the magnetoresistive element (7) are composed of separate structures. It consists of a memory matrix.
請求項第四項の読み取り装置は請求項第一項。The reading device according to claim 4 is the reading device according to claim 1.
第二項、第三項の記憶マトリックスに代えて、磁気抵抗
素子（７）が磁気抵抗効果を有する半硬質磁性体材料か
ら構成され、記憶媒体と磁気抵抗素子が共通構造物から
なる記憶マトリックスを具備した記憶読み取り装置であ
る。In place of the storage matrix in the second and third terms, the magnetoresistive element (7) is made of a semi-hard magnetic material having a magnetoresistive effect, and the storage medium and the magnetoresistive element have a storage matrix made of a common structure. It is a storage/reading device equipped with.
請求項を別項にしたのは記載を明確にするためである。The purpose of separating the claims is to clarify the description.
作動
本発明の記憶読み取り装置は半硬質磁性体を記憶媒体と
し、磁気抵抗素子によって記憶を読み取るものである。Operation The memory/reader of the present invention uses a semi-hard magnetic material as a storage medium and reads the memory using a magnetoresistive element.
記憶媒体に対する書き込みは公知の電流一致方式の書き
込みにより行なわれる。すなわち、交差配置された二群
の導電線群に書き込み電流が流されたとき、二群の書き
込み導電線の磁束が記憶媒体である半硬質磁性体を鎖交
し、半硬質磁性体に磁気書き込みされる。Writing to the storage medium is performed by a known current matching method. In other words, when a write current is applied to two groups of conductive wires arranged in an intersecting manner, the magnetic flux of the two groups of write conductive wires interlinks the semi-hard magnetic material that is the storage medium, and magnetic writing is performed on the semi-hard magnetic material. be done.
記憶媒体である半硬質磁性体を二本の書き込み導電線を
取り囲む形状の閉磁気回路とすれば、効果的な磁気書き
込みができる。また記憶媒体からの磁気漏洩が小さくな
る。If the semi-hard magnetic material that is the storage medium is formed into a closed magnetic circuit that surrounds two write conductive wires, effective magnetic writing can be performed. Also, magnetic leakage from the storage medium is reduced.
同時に、意図しない外部磁界によって書き込みが磁気反
転されにくくなる。At the same time, writing is less likely to be magnetically reversed by an unintended external magnetic field.
記憶媒体である半硬質磁性体に書き込まれた磁化記録は
、記憶媒体に接近しておかれた磁気抵抗素子（７）によ
って読み取られる。前述の通り、記憶媒体と磁気抵抗素
子は共通構造物にする事ができる。Magnetization records written on a semi-hard magnetic material, which is a storage medium, are read by a magnetoresistive element (7) placed close to the storage medium. As mentioned above, the storage medium and the magnetoresistive element can be a common structure.
磁化記録が１８０度差の方向のいずれかに書き込まれる
場合には、磁気抵抗素子は１８０度方向の異なる磁界を
識別できる素子でなければならない、１８０度方向の異
なる磁界を識別する磁気抵抗素子は公知である。バイア
ス磁界を磁気抵抗素子に流れる電流方向に対して角度を
持って鎖交させる構造にすると１８０度方向の異なる磁
界を識別できる。If magnetization records are written in any of the directions with a 180 degree difference, the magnetoresistive element must be able to distinguish between different magnetic fields in the 180 degree direction. It is publicly known. By creating a structure in which the bias magnetic field interlinks with the direction of the current flowing through the magnetoresistive element at an angle, it is possible to distinguish between different magnetic fields in 180 degree directions.
また磁気抵抗素子を構成する材料を磁化容易軸を有する
強磁性磁気抵抗効果材料とし、磁化容易軸の方向を磁気
抵抗素子に流れる電流方向に対して傾けておく構造とす
る事もできる。Alternatively, the material constituting the magnetoresistive element may be a ferromagnetic magnetoresistive material having an axis of easy magnetization, and the direction of the axis of easy magnetization may be tilted with respect to the direction of the current flowing through the magnetoresistive element.
第１１図は磁気抵抗素子とバイアス磁界または一軸磁気
異方性の方向と書き込み磁界の関係を示す。FIG. 11 shows the relationship between the magnetoresistive element, the bias magnetic field or the direction of uniaxial magnetic anisotropy, and the write magnetic field.
図面に記載した記憶マトリックスでは、記憶媒体となる
半硬質磁性体と書き込み導電線は省略して図示していな
い。In the storage matrix shown in the drawings, the semi-hard magnetic material serving as the storage medium and the write conductive wire are omitted and not shown.
記憶媒体となる半硬質磁性体は磁気抵抗素子（７）に接
近して置かれるが、または磁気抵抗素子（７）と共通構
造物である。書き込み導電線は交差配置された二群の導
電線であり、記憶媒体となる半硬質磁性体に電流一致方
式の磁気書き込みがされる構造を有する。The semi-hard magnetic material serving as the storage medium is placed close to the magnetoresistive element (7) or is of common construction with the magnetoresistive element (7). The write conductive wires are two groups of conductive wires arranged in an intersecting manner, and have a structure in which magnetic writing is performed by a current matching method on a semi-hard magnetic material serving as a storage medium.
請求項第一項記載の読み取り装置の作動請求項第一項に
記載した記憶読み取り装置は出力回路に設けられたトラ
ンジスタ（４）と記憶マトリックスの磁気抵抗素子（７
）とがデジット線（６）を介して接続されて、フリップ
フロップ回路を構成している。Operation of the reading device according to claim 1 The storage reading device according to claim 1 comprises a transistor (4) provided in the output circuit and a magnetoresistive element (7) in the storage matrix.
) are connected via a digit line (6) to form a flip-flop circuit.
単独の磁気抵抗素子からなる記憶セルを有した記憶マト
リックスの読み取りでは、フリップフロップを構成する
二つの反転増幅器の内の一つは基準抵抗を負荷とした反
転増幅器である。In reading a storage matrix with storage cells consisting of single magnetoresistive elements, one of the two inverting amplifiers forming the flip-flop is an inverting amplifier loaded with a reference resistor.
記憶セルが対をなす磁気抵抗素子からなる記憶マトリッ
クスの読み取りでは、フリップフロップを構成する二つ
の反転増幅器の負荷は前記対をなす磁気抵抗素子（７）
である、対をなす二つの磁気抵抗素子（７）は、一方が
高抵抗のとき他方が低抵抗に書き込まれるように構成さ
れている。バイアス方向または磁化書き込み方向を反対
にしておく事でこのようにできる。In reading a memory matrix in which the memory cells are composed of pairs of magnetoresistive elements, the loads of the two inverting amplifiers constituting the flip-flop are the pairs of magnetoresistive elements (7).
The two magnetoresistive elements (7) forming a pair are configured so that when one has a high resistance, the other is written to have a low resistance. This can be done by reversing the bias direction or magnetization writing direction.
ワード線（５）の−本がアドレスデコーダからの信号に
よりスイッチ（３）を介して電源に接続されると、通電
状態になったワード線（５）に接続されたダイオード（
８）と磁気抵抗素子（７）を通じて出力回路のトランジ
スタ（４）に電流が流れる。When one of the word lines (5) is connected to the power supply via the switch (3) by a signal from the address decoder, the diode (
8) and the magnetoresistive element (7), current flows to the transistor (4) of the output circuit.
記憶セルが対をなす磁気抵抗素子（７）からなる記憶マ
トリックスでは、対をなす磁気抵抗素子（７）の抵１．
′、値の大小関係に基ずいてフリップフロップの状態が
決定される。In a memory matrix in which a memory cell is composed of a pair of magnetoresistive elements (7), the resistance 1. of the pair of magnetoresistive elements (7).
′, the state of the flip-flop is determined based on the magnitude relationship of the values.
記憶セルが単独の磁気抵抗素子（７）からなる記憶マト
リックスでは、基準抵抗の抵抗値と記憶マトリックスの
磁気抵抗素子（７）の抵抗値の大小関係に基づいてフリ
ップフロップの状態が決定される。In a memory matrix in which the memory cell is composed of a single magnetoresistive element (7), the state of the flip-flop is determined based on the magnitude relationship between the resistance value of the reference resistance and the resistance value of the magnetoresistive element (7) of the memory matrix.
基準抵抗の抵抗値は磁気抵抗素子（７）の高抵抗状態と
低抵抗状態の中間の抵抗値に設定されている。The resistance value of the reference resistance is set to an intermediate resistance value between the high resistance state and the low resistance state of the magnetoresistive element (7).
スイッチ（３）の動作速度と導通状態でのスイッチ（３
）の抵抗値の温度変動の問題を避けるために。Operating speed of switch (3) and switch (3) in conduction state
) to avoid the problem of temperature fluctuation of resistance value.
基準抵抗と読み取られる磁気抵抗素子（７）は同一のス
イッチに接続されたワード線（５）に接続されている事
が望ましい構成である。It is preferable that the magnetoresistive element (7) read as the reference resistance is connected to the word line (5) connected to the same switch.
記憶マトリックスを構成する他の記憶セルはスイッチ（
３）が遮断状態にあり、フリップフロップの状態には関
与しない、磁気抵抗素子（７）に直列接続されたダイオ
ード（８）は電流の回り込みを阻止する役割をしている
。The other memory cells that make up the memory matrix are switches (
3) is in a cut-off state, and the diode (8) connected in series with the magnetoresistive element (7), which is not involved in the state of the flip-flop, serves to prevent current from flowing around.
請求項第二項記載の読み取り装置の作動請求項第二項に
記載した読み取り装置は記憶マトリックスの磁気抵抗素
子（７）と出力回路の抵抗とが抵抗ブリッジ回路を構成
し、この抵抗ブリッジ回路の出力を電圧比較器（１２）
により読み取る。Operation of the reading device according to claim 2 In the reading device according to claim 2, the magnetoresistive element (7) of the storage matrix and the resistance of the output circuit constitute a resistance bridge circuit, and the resistance bridge circuit Output voltage comparator (12)
Read by.
請求項第三項記載の読み取り装置の動作請求項第三項に
記載した記憶読み取り装置は記憶セルが単独の磁気抵抗
素子（７）よりなる記憶マトリックスの読み取りを行な
う。Operation of the reading device according to claim 3 The storage reading device according to claim 3 reads a storage matrix in which each storage cell is composed of a single magnetoresistive element (7).
記憶マトリックスの磁気抵抗素子（７）と出力回路の抵
抗は電圧分割回路を構成しており、この電圧分割回路の
出力を基準となる電圧と電圧比較器（１２）により比較
して記憶媒体に書き込まれた記憶を読み取る。The magnetoresistive element (7) of the storage matrix and the resistance of the output circuit constitute a voltage divider circuit, and the output of this voltage divider circuit is compared with a reference voltage by a voltage comparator (12) and written to the storage medium. Read the memories that were lost.
実施様態 （ａ）本発明は個別素子を組み立てて作る事もできる。Implementation mode (a) The present invention can also be made by assembling individual elements.
また支持基板上の薄膜にエツチング手法で構成する事も
できる。またハイブリッド構成にする事もできる。It can also be constructed by etching a thin film on a support substrate. A hybrid configuration is also possible.
（ｂ）磁気抵抗素子を構成する材料は強磁性磁気抵抗効
果材料、半導体磁気抵抗効果材料、非磁性磁気抵抗効果
材料など公知のものを使用する事ができる。(b) As the material constituting the magnetoresistive element, known materials such as ferromagnetic magnetoresistive materials, semiconductor magnetoresistive materials, and non-magnetic magnetoresistive materials can be used.
（０）記憶マトリックスを構成するダイオード（８）は
整流特性を有したダイオードであればすべて使用可能で
ある。ダイオード（８）は単結晶半導体材料、多結晶半
導体材料、アモルファス半導体材料、などの材料で構成
する事ができる。ダイオード（８）の構造はＰＮ接合型
、ＰＩＮ接合型、ショットキー接合型などの構造とする
事ができる。(0) Any diode (8) constituting the storage matrix can be used as long as it has rectifying characteristics. The diode (8) can be constructed from materials such as single crystal semiconductor material, polycrystalline semiconductor material, amorphous semiconductor material, etc. The structure of the diode (8) can be a PN junction type, a PIN junction type, a Schottky junction type, or the like.
（ｄ）磁気記憶媒体となる半硬質磁性体を書き込み導電
線を包み込む閉磁気回路形状にすれば有利である。しか
し、記憶媒体を閉磁気回路に類似した形状とする事が本
発明の必須用件である訳ではない。(d) It is advantageous if the semi-hard magnetic material serving as the magnetic storage medium is formed into a closed magnetic circuit shape that wraps around the writing conductive wire. However, it is not an essential requirement of the present invention that the storage medium has a shape similar to a closed magnetic circuit.
（ｅ）本発明は支持基板上に構成するのが有利である。(e) The invention is advantageously constructed on a support substrate.
また記憶マトリックスなどの構成要素を保護膜で大気か
ら遮断する事が有利である。It is also advantageous to shield components such as the storage matrix from the atmosphere with a protective membrane.
（ｆ）通常のごとく、記憶容量が大規模である場合には
、記憶出力は出力セレクタを介して出力するのが有利で
ある。(f) As usual, when the storage capacity is large, it is advantageous to output the storage output via an output selector.
（ｇ）請求項第一項の読み取り装置を電源に接続する場
合、電源の極性と記憶マトリックスのダイオード（８）
の接続方向、及び出力回路のトランジスタ（４）の導通
形式を整合させる。(g) When the reading device according to claim 1 is connected to a power supply, the polarity of the power supply and the diode (8) of the storage matrix.
and the conduction type of the transistor (4) of the output circuit.
（ｈ）抵抗（１１）抵抗（１３）抵抗（１４）抵抗（１
５）の温度抵抗係数は磁気抵抗素子と同一であれば有利
である。(h) Resistor (11) Resistor (13) Resistor (14) Resistor (1
It is advantageous if the temperature resistance coefficient of 5) is the same as that of the magnetoresistive element.
（ｉ）書き込み速度を早くするには記憶媒体となる半硬
質磁性材料に一軸磁気異方性を有する材料を使用し、磁
気反転が一斉に起こるようにすれば有利である。(i) In order to increase the writing speed, it is advantageous to use a material having uniaxial magnetic anisotropy as the semi-hard magnetic material serving as the storage medium so that magnetic reversal occurs all at once.
（ｊ）本発明の記憶装置をカード状にするのも一つの応
用形態である。バッテリーバックアップが必要でない点
が有利になる。(j) One application is to make the storage device of the present invention into a card shape. The advantage is that no battery backup is required.
効果
本発明の記憶読み取り装置は高いアクセス速度が得られ
る。また本発明の記憶装置は記憶セルを構成する素子数
が少なく大規模の記憶装置を高密度に実現できる。Effects: The storage/reader of the present invention provides high access speed. Further, the memory device of the present invention has a small number of elements constituting a memory cell, and can realize a large-scale memory device with high density.
したがって本発明にかかる記憶読み取り装置はきわめて
産業上の利用価値の高いものである。Therefore, the storage/reading device according to the present invention has extremely high industrial utility value.
第１図〜第４図は請求項第一項に関する説明図である。
記憶マトリックスを構成する書き込み導電線と記憶媒体
である半硬質磁性体は省略して図示していない。
第１図、第２図は出力回路のトランジスタ（４）がエン
ハンスメント型ＦＥＴであるものである。
第３図、第４図はトランジスタ（４）がバイポーラトラ
ンジスタであるものである。
第５図、第６図は請求項第二項に関する説明図である。
記憶マトリックスを構成する書き込み導電線と記憶媒体
である半硬質磁性体は省略して示していない。
第７図は請求項第三項に関する説明図である。
記憶マトリックスを構成する書き込み導電線と記憶媒体
である半硬質磁性体は省略して示していない。
第８図、第９図は電流比較器による読み取り装置の概念
図である。
第１０図は電流比較器の一例である。
第１１図は磁気抵抗素子に加えられる記憶媒体の磁界と
、バイアス磁界または磁化容易軸方向の関係を示す。
第１２図は記憶セルの細部の一例である。磁気抵抗素子
が対をなさないタイプの記憶セルである。
（１）記憶マトリックス。 （２）記憶マトリックス。
（３）スイッチ、 （４）トランジスタ、 （５
）ワード線、 （６）デジット線、 （７）磁気抵抗素
子。
（８）ダイオード、 （９）半硬質磁性体。
（１０）出力回路、 （１１）抵抗、 （１２）電
圧比較器、 （１３）抵抗、 （１４）抵抗、
（１５）抵抗、 （１Ｂ）電流比較器、 （１７）
電流源。
（１８）バイアス磁界、または磁化容易軸の方向（１９
）書き込み磁界の方向
（２０）合成磁界の方向
第一図
第４区
＃！１８図
第９ｒ５Ａ
第１０図FIGS. 1 to 4 are explanatory diagrams relating to claim 1. The write conductive wires that constitute the storage matrix and the semi-hard magnetic material that is the storage medium are omitted and not shown. In FIGS. 1 and 2, the transistor (4) of the output circuit is an enhancement type FET. In FIGS. 3 and 4, the transistor (4) is a bipolar transistor. FIG. 5 and FIG. 6 are explanatory diagrams regarding the second claim. The write conductive wires that constitute the storage matrix and the semi-hard magnetic material that is the storage medium are not shown. FIG. 7 is an explanatory diagram regarding claim 3. The write conductive wires that constitute the storage matrix and the semi-hard magnetic material that is the storage medium are not shown. FIGS. 8 and 9 are conceptual diagrams of a reading device using a current comparator. FIG. 10 is an example of a current comparator. FIG. 11 shows the relationship between the magnetic field of the storage medium applied to the magnetoresistive element and the bias magnetic field or the easy axis direction of magnetization. FIG. 12 is an example of details of a memory cell. This is a type of memory cell in which magnetoresistive elements do not form pairs. (1) Memory matrix. (2) Memory matrix. (3) Switch, (4) Transistor, (5
) word line, (6) digit line, (7) magnetoresistive element. (8) Diode, (9) Semi-hard magnetic material. (10) Output circuit, (11) Resistor, (12) Voltage comparator, (13) Resistor, (14) Resistor,
(15) Resistor, (1B) Current comparator, (17)
current source. (18) Bias magnetic field or direction of easy axis of magnetization (19
) Direction of write magnetic field (20) Direction of composite magnetic field Figure 1 Section 4 #! Figure 18 Figure 9r5A Figure 10
Claims (4)
を有し、前記導電線（５）群の内の一本の導電線と前記
導電線（６）群の内の一本の導電線の間には直列接続さ
れた磁気抵抗素子（７）とダイオードが接続され、 前記磁気抵抗素子（７）に記憶媒体となる半硬質磁性体
の磁束が加えられる構造を有し、 交差配置された導電線（１８）群と導電線（１９）群か
らなる書き込み導電線群を有し、この書き込み導電線に
書き込み電流が流されたとき、前記半硬質磁性体に前記
書き込み導電線の磁束が加えられる構造を有した記憶マ
トリックスの読み取り装置であって、 （イ）出力回路はトランジスタ（４）群からなり、前記
導電線（６）は前記トランジスタ（４）群に接続されて
おり、前記導電線（５）はスイッチ（３）を介して電源
に接続されており、 （ロ）磁気抵抗素子（７）と前記トランジスタ（４）が
フリップフロップを構成し、磁気抵抗素子（７）はフリ
ップフロップを構成する二つの反転増幅器の少なくとも
片方の負荷である記憶読み取り装置。(1) having a conductive wire (5) group and a conductive wire (6) group arranged in an intersecting manner, one conductive wire in the conductive wire (5) group and one conductive wire in the conductive wire (6) group; A magnetoresistive element (7) and a diode are connected in series between one conductive wire, and the magnetic flux of a semi-hard magnetic material serving as a storage medium is applied to the magnetoresistive element (7). , has a write conductive wire group consisting of a conductive wire (18) group and a conductive wire (19) group arranged in an intersecting manner, and when a write current is passed through the write conductive wire, the write conductive wire is applied to the semi-hard magnetic material. A reading device for a memory matrix having a structure in which a magnetic flux of a wire is applied, wherein: (a) the output circuit consists of a group of transistors (4), and the conductive wire (6) is connected to the group of transistors (4); The conductive wire (5) is connected to a power source via a switch (3), and (b) the magnetoresistive element (7) and the transistor (4) constitute a flip-flop, and the magnetoresistive element (7) ) is the load of at least one of the two inverting amplifiers forming a flip-flop.
回路に代えて、抵抗群と電圧比較器群からなる出力回路
を具備し、前記導電線（６）は抵抗群に接続され、抵抗
と磁気抵抗素子（７）はダイオードを含んだ抵抗ブリッ
ジ回路を構成し、磁気抵抗素子（７）は前記抵抗ブリッ
ジ回路の少なくとも一辺の抵抗をなし、前記抵抗ブリッ
ジ回路の出力端子に電圧比較器が接続されてなる記憶読
み取り装置。(2) Instead of the output circuit consisting of the transistor (4) group described in item 1, an output circuit consisting of a resistor group and a voltage comparator group is provided, and the conductive wire (6) is connected to the resistor group, and the resistor and a magnetoresistive element (7) constitute a resistance bridge circuit including a diode, the magnetoresistive element (7) serves as a resistor on at least one side of the resistance bridge circuit, and a voltage comparator is connected to the output terminal of the resistance bridge circuit. A memory/reader connected to it.
回路に代えて、抵抗群と電圧比較器群からなる出力回路
を具備し、 前記導電線（６）は出力回路の抵抗群に接続され、抵抗
と磁気抵抗素子（７）は電圧分割回路を構成し、前記電
圧比較器が電圧分割回路の出力端子に接続された記憶読
み取り装置。(3) Instead of the output circuit consisting of the transistor (4) group described in item 1, an output circuit consisting of a resistor group and a voltage comparator group is provided, and the conductive wire (6) is connected to the resistor group of the output circuit. and a resistor and a magnetoresistive element (7) constitute a voltage divider circuit, and the voltage comparator is connected to an output terminal of the voltage divider circuit.
マトリックスに代えて、磁気抵抗素子（７）が半硬質磁
性体であって磁気抵抗効果を有する材料から構成され、
磁気抵抗素子と記憶媒体が共通構造物である記憶マトリ
ックスを有した記憶読み取り装置。(4) Instead of the memory matrix described in the first, second, or third item, the magnetoresistive element (7) is made of a material that is a semi-hard magnetic material and has a magnetoresistive effect;
A storage/reader having a storage matrix in which the magnetoresistive element and the storage medium are a common structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069528A JPH02247898A (en) | 1989-03-22 | 1989-03-22 | Memory reader |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069528A JPH02247898A (en) | 1989-03-22 | 1989-03-22 | Memory reader |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02247898A true JPH02247898A (en) | 1990-10-03 |
Family
ID=13405315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1069528A Pending JPH02247898A (en) | 1989-03-22 | 1989-03-22 | Memory reader |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02247898A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100071A (en) * | 2001-09-21 | 2003-04-04 | Mitsubishi Electric Corp | Thin film magnetic material memory |
-
1989
- 1989-03-22 JP JP1069528A patent/JPH02247898A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100071A (en) * | 2001-09-21 | 2003-04-04 | Mitsubishi Electric Corp | Thin film magnetic material memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191972B1 (en) | Magnetic random access memory circuit | |
| US6765820B2 (en) | Magneto-resistive memory array | |
| US6721203B1 (en) | Designs of reference cells for magnetic tunnel junction (MTJ) MRAM | |
| TW418397B (en) | Non-volatile magnetic memory cell and devices | |
| US4751677A (en) | Differential arrangement magnetic memory cell | |
| KR101690855B1 (en) | Josephson magnetic memory cell system | |
| US5329480A (en) | Nonvolatile random access memory | |
| US5173873A (en) | High speed magneto-resistive random access memory | |
| TW459227B (en) | Magnetic random access memory with a reference memory array | |
| JP2004507885A (en) | All-metal giant magnetoresistive memory | |
| US6522575B2 (en) | Semiconductor memory device having magnetoresistive elements | |
| US5515314A (en) | Storage device | |
| JPH02247898A (en) | Memory reader | |
| JP2002170374A (en) | Ferromagnetic non-volatile storage element, its information reproducing method, memory chip using it, and portable information processing device | |
| JPS6027114B2 (en) | memory device | |
| JP3427974B2 (en) | Magnetic random access memory circuit | |
| JPH02143980A (en) | Storage matrix | |
| JP2774243B2 (en) | Storage device | |
| US5541874A (en) | Semiconductor-integrated-circuit SRAM-cell array with single-ended current-sensing | |
| JPH04344383A (en) | Magnetic thin film memory and its read-out method | |
| KR20200134144A (en) | Input circuit devices for sense amplifier circuits | |
| JPS60211678A (en) | Memory cell | |
| JPH0325797A (en) | Storage matrix | |
| JPH01130395A (en) | Semiconductor storage device | |
| JPS6151358B2 (en) |