JPH02243011A - Afc circuit - Google Patents
Afc circuitInfo
- Publication number
- JPH02243011A JPH02243011A JP6470589A JP6470589A JPH02243011A JP H02243011 A JPH02243011 A JP H02243011A JP 6470589 A JP6470589 A JP 6470589A JP 6470589 A JP6470589 A JP 6470589A JP H02243011 A JPH02243011 A JP H02243011A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- band
- intermediate frequency
- width
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 22
- 230000010355 oscillation Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 7
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヘテロダイン方式により入力周波数を中間周
波数に変換するための局部発振器と、その局部発振器の
発振周波数を分周する分周器の分周比を選局情報に基づ
いて設定することにより前記局部発振器の発振周波数を
可変するように構成された周波数シンセサイザ回路と、
前記中間周波数が設定帯域内にあるか否かを検出する周
波数範囲検出回路とが設けられ、前記周波数シンセサイ
ザ回路は、前記中間周波数が前記設定帯域内に維持され
るように、前記周波数範囲検出回路の情報に基づいて前
記分周器の分周比を自動調節するように構成されたＡＦ
Ｃ回路に関する。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a local oscillator for converting an input frequency into an intermediate frequency by a heterodyne method, and a frequency divider for dividing the oscillation frequency of the local oscillator. a frequency synthesizer circuit configured to vary the oscillation frequency of the local oscillator by setting a frequency ratio based on tuning information;
a frequency range detection circuit for detecting whether the intermediate frequency is within a set band, and the frequency synthesizer circuit detects whether the intermediate frequency is within the set band; AF configured to automatically adjust the frequency division ratio of the frequency divider based on information of
Regarding C circuit.
周波数シンセサイザ方式によって入力周波数を中間周波
数に変換する場合、局部発振器の発振周波数の精度は、
周波数シンセサイザ回路への基準入力周波数精度と同等
になる。そして、一般的に、基準入力周波数は水晶発振
器等から供給されるようになっていることから、本来は
、ＡＦＣ機能は不要なものである。When converting the input frequency to an intermediate frequency using the frequency synthesizer method, the accuracy of the oscillation frequency of the local oscillator is
This is equivalent to the reference input frequency accuracy to the frequency synthesizer circuit. Since the reference input frequency is generally supplied from a crystal oscillator or the like, the AFC function is originally unnecessary.
しかしながら、例えば、衛星放送等を受信する受信シス
テムにおいては、通常、屋外に設置されたアンテナで受
信した受信信号を、そのアンテナに装備された周波数コ
ンバータ（いわゆるダウンコンバータ）で、第１中間周
波信号に変換し、その第１中間周波信号を屋内の受信機
で選局のための周波数変換を行って、第２中間周波信号
に変換されることになる。However, for example, in a receiving system that receives satellite broadcasting, etc., a received signal received by an antenna installed outdoors is converted into a first intermediate frequency signal by a frequency converter (so-called down converter) installed in the antenna. The first intermediate frequency signal is converted into a second intermediate frequency signal by performing frequency conversion for channel selection in an indoor receiver.
ところで、アンテナで受信された信号を第１中間周波信
号に変換する周波数コンバータは屋外に設置されている
ことから、温度変化の影響を大きく受けることになり、
その変換周波数を高精度に維持することは困難である。By the way, since the frequency converter that converts the signal received by the antenna into the first intermediate frequency signal is installed outdoors, it is greatly affected by temperature changes.
It is difficult to maintain the conversion frequency with high precision.
従って、本来的には、第２中間周波信号に変換する周波
数精度が高い周波数シンセサイザ回路であっても、入力
周波数変動が大きい場合には、ＡＦＣ機能を備えさせる
必要が生じることになる。Therefore, even if the frequency synthesizer circuit converts into the second intermediate frequency signal with high frequency accuracy, it is necessary to have an AFC function when the input frequency fluctuation is large.
そこで、従来から、例えば、水晶発振器等を利用した周
波数精度が高い基準信号と受信機内で変換された中間周
波信号との位相差を積分した信号や周波数差を検出した
信号に基づいて、中間周波数がその設定帯域の外側にず
れるに伴って、中間周波数を設定帯域内に引き戻すよう
に、周波数シンセサイザ回路の局部発振周波数を分周す
る分周器の分周比を可変して、局部発振器の発振周波数
を自動調節させる手段が提案されている（特開昭６２−
１８８１５号公報参照）。Therefore, conventional methods have been used to calculate the intermediate frequency based on a signal that integrates the phase difference between a reference signal with high frequency accuracy using a crystal oscillator, etc., and an intermediate frequency signal converted within the receiver, or a signal that detects the frequency difference. The frequency division ratio of the frequency divider that divides the local oscillation frequency of the frequency synthesizer circuit is varied so that as the frequency shifts outside the set band, the intermediate frequency is pulled back within the set band. A means for automatically adjusting the frequency has been proposed (Japanese Patent Application Laid-open No. 1983-
(See Publication No. 18815).
しかしながら、従来では、周波数シンセサイザ回路によ
って変換される中間周波数、前記分周器の分周比のステ
ップ幅つまり選局周波数の可変ステップ幅、及び、設定
帯域の関係について考慮が払われていなかったので、以
下に示すような問題があり、改善が望まれていた。However, in the past, no consideration was given to the relationship between the intermediate frequency converted by the frequency synthesizer circuit, the step width of the division ratio of the frequency divider, that is, the variable step width of the tuning frequency, and the set band. , there were problems as shown below, and improvements were desired.
ちなみに、一般的には、選局周波数の可変ステップ幅は
中間周波数の設定帯域の幅に設定されることになり、又
、周波数シンセサイザ回路によって変換される中間周波
数の定格値は、選局周波数の変動がないときにおいて前
記設定帯域の略中心となるように設定されることになる
。By the way, in general, the variable step width of the tuning frequency is set to the width of the intermediate frequency setting band, and the rated value of the intermediate frequency converted by the frequency synthesizer circuit is the same as the tuning frequency. When there is no fluctuation, the setting is made to be approximately at the center of the set band.
ところが、例えば、第５図に示すように、入力信号が衛
星放送の第１中間周波信号等のように周波数が高精度に
維持されず、その上、周波数変調指数が大なる周波数変
調波（ＦＭ波）であるような場合には、変換された中間
周波数（ｆａｔ）（衛星放送の場合には第２中間周波数
となる）が設定帯域（Ａ１）の上限値（ｆ２）又は下限
値（【１）の近傍になることがある。However, as shown in FIG. 5, for example, the input signal is a frequency modulated wave (FM wave), the converted intermediate frequency (FAT) (which becomes the second intermediate frequency in the case of satellite broadcasting) is the upper limit value (f2) or lower limit value ([1 wave) of the set band (A1). ) may be near.
第１中間周波信号は周波数変調波であることから、変換
された中間周波数（ｆｉｆ）がその設定帯域（Ａ１）の
下限値（ｆｌ）又は上限値（ｆ２）の近傍にあると、中
間周波数（ｆｉｆ）が周波数変調に起因してわずかに前
記下限値（ｆｌ）又は上限値（［２）よりも設定帯域外
にずれただけで、中間周波数（ｆｉｎ）がその設定帯域
（Ａ１）の上限値（ｆ２）又は下限値（ｒｌ）に変更さ
れることになる。Since the first intermediate frequency signal is a frequency modulated wave, if the converted intermediate frequency (fif) is near the lower limit (fl) or upper limit (f2) of its setting band (A1), the intermediate frequency ( fif) is slightly shifted outside the set band from the lower limit value (fl) or the upper limit value ([2) due to frequency modulation, and the intermediate frequency (fin) becomes the upper limit value of the set band (A1). (f2) or the lower limit value (rl).
中間周波数（ｆｉｎ）が設定帯域（Ａ１）の上限値（ｆ
２）の近傍に変換された場合を例に説明を加えれば、中
間周波数（ｆｉｎ）が周波数変調によって前記上限値（
ｒ２）を越える状態になると、周波数範囲検出回路の情
報に基づいて分周器の分周比を変化させて、中間周波数
（ｒ、ｔ＞が前記下限値（ｒ＋）に変更されることにな
る。ところが、前記下限値（ｆｌ）に変更された中間周
波数（ｒ、＋）は、周波数変調に伴って前記下限値（ｆ
ｌ）よりも下がる状態となることがある。その場合には
、前記周波数範囲検出回路の情報に基づいて分周器の分
周比を変化させて、再度、中間周波数（ｆｉｎ）が前記
上限値（ｆ２）に引き戻されることになる。The intermediate frequency (fin) is the upper limit value (f
To explain the case where the intermediate frequency (fin) is converted to the vicinity of 2) as an example, the intermediate frequency (fin) is converted to the upper limit value (
r2), the frequency division ratio of the frequency divider is changed based on the information of the frequency range detection circuit, and the intermediate frequency (r, t> is changed to the lower limit value (r+). However, the intermediate frequency (r, +) changed to the lower limit value (fl) is changed to the lower limit value (f1) due to frequency modulation.
(1) may be lower than that of 1). In that case, the frequency division ratio of the frequency divider is changed based on the information of the frequency range detection circuit, and the intermediate frequency (fin) is pulled back to the upper limit value (f2) again.
その結果、周波数変調による受信周波数の周波数変動に
伴って、変換された中間周波数（ｆｔ、）がそれに対す
る設定帯域（Ａ１）の上限値（ｆ２）と下限値（［１）
との間を煩雑に往復する状態となる虞れがある。As a result, as the receiving frequency changes due to frequency modulation, the converted intermediate frequency (ft,) is changed to the upper limit (f2) and lower limit ([1) of the set band (A1).
There is a risk that this will result in a complicated back-and-forth situation.
このように、中間周波数（ｆｔ、）が、設定帯域幅の下
限値（ｆｌ）と上限値（ｆ２）との間を往復するように
煩雑に変更されると、中間周波信号を復調した復調信号
（■。）が中間周波数（Ｌ、）の変化点で不連続となり
、位相や波形に歪みが生じる虞れがある。In this way, when the intermediate frequency (ft,) is changed in a complicated manner so as to go back and forth between the lower limit value (fl) and the upper limit value (f2) of the set bandwidth, the demodulated signal obtained by demodulating the intermediate frequency signal (■.) becomes discontinuous at the change point of the intermediate frequency (L, ), which may cause distortion in the phase and waveform.
特に、変調信号がデジタルデータに対応するＦＳＫ信号
やＰＳＫ信号であるような場合には、誤ったデータが復
調される虞れがある。In particular, when the modulation signal is an FSK signal or PSK signal corresponding to digital data, there is a risk that erroneous data may be demodulated.
本発明は、上記実情に鑑みてなされたものであって、そ
の第１目的は、中間周波数がその設定帯域の上限値と下
限値との間を煩雑に往復する状態とならないように、周
波数シンセサイザ方式におけるＡＦＣ回路に適正なヒス
テリシス特性を備えさせる。ことにある。又、第２の目
的は、中間周波数がその設定帯域の上限値と下限値との
間を煩雑に往復する状態とならないように、周波数シン
セサイザ方式におけるＡＦＣ回路に適正なヒステリシス
特性を備えさせながら、中間周波数が設定帯域から大き
くずれている場合には、その設定帯域への復帰を迅速に
行えるようにすることにある。The present invention has been made in view of the above-mentioned circumstances, and its first purpose is to provide a frequency synthesizer to prevent the intermediate frequency from cumbersomely reciprocating between the upper and lower limits of its set band. The AFC circuit in the system is provided with appropriate hysteresis characteristics. There is a particular thing. The second purpose is to provide the AFC circuit in the frequency synthesizer system with appropriate hysteresis characteristics so that the intermediate frequency does not go back and forth between the upper and lower limits of the set band. When the intermediate frequency deviates greatly from the set band, it is possible to quickly return to the set band.
本発明によるＡＦＣ回路は、ヘテロダイン方式により入
力周波数を中間周波数に変換するための局部発振器と、
その局部発振器の発振周波数を分周する分周器の分周比
を選局情報に基づいて設定することにより前記局部発振
器の発振周波数を可変するように構成された周波数シン
セサイザ回路と、前記中間周波数が設定帯域内にあるか
否かを検出する周波数範囲検出回路とが設けられ、前記
周波数シンセサイザ回路は、前記中間周波数が前記設定
帯域内に維持されるように、前記周波数範囲検出回路の
情報に基づいて前記分周器の分周比を自動調節するよう
に構成されたものであって、その第１の特徴構成は以下
の通りである。The AFC circuit according to the present invention includes a local oscillator for converting an input frequency into an intermediate frequency by a heterodyne method;
a frequency synthesizer circuit configured to vary the oscillation frequency of the local oscillator by setting a frequency division ratio of a frequency divider that divides the oscillation frequency of the local oscillator based on channel selection information; a frequency range detection circuit for detecting whether or not the intermediate frequency is within a set band, and the frequency synthesizer circuit uses information of the frequency range detection circuit to maintain the intermediate frequency within the set band. The device is configured to automatically adjust the frequency division ratio of the frequency divider based on the frequency divider, and its first characteristic configuration is as follows.
すなわち、前記分周器の分周比を可変することにより得
られる選局周波数の可変ステップ幅が、前記設定帯域の
幅よりも小に設定されている点にある。That is, the variable step width of the tuning frequency obtained by varying the frequency division ratio of the frequency divider is set to be smaller than the width of the set band.
又、第２の特徴構成は、前記周波数範囲検出回路は、前
記設定帯域、その設定帯域の上側の緩衝帯域、その上側
の緩衝帯域より上側の上側帯域、前記設定帯域の下側の
緩衝帯域、その下側の緩衝帯域よりも下側の下側帯域の
うちの何れの帯域に前記中間周波数があるかを検出する
ように構成され、前記周波数シンセサイザ回路は、前記
中間周波数が前記上側の緩衝帯域又は前記下側の緩衝帯
域にある場合には、前記分周器の分周比を可変すること
により得られる選局周波数の可変ステップ幅を前記設定
帯域の幅よりも小に設定し、且つ、前記中間周波数が前
記上側帯域又は前記下側帯域にある場合には、前記選局
周波数の可変ステップ幅を前記中間周波数が前記上側の
緩衝帯域又は前記下側の緩衝帯域にある場合よりも大に
設定するように構成されている点にある。A second characteristic configuration is that the frequency range detection circuit includes the set band, a buffer band above the set band, an upper band above the upper buffer band, and a buffer band below the set band. The frequency synthesizer circuit is configured to detect in which band of the lower bands below the lower buffer band the intermediate frequency is located, and the frequency synthesizer circuit is configured to detect in which band of the lower bands below the lower buffer band the intermediate frequency is located. Or, if it is in the lower buffer band, the variable step width of the tuning frequency obtained by varying the division ratio of the frequency divider is set to be smaller than the width of the set band, and When the intermediate frequency is in the upper band or the lower band, the variable step width of the tuning frequency is made larger than when the intermediate frequency is in the upper buffer band or the lower buffer band. The point is that it is configured to be configured.
第１の特徴構成では、選局周波数の可変ステップ幅を中
間周波数の設定帯域の幅よりも小に設定することにより
、中間周波数が設定帯域の外側にずれてその周波数を変
更するときに、設定帯域の下限値や上限値よりも内側の
周波数となるようにして、−旦、変更された中間周波数
がわずかな周波数変動によって、再度、変更前の周波数
に復帰することがないように、ヒステリシスを備えさせ
るようにしているのである。In the first characteristic configuration, by setting the variable step width of the tuning frequency to be smaller than the width of the setting band of the intermediate frequency, when the intermediate frequency shifts outside the setting band and the frequency is changed, the setting The frequency is set to be within the lower and upper limits of the band, and hysteresis is applied to prevent the changed intermediate frequency from returning to the previous frequency due to a slight frequency fluctuation. We are trying to prepare them.
又、第２の特徴構成では、入力周波数が中間周波数の設
定帯域外に大きくずれている場合には、選局周波数の可
変ステップ幅を自動的に大にして、入力周波数に対する
同調を迅速に行えるようにし、且つ、中間周波数の設定
帯域の近傍に近づくに伴って、選局周波数の変化ステッ
プ幅を自動的に小に切り換えさせることにより、正確な
同調が行えるようにするのである。In addition, in the second characteristic configuration, when the input frequency deviates significantly outside the set band of the intermediate frequency, the variable step width of the tuning frequency is automatically increased, and tuning to the input frequency can be quickly performed. In addition, as the frequency approaches the setting band of the intermediate frequency, the change step width of the selected frequency is automatically changed to a smaller value, thereby enabling accurate tuning.
従って、第１の特徴構成では、入力周波数の変動に伴っ
て、−旦変更された中間周波数がその設定帯域の上限値
と下限値との間で煩雑に往復することがないようにヒス
テリシス特性を備えさせることができるので、復調出力
の波形歪みを極力少なくすることができるに至った。Therefore, in the first characteristic configuration, the hysteresis characteristic is set so that the intermediate frequency that has been changed does not go back and forth between the upper and lower limits of the set band due to fluctuations in the input frequency. As a result, the waveform distortion of the demodulated output can be minimized.
尚、上記第１の特徴構成において、請求項２に示すよう
に、選局周波数の可変ステップ幅を設定帯域の半分又は
略半分に設定すると、中間周波数の周波数変動に対する
ヒステリシス幅を路上上対称で且つ最大にできる。In addition, in the above-mentioned first characteristic configuration, if the variable step width of the tuning frequency is set to half or approximately half of the set band, as shown in claim 2, the hysteresis width with respect to the frequency fluctuation of the intermediate frequency can be made symmetrical on the road. And it can be maximized.
第２の特徴構成では、復調出力の波形歪みが極力少な（
なるようにしながら、大きく同調がずれているときでも
、正確な同調を自動的に且つ迅速に行えるようになる。In the second characteristic configuration, the waveform distortion of the demodulated output is as small as possible (
To automatically and quickly perform accurate tuning even when there is a large out-of-synchronization.
尚、第２の特徴構成においても、請求項４に示すように
、中間周波数が上側の緩衝帯域又は下側の緩衝帯域にあ
る場合における前記選局周波数の可変ステップ幅を、設
定帯域の幅の半分又は略半分に設定すると、中間周波数
の周波数変動に対するヒステリシス幅を路上上対称で且
つ最大にできる。Also in the second characteristic configuration, as shown in claim 4, the variable step width of the tuning frequency when the intermediate frequency is in the upper buffer band or the lower buffer band is set to the width of the set band. When set to half or approximately half, the hysteresis width with respect to frequency fluctuations of the intermediate frequency can be made symmetrical on the road and maximized.
以下、本発明を衛星放送用の受信機に適用した場合にお
ける実施例を図面に基づいて説明する。Embodiments in which the present invention is applied to a receiver for satellite broadcasting will be described below with reference to the drawings.
第１図１こ示すように、屋外のアンテナ（１）によって
受信された信号を前記アンテナ（１）に装備された周波
数コンバータ（２）によって第１中間周波数（ｒ＋、）
に変換された受信信号を、受信機内の高周波増幅器（３
）によって増幅し、増幅された受信信号と局部発振器（
４）の発振周波数（ｆ、）とを混合器（５）によって混
合してヘテロダイン方式によって中間周波信号に変換し
た後、中間周波増幅器（６）によって増幅し、そして、
復調器（７）によって復調して復調信号（ＶＯ）を得る
ように構成されている。As shown in FIG. 1, a signal received by an outdoor antenna (1) is converted to a first intermediate frequency (r+,
The received signal converted into
) and the amplified received signal and local oscillator (
The oscillation frequency (f, ) of 4) is mixed by a mixer (5) and converted into an intermediate frequency signal by a heterodyne method, and then amplified by an intermediate frequency amplifier (6), and
It is configured to be demodulated by a demodulator (7) to obtain a demodulated signal (VO).
前記局部発振器（４）は、いわゆるＰＬＬ回路を利用し
た周波数シンセサイザ回路（８）によって、水晶発振器
等によって発振された基準周波数（ｆ、）に同期した高
精度の発振周波数（ｒＬ）を維持するように構成されて
いる。The local oscillator (4) maintains a highly accurate oscillation frequency (rL) synchronized with a reference frequency (f,) oscillated by a crystal oscillator or the like by a frequency synthesizer circuit (8) using a so-called PLL circuit. It is composed of
前記周波数シンセサイザ回路（８）は、前記局部発振器
（４）の発振周波数Ｌ）を分周する第１分周器（９）と
、前記基準周波数（【、）を分周する第２分周器（１０
）と、それら第１分周器（９）及び第２分周器（ｌＯ）
の百出力信号の位相差を検出する位相差検出器（１１）
と、その位相差検出器（１１）の出力を積分する低域通
過フィルタ（１２）とを備え、前記局部発振器（４）は
、前記低域通過フィルタ（１２）の出力信号によって電
圧制御されることにより、その発振周波数（ｆＬ）が前
記第１分周器（９）の分周比（ｍ）を前記第２分周器（
１０）の分周比（ｎ）で除算した値（ｍ／ｎ）を前記基
準周波数（ｒ３）に乗算した周波数に維持されるように
なっている。The frequency synthesizer circuit (8) includes a first frequency divider (9) that divides the oscillation frequency L) of the local oscillator (4), and a second frequency divider that divides the reference frequency ([,)]. (10
), and their first frequency divider (9) and second frequency divider (lO)
A phase difference detector (11) that detects the phase difference between the output signals of
and a low-pass filter (12) that integrates the output of the phase difference detector (11), and the local oscillator (4) is voltage-controlled by the output signal of the low-pass filter (12). As a result, the oscillation frequency (fL) is equal to or smaller than the division ratio (m) of the first frequency divider (9) by the second frequency divider (9).
The frequency is maintained at the reference frequency (r3) multiplied by the value (m/n) divided by the frequency division ratio (n) of 10).
つまり、前記中間周波数（ｆｉｎ）が、前記局部発振器
（４）の発振周波数（ｒＬ）と前記受信周波数（ｆｉｎ
）との差の周波数（ｒＬ−ｒ＋ｎ）となるように構成さ
れているのである。That is, the intermediate frequency (fin) is the oscillation frequency (rL) of the local oscillator (4) and the receiving frequency (fin).
) is the difference in frequency (rL−r+n).
但し、前記受信周波数（ｒ＋、）が変わっても前記中間
周波数（ｆ□）が前記中間周波増幅器（６）の増幅帯域
内に維持されるようにするために、前記第１分周器（９
）の分周比（ｍ）は、選局情報、及び、前記中間周波信
号の周波数（ｒ＋＋）の周波数範囲を検出する周波数範
囲検出回路（１３）の情報に基づいて作動する分周比設
定回路（１４）の出力によって、可変されるようになっ
ている。However, in order to maintain the intermediate frequency (f□) within the amplification band of the intermediate frequency amplifier (6) even if the receiving frequency (r+,) changes, the first frequency divider (9)
) is set by a frequency division ratio setting circuit that operates based on channel selection information and information from a frequency range detection circuit (13) that detects the frequency range of the frequency (r++) of the intermediate frequency signal. It is made to be variable depending on the output of (14).
前記周波数範囲検出回路（１３）について説明すれば、
第２図に示すように、水晶発振器を利用した基準発振器
（１５）と、その基準発振器（１５）の出力を設定分周
比（Ｍ）で分周する第３分周器（１６）と、その第３分
周器（１６）の出力周波数の周期でゲートパルス信号（
Ｃｐ）を出力するゲートパルス信号発生器（１７）と、
前記中間周波増幅器（６）で増幅された中間周波信号の
周波数（ｆｉ、）を設定分周比（Ｎ）で分周する第４分
周器（１８）と、その第４分周器（１８）の出力周波数
をカウントし、且つ、前記ゲートパルス信号（Ｃｐ）で
繰り返しクリアされるカウンタ（１９）と、そのカウン
タ（１９）の出力値に基づいて入力される中間周波数（
ｆｉｆ）がその設定帯域（ＡＩ）（第３図参照）の下限
値（ｆｌ）より低いか否かを判別する第１ゲート回路（
２ｏ）と、前記中間周波数（ｒ＋ｒ）が前記設定帯域（
Ａ１）の上限値（〔２）より高いか否かを判別する第２
ゲート回路（２１）と、それら第１ゲート回路（２０）
及び第２ゲート回路（２１）夫々の出力信号をクロック
信号として動作し、且つ、前記ゲートパルス信号（Ｃｐ
）によって繰り返しクリアされる一対のフリップフロッ
プ（２２）、 （２３）と、それら一対のフリップフロ
ップ（２２）、 （２３）の出力論理を前記ゲートパル
ス信号（Ｃｐ）に同期してラッチする一対のラッチ用フ
リップフロップ（２４）、 （２５）とから構成されて
いる。The frequency range detection circuit (13) will be explained as follows.
As shown in FIG. 2, a reference oscillator (15) using a crystal oscillator, a third frequency divider (16) that divides the output of the reference oscillator (15) by a set frequency division ratio (M), The gate pulse signal (
a gate pulse signal generator (17) that outputs Cp);
a fourth frequency divider (18) that divides the frequency (fi,) of the intermediate frequency signal amplified by the intermediate frequency amplifier (6) by a set frequency division ratio (N); ), and is repeatedly cleared by the gate pulse signal (Cp), and an intermediate frequency (19) that is input based on the output value of the counter (19).
fif) is lower than the lower limit value (fl) of the set band (AI) (see Figure 3).
2o), and the intermediate frequency (r+r) is within the set band (
The second step that determines whether or not the upper limit value ([2) of A1) is higher than the upper limit value ([2)]
Gate circuit (21) and their first gate circuit (20)
and the second gate circuit (21) operate using respective output signals as clock signals, and the gate pulse signal (Cp
), and a pair of flip-flops (22), (23) that are repeatedly cleared by a pair of flip-flops (22), (23), and a pair of flip-flops that latch the output logic of the pair of flip-flops (22), (23) in synchronization with the gate pulse signal (Cp). It is composed of latch flip-flops (24) and (25).
つまり、前記周波数範囲検出回路（１３）は、基本的に
は周波数カウンタとして動作するように構成されている
ものであって、下記表Ｉに示すように、入力周波数（ｆ
ｉｆ）が前記下限値（ｆｌ）より低いか、前記下限値（
ｆｌ）と前記上限値（Ｌ）の間にあるか、前記上限値（
ｆ２）より高いかの３状態に対応する一対の判別信号（
ＴＩ）、（ＴＩ）を、前記一対のラッチ用フリップフロ
ップ（２４）、 （２５）から出力するように構成され
ている。That is, the frequency range detection circuit (13) is basically configured to operate as a frequency counter, and as shown in Table I below, the frequency range detection circuit (13) is configured to operate as a frequency counter.
if) is lower than the lower limit value (fl), or the lower limit value (fl) is lower than the lower limit value (fl).
fl) and the upper limit (L), or the upper limit (L) is between
f2) A pair of discrimination signals corresponding to the three states of higher than
TI) and (TI) are output from the pair of latch flip-flops (24) and (25).
尚、前記周波数範囲検出回路（１３）は、信号を全てデ
ジタル的に処理するように構成されているので、温度変
化や構成部品のばらつき等によって、その特性が変化し
ないものにできる。又、信号を全てデジタル処理するの
で、前記周波数シンセサイザ回路（８）等の各回路と共
に容易にＬＳＩ化できる。The frequency range detection circuit (13) is configured to process all signals digitally, so that its characteristics do not change due to temperature changes, variations in component parts, or the like. Furthermore, since all signals are digitally processed, it can be easily integrated into an LSI together with various circuits such as the frequency synthesizer circuit (8).
次に、前記周波数範囲検出回路（１３）の出力信号（Ｔ
Ｉ ）−（Ｔｚ ）に基づいて、前記周波数シンセサイ
ザ回路（８）の第１分周器（９）の分周比（ｍ）を自動
調節させるための動作について説明する。Next, the output signal (T
An operation for automatically adjusting the frequency division ratio (m) of the first frequency divider (9) of the frequency synthesizer circuit (8) based on I)-(Tz) will be described.
前記中間周波数（ｆｉｎ）の定格値、すなわち前配設定
帯域（Ａ１）の中心周波数（ｆ１、。）と、前記受信周
波数（ｒ＋、）の定格値、すなわち前記中心周波数（ｒ
、、ｏ）となる定格入力周波数（ｆ１、。）と、それに
対応する定格分周比（ｍｏ）とは、上側ヘテロゲインに
よる周波数変換の場合、選局情報に基づいて下記（ｉ）
式に示す関係となるように設定される。The rated value of the intermediate frequency (fin), that is, the center frequency (f1,.) of the front setting band (A1), and the rated value of the receiving frequency (r+,), that is, the center frequency (r
,, o) The rated input frequency (f1, .) and the corresponding rated frequency division ratio (mo) are as follows (i) based on the channel selection information in the case of frequency conversion by upper hetero gain.
The relationship is set as shown in the formula.
【３
ｆ＋ｒｏ＝ｍｏ” Ｌｎｏ −”（ｉ ）従って、
受信周波数（ｆｉｎ）が前記定格入力周波数（ｒ＋、ｏ
）から上側にずれると、下記（ｉｉ）式に示すように、
前記中間周波数（Ｌ＋）は、そのずれ周波数（Δｆｉｎ
ｏ＞ ０ ）だけ前記中間周波帯域の中心周波数（Ｌ＋
ｏ）から低い値（Ｌｅｔ）となる。[3 f+ro=mo” Lno −”(i) Therefore,
The reception frequency (fin) is equal to the rated input frequency (r+, o
), as shown in equation (ii) below,
The intermediate frequency (L+) is the deviation frequency (Δfin
The center frequency (L+
o) to a low value (Let).
ｆ。f.
ｆ １＋１＝ｍｏ” （ｆｔｎｏ−Δｆ ＋ −ｏ
）”’ −（ｉｉ ）そこで、前記受信周波数（ｆｉ
ｎ）が上昇して前記中間周波数（ｒ１、）が前記設定帯
域（Ａ１）の下限値（ｆｌ）より下がった場合には、前
記中間周波数（ｆｉｎ）を第４閾値（ｒｚ’ ）（但し
、ｆ、 ＜ ｆ、’ ＜ ｆ、）に変えるように、下記
（ｉｎ）、（ｉｖ）式に基づいて、前記定格分周比（ｍ
ｏ）を設定値（ｐ：正の整数値）だけ増大させるように
するのである。f 1+1=mo” (ftno−Δf + −o
)”' −(ii) Then, the receiving frequency (fi
n) increases and the intermediate frequency (r1,) falls below the lower limit value (fl) of the set band (A1), the intermediate frequency (fin) is changed to a fourth threshold value (rz') (however, f, < f, '< f,), the rated frequency division ratio (m
o) by a set value (p: positive integer value).
ｆ。f.
ｆ２’ ＝（ｍｏ＋ｐ）・ｆｔｎ＋ ＝ｐ・−＋ｆ、 ・・・・・・（ｉｉ）■。f2' = (mo+p)・ftn+ =p・−+f, (ii)■.
同様にして、前記受信周波数（ｆ、□）が下がって、前
記中間周波数（ｆｉｎ）がその上限値（［２）を越えた
場合には、前記定格分周比（ｍ。）を、第３閾値（ｒ、
°）（但し、ｆ、＜ｆ、°＜ｆ２）と前記上限値（ｆ２
）とが下記（ｖ）、（ｖｉ）式の関係となるように、正
の整数値となる設定値（ｑ）だけ減少させるのである。Similarly, when the reception frequency (f, □) decreases and the intermediate frequency (fin) exceeds its upper limit ([2), the rated frequency division ratio (m.) is changed to the third threshold (r,
°) (however, f, < f, ° < f2) and the upper limit value (f2
) is decreased by a set value (q) that is a positive integer value so that the relationship is expressed by the following equations (v) and (vi).
Ｌ’＝ｆｚ Ｑ・−・・・・・・（ｖ）尚、前記第３
閾値（ｒ、’ ）と前記第４閾値（ｒ２’ ）の値を、
前記中間周波数帯域（Ａ１）の中心周波数（ｒｌｌｏ）
にできるだけ近づけるように、選局周波数の可変ステッ
プ幅が前記設定帯域（Ａ１）の幅の半分となるように設
定すると、前記中間周波数（Ｌ＋）のヒステリシス幅を
路上上対称で且つ最大にできるので、中間周波数（ｒ＋
、）の変動を極力小にできる。L'=fz Q・−・・・・・・(v) Furthermore, the third
The values of the threshold (r,') and the fourth threshold (r2') are
Center frequency (rllo) of the intermediate frequency band (A1)
If the variable step width of the selected frequency is set to be half of the width of the set band (A1) so as to be as close as possible to , intermediate frequency (r+
, ) can be minimized as much as possible.
ちなみに、前記受信周波数（ｆ、□）がＢＳ第１チャネ
ルである場合を例に、各周波数や分周比の具体的な値に
ついて説明を加えれば、ｆ、、、＝ １０４９．４８Ｍ
Ｈｚ
ｆ、１．＝ ４０２．７８ ＭＨｚ
であり、
ｆ＋＝ ４０２．６３ ＭＨｚ
ｆｚ＝４０２．９３Ｍ市
ｆｒ’ ＝ｆｚ’ ＝ ４０２．７８ ＭＨｚｆ、＝４
ＭＨｚ
ｎ＝１２８
ｍｏ＝４６４７２
とすると、
（ｉｖ）式から、Ｐ＝４．８＃５となり、従って、（ｉ
ｉｉ）式から、
ｆ、’＝４０２．７８６２５Ｍ）ｌｚ
となる。By the way, taking as an example the case where the reception frequency (f, □) is the BS first channel, and adding an explanation to the specific values of each frequency and frequency division ratio, f,...= 1049.48M
Hz f, 1. = 402.78 MHz, f+= 402.63 MHz fz=402.93M city fr' = fz' = 402.78 MHz f, = 4
If MHz n=128 mo=46472, then from equation (iv), P=4.8#5, and therefore (i
ii) From the equation, f,'=402.78625M)lz.
又、（ｖｉ）式から、Ｑ＝４．８＃５となり、従って、
（ｖ）式から、
ｆ＋’＝４０２．７７３７５ＭＨｚ
となる。Also, from equation (vi), Q=4.8#5, and therefore,
From equation (v), f+'=402.77375MHz.
つまり、前記第１分周器（９）の分周比（ｍ）を変更す
るステップ幅（ｐ又はｑ）により定まる選局定帯域（Ａ
１）の帯域幅（ｆｚ ｆｔ）よりも狭くすることによ
り、前記中間周波信号は、前記下限値（ｆｌ）と第４閾
値（ｒｚ’ ）との間の帯域と、前記第３閾値（ｒ＋’
）と前記上限値（ｆ２）との間の帯域との夫々に、ヒ
ステリシスを宵する状態となり、前記中間周波数（ｆｉ
ｎ）が前記下限値（ｒｌ）よりも低くなると実際の中間
周波数（ｆ、、 ）は前記第４閾値（ｒｚ’ ）となり
、前記上限値（ｆ２）よりも高くなると前記第３閾値（
ｒ、’ ）となるように、前記第１分周器（９）の分周
比（ｍ）が前記周波数範囲検出回路（１３）の出力（Ｔ
＋）、（’ｒｚ）の論理値の組み合わせに基づいて、前
記設定値（ｐ又はｑ）に対応するステップ幅で自動的に
可変されることになる。In other words, the selected band (A
By making the bandwidth (fz ft) narrower than the bandwidth (fz ft) of 1), the intermediate frequency signal has a band between the lower limit value (fl) and the fourth threshold value (rz'), and a band between the lower limit value (fl) and the fourth threshold value (rz'), and the third threshold value (r+'
) and the band between the upper limit value (f2), each of which has hysteresis, and the intermediate frequency (fi
When n) is lower than the lower limit value (rl), the actual intermediate frequency (f, , ) becomes the fourth threshold value (rz'), and when it becomes higher than the upper limit value (f2), the actual intermediate frequency (f, , ) becomes the third threshold value (rz').
r,'), the frequency division ratio (m) of the first frequency divider (9) is determined by the output (T) of the frequency range detection circuit (13).
+) and ('rz), the set value (p or q) is automatically varied in a step width corresponding to the set value (p or q).
そして、前記第３閾値（ｒ＋’ ）及び前記第４閾値（
ｂ’ ）が前記設定帯域（Ａ１）の中心周波数（ｆ１、
。）となるように前記設定値（ｐ又はｑ）を設定して、
前記選局周波数の可変ステップ幅が前記設定帯域の半分
又は略半分となるようにすると、前記ヒステリシス幅を
格上上対称で且つ最大にできる。Then, the third threshold (r+') and the fourth threshold (
b') is the center frequency (f1,
. ) by setting the setting value (p or q) so that
When the variable step width of the tuning frequency is set to be half or approximately half of the set band, the hysteresis width can be made much more symmetrical and maximized.
上記実施例では、周波数範囲検出回路（１３）を中間周
波数（ｆｉｎ）がその設定帯域（Ａ１）の内側にあるか
、前記下限値（［１）未満の領域にあるか、及び、前記
上限値（〔２）を越える領域にあるかを検出させるよう
に構成した場合を例示したが、例えば、第４図に示すよ
うに、さらに設定帯域外におけるずれ状態をも検出させ
るようにして、受信周波数（ｆｉｎ）の周波数ずれが大
なる場合には前記設定帯域（Ａ１）の上側又は下側の緩
衝帯域内への引き込みを早くしながら設定帯域内での同
調を正確に行えるように、前記上側緩衝帯域よりも上側
の帯域又は前記下側緩衝帯域よりも下側の帯域では前記
分局比（ｍ）を粗く可変させ、且つ、帯域内では細かく
可変させるようにしてもよい。In the above embodiment, the frequency range detection circuit (13) detects whether the intermediate frequency (fin) is inside the set band (A1) or in a region less than the lower limit value ([1), and the upper limit value. ([2)] However, as shown in Fig. 4, for example, as shown in Fig. 4, the received frequency (fin), the upper buffer band (A1) can be pulled into the upper or lower buffer band of the set band (A1) more quickly and the tuning within the set band can be performed accurately. The division ratio (m) may be roughly varied in a band above the band or below the lower buffer band, and may be varied finely within the band.
説明を加えれば、前記設定帯域（Ａ１）の下限値（ｒｌ
）及び上限値（ｆ２）の両性側の夫々に第５閾値（ら：
ｆ、＜ｆ、）及び第６閾値（ｆｉ：ｆｚ＜ｆｉ）を設定
して、前記中間周波数（ｆｉｆ）が前記第５閾値（ｆ３
）より低い場合及び前記第６閾値（ｆ４）より高い場合
（前記中間周波数（ｆｉｆ）が第４図中、Ａ２又はＡ、
で示す帯域にある場合）には、前記分周比（ｍ）を増減
するステップ幅となる設定値（ｐ及びｑ）を、前記中間
周波数（ｆｉ、）が前記第５閾値（ｆ３）と前記第６閾
値（ｆ４）との間にある場合よりも大にすると、選局に
よる入力受信周波数（ｆｉｎ）の大きな変動に対しても
迅速に且つ正確に追従させるようにすることができる。To explain, the lower limit value (rl
) and a fifth threshold value (ra:
f,<f,) and a sixth threshold value (fi: fz<fi), the intermediate frequency (fif) is set to the fifth threshold value (f3
) or higher than the sixth threshold (f4) (if the intermediate frequency (fif) is A2 or A in FIG.
), set values (p and q) that are the step width for increasing/decreasing the frequency division ratio (m) are set so that the intermediate frequency (fi,) is equal to the fifth threshold value (f3) and the If it is set larger than the case where it is between the sixth threshold value (f4), it is possible to quickly and accurately follow even large fluctuations in the input reception frequency (fin) due to channel selection.
つまり、前記設定帯域（Ａ１）の下限値（ｒｌ）と前記
第５閾値（ｆ、）との間が下側の緩衝帯域に対応し、前
記第５閾値（ｆ３）より低い周波数帯域（Ａ２）が下側
帯域に対応し、前記中間周波数帯域（Ａ１）の上限値（
ｆ２）と前記第６閾値（「、）との間が上側の緩衝帯域
に対応し、そして、前記第６閾値（ｆ４）より高い周波
数帯域（Ａ３）が上側帯域に対応することになる。In other words, the area between the lower limit value (rl) of the set band (A1) and the fifth threshold value (f,) corresponds to a lower buffer band, and the frequency band (A2) is lower than the fifth threshold value (f3). corresponds to the lower band, and the upper limit value (
f2) and the sixth threshold (',) corresponds to an upper buffer band, and a frequency band (A3) higher than the sixth threshold (f4) corresponds to the upper band.
尚、上述の如く、前記上側緩衝帯域よりも上側の帯域又
は前記下側緩衝帯域よりも下側の帯域では前記分周比（
ｍ）を粗く可変させ、且つ、帯域内では細かく可変させ
るように構成する場合においても、中間周波数（ｆｉｆ
）が前記上下の各緩衝帯域にある場合における前記分周
比（ｍ）の可変ステップ幅、すなわち選局周波数の可変
ステップ幅を、前記設定帯域（Ａ１）の半分又１よ鯖半
分に設定すると、ヒステリシス幅を路上下対称で且つ最
大にできる。As mentioned above, in a band above the upper buffer band or a band below the lower buffer band, the frequency division ratio (
m) is coarsely varied and finely varied within the band, the intermediate frequency (fif
) is in each of the upper and lower buffer bands, and the variable step width of the frequency division ratio (m), that is, the variable step width of the tuning frequency, is set to half or half of the set band (A1). , the hysteresis width can be symmetrical and maximized on the road.
又、本発明を実施するうえで必要となる各部の具体構成
は各種変更できる。Further, the specific configuration of each part necessary for carrying out the present invention can be changed in various ways.
尚、特許請求の範囲の項に図面との対照を便利にする為
に符号を記すが、該記入により本発明は添付図面の構造
に限定されるものではない。Incidentally, although reference numerals are written in the claims section for convenient comparison with the drawings, the present invention is not limited to the structure shown in the accompanying drawings.
図面は本発明に係るＡＦＣ回路の実施例を示し、第１図
は全体構成のブロック図、第２図は周波数範囲検出回路
のブロック図、第３図は中間周波数帯域の説明図、第４
図は別実施例における中間周波数帯域の説明図、第５図
は周波数変動の説明図である。
（４）・・・・・・局部発振器、（８）・・・・・・周
波数シンセサイザ回路、（９）・・・・・・分周器、（
１３）・・・・・・周波数範囲検出回路、（ｍ）・・・
・・・分周比、（ｆ１、）叫・・入力周波数、（ｆｉｆ
）・・・・・・中間周波数、（ｆＬ）・・団・局部発振
周波数。The drawings show an embodiment of the AFC circuit according to the present invention, and FIG. 1 is a block diagram of the overall configuration, FIG. 2 is a block diagram of the frequency range detection circuit, FIG. 3 is an explanatory diagram of the intermediate frequency band, and FIG.
The figure is an explanatory diagram of an intermediate frequency band in another embodiment, and FIG. 5 is an explanatory diagram of frequency fluctuation. (4)...Local oscillator, (8)...Frequency synthesizer circuit, (9)...Frequency divider, (
13)...Frequency range detection circuit, (m)...
... Frequency division ratio, (f1,) ... Input frequency, (fif
)...Intermediate frequency, (fL)...Front/local oscillation frequency.
Claims (1)
を中間周波数（ｆ＿ｉ＿ｆ）に変換するための局部発振
器（４）と、その局部発振器（４）の発振周波数（ｆ＿
Ｌ）を分周する分周器（９）の分周比（ｍ）を選局情報
に基づいて設定することにより前記局部発振器（４）の
発振周波数（ｆ＿Ｌ）を可変するように構成された周波
数シンセサイザ回路（８）と、前記中間周波数（ｆ＿ｉ
＿ｆ）が設定帯域内にあるか否かを検出する周波数範囲
検出回路（１３）とが設けられ、前記周波数シンセサイ
ザ回路（８）は、前記中間周波数（ｆ＿ｉ＿ｆ）が前記
設定帯域内に維持されるように、前記周波数範囲検出回
路（１３）の情報に基づいて前記分周器（９）の分周比
（ｍ）を自動調節するように構成されたＡＦＣ回路であ
って、前記分周器（９）の分周比（ｍ）を可変すること
により得られる選局周波数の可変ステップ幅が、前記設
定帯域の幅よりも小に設定されているＡＦＣ回路。 ２、請求項１記載のＡＦＣ回路であって、前記選局周波
数の可変ステップ幅が、前記設定帯域の幅の半分又は略
半分に設定されているＡＦＣ回路。 ３、ヘテロダイン方式により入力周波数（ｆ＿ｉ＿ｎ）
を中間周波数（ｆ＿ｉ＿ｆ）に変換するための局部発振
器（４）と、その局部発振器（４）の発振周波数（ｆ＿
Ｌ）を分周する分周器（９）の分周比（ｍ）を選局情報
に基づいて設定することにより前記局部発振器（４）の
発振周波数（ｆ＿Ｌ）を可変するように構成された周波
数シンセサイザ回路（８）と、前記中間周波数（ｆ＿ｉ
＿ｆ）が設定帯域内にあるか否かを検出する周波数範囲
検出回路（１３）とが設けられ、前記周波数シンセサイ
ザ回路（８）は、前記中間周波数（ｆ＿ｉ＿ｆ）が前記
設定帯域内に維持されるように、前記周波数範囲検出回
路（１３）の情報に基づいて前記分周器（９）の分周比
（ｍ）を自動調節するように構成されたＡＦＣ回路であ
って、前記周波数範囲検出回路（１３）は、前記設定帯
域、その設定帯域の上側の緩衝帯域、その上側の緩衝帯
域より上側の上側帯域、前記設定帯域の下側の緩衝帯域
、その下側の緩衝帯域よりも下側の下側帯域のうちの何
れの帯域に前記中間周波数（ｆ＿ｉ＿ｆ）があるかを検
出するように構成され、前記周波数シンセサイザ回路（
８）は、前記中間周波数（ｆ＿ｉ＿ｆ）が前記上側の緩
衝帯域又は前記下側の緩衝帯域にある場合には、前記分
周器（９）の分周比（ｍ）を可変することにより得られ
る選局周波数の可変ステップ幅を前記設定帯域の幅より
も小に設定し、且つ、前記中間周波数（ｆ＿ｉ＿ｆ）が
前記上側帯域又は前記下側帯域にある場合には、前記選
局周波数の可変ステップ幅を前記中間周波数（ｆ＿ｉ＿
ｆ）が前記上側の緩衝帯域又は前記下側の緩衝帯域にあ
る場合よりも大に設定するように構成されているＡＦＣ
回路。 ４、請求項３記載のＡＦＣ回路であって、前記前記中間
周波数（ｆ＿ｉ＿ｆ）が前記上側の緩衝帯域又は前記下
側の緩衝帯域にある場合における前記選局周波数の可変
ステップ幅が、前記設定帯域の幅の半分又は略半分に設
定されているＡＦＣ回路。[Claims] 1. Input frequency (f_i_n) by heterodyne method
a local oscillator (4) for converting into an intermediate frequency (f_i_f), and the oscillation frequency (f_
L) is configured to vary the oscillation frequency (f_L) of the local oscillator (4) by setting the frequency division ratio (m) of the frequency divider (9) based on the channel selection information. a frequency synthesizer circuit (8) and the intermediate frequency (f_i
a frequency range detection circuit (13) for detecting whether or not the intermediate frequency (f_i_f) is within the set band, and the frequency synthesizer circuit (8) maintains the intermediate frequency (f_i_f) within the set band. The AFC circuit is configured to automatically adjust the frequency division ratio (m) of the frequency divider (9) based on the information of the frequency range detection circuit (13), 9) A variable step width of the tuning frequency obtained by varying the frequency division ratio (m) is set to be smaller than the width of the set band. 2. The AFC circuit according to claim 1, wherein the variable step width of the tuning frequency is set to half or approximately half the width of the set band. 3. Input frequency (f_i_n) by heterodyne method
a local oscillator (4) for converting into an intermediate frequency (f_i_f), and the oscillation frequency (f_
L) is configured to vary the oscillation frequency (f_L) of the local oscillator (4) by setting the frequency division ratio (m) of the frequency divider (9) based on the channel selection information. a frequency synthesizer circuit (8) and the intermediate frequency (f_i
a frequency range detection circuit (13) for detecting whether or not the intermediate frequency (f_i_f) is within the set band, and the frequency synthesizer circuit (8) maintains the intermediate frequency (f_i_f) within the set band. The AFC circuit is configured to automatically adjust the frequency division ratio (m) of the frequency divider (9) based on the information of the frequency range detection circuit (13), wherein the frequency range detection circuit (13) represents the set band, a buffer band above the set band, an upper band above the upper buffer band, a buffer band below the set band, and a buffer band below the lower buffer band. The frequency synthesizer circuit (
8) can be obtained by varying the frequency division ratio (m) of the frequency divider (9) when the intermediate frequency (f_i_f) is in the upper buffer band or the lower buffer band. When the variable step width of the tuning frequency is set to be smaller than the width of the set band, and the intermediate frequency (f_i_f) is in the upper band or the lower band, the variable step of the tuning frequency The width is defined as the intermediate frequency (f_i_
f) is configured to be set larger than when f) is in the upper buffer band or the lower buffer band;
circuit. 4. The AFC circuit according to claim 3, wherein the variable step width of the tuning frequency when the intermediate frequency (f_i_f) is in the upper buffer band or the lower buffer band is equal to or smaller than the set band. The AFC circuit is set to half or approximately half the width of the AFC circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064705A JP2773890B2 (en) | 1989-03-15 | 1989-03-15 | AFC circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064705A JP2773890B2 (en) | 1989-03-15 | 1989-03-15 | AFC circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02243011A true JPH02243011A (en) | 1990-09-27 |
| JP2773890B2 JP2773890B2 (en) | 1998-07-09 |
Family
ID=13265831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1064705A Expired - Fee Related JP2773890B2 (en) | 1989-03-15 | 1989-03-15 | AFC circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773890B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200143830A (en) * | 2019-06-17 | 2020-12-28 | 한국과학기술원 | Method and apparatus for mudulating and demudulating frequency shift keying signal |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59152717A (en) * | 1983-02-18 | 1984-08-31 | Sony Corp | Channel selecting circuit of pll frequency synthesizer system |
| JPS611110A (en) * | 1984-06-14 | 1986-01-07 | Matsushita Electric Ind Co Ltd | Automatic frequency controller |
| JPS6267917A (en) * | 1985-09-19 | 1987-03-27 | Matsushita Electric Ind Co Ltd | Afc circuit |
| JPS6267918A (en) * | 1985-09-19 | 1987-03-27 | Matsushita Electric Ind Co Ltd | Afc circuit |
-
1989
- 1989-03-15 JP JP1064705A patent/JP2773890B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59152717A (en) * | 1983-02-18 | 1984-08-31 | Sony Corp | Channel selecting circuit of pll frequency synthesizer system |
| JPS611110A (en) * | 1984-06-14 | 1986-01-07 | Matsushita Electric Ind Co Ltd | Automatic frequency controller |
| JPS6267917A (en) * | 1985-09-19 | 1987-03-27 | Matsushita Electric Ind Co Ltd | Afc circuit |
| JPS6267918A (en) * | 1985-09-19 | 1987-03-27 | Matsushita Electric Ind Co Ltd | Afc circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200143830A (en) * | 2019-06-17 | 2020-12-28 | 한국과학기술원 | Method and apparatus for mudulating and demudulating frequency shift keying signal |
| US11665032B2 (en) | 2019-06-17 | 2023-05-30 | Korea Advanced Institute Of Science And Technology | Method and apparatus for modulating/demodulating an FSK signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2773890B2 (en) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483880B2 (en) | Radio equipment and peripheral apparatus | |
| US6385442B1 (en) | Multiphase receiver and oscillator | |
| US7577215B2 (en) | Angle demodulation apparatus, local oscillation apparatus, angle demodulation method, local oscillation signal generating method, recording medium and computer data signal | |
| JPS623621B2 (en) | ||
| KR20010006861A (en) | Pll circuit | |
| US4656431A (en) | Digital frequency discriminator | |
| US5603109A (en) | Automatic frequency control which monitors the frequency of a voltage controlled oscillator in a PLL demodulator | |
| US4053836A (en) | Device for transmission of information by pulse code frequency shift modulation | |
| JPS588617B2 (en) | Jiyushinki | |
| JPH02243011A (en) | Afc circuit | |
| US5900751A (en) | Automatic frequency control circuit with simplified circuit constitution | |
| JP3254009B2 (en) | Circuit including phase locked loop | |
| EP1458109A1 (en) | Receiver | |
| JPS593889B2 (en) | down converter | |
| JPH0614713B2 (en) | AFC circuit | |
| JPH02242168A (en) | Frequency-range detecting apparatus | |
| JPS6131647B2 (en) | ||
| JPH10178599A (en) | Digital satellite broadcast receiver | |
| JP2710877B2 (en) | FM receiver | |
| JP2829548B2 (en) | Local signal generation circuit | |
| JPH03112205A (en) | Fm demodulator | |
| JPS5845860B2 (en) | modulation circuit | |
| JPS6036909Y2 (en) | multifrequency oscillator | |
| JPH03284016A (en) | Afc circuit for satellite broadcast receiver | |
| JPH0548659A (en) | Fsk signal receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |