JPH0223636A - Semiconductor integrated circuit for fm/am tuner and broadcasting radio receiver using same - Google Patents
Semiconductor integrated circuit for fm/am tuner and broadcasting radio receiver using sameInfo
- Publication number
- JPH0223636A JPH0223636A JP17301088A JP17301088A JPH0223636A JP H0223636 A JPH0223636 A JP H0223636A JP 17301088 A JP17301088 A JP 17301088A JP 17301088 A JP17301088 A JP 17301088A JP H0223636 A JPH0223636 A JP H0223636A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit block
- signal
- tuner
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 230000003321 amplification Effects 0.000 claims abstract 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract 3
- 230000010355 oscillation Effects 0.000 claims description 33
- 239000002131 composite material Substances 0.000 claims description 15
- 230000005236 sound signal Effects 0.000 claims description 5
- 238000013461 design Methods 0.000 description 14
- 239000010410 layer Substances 0.000 description 14
- 230000008901 benefit Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Structure Of Receivers (AREA)
Abstract
Description
【発明の詳細な説明】
くイ〉産業上の利用分野
本発明はＦＭ／ＡＭチューナ等、信号周波数や信号レベ
ルが異る回路ブロックを同一半導体基板上に形成した半
導体集積回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor integrated circuit in which circuit blocks such as an FM/AM tuner having different signal frequencies and signal levels are formed on the same semiconductor substrate.
（ロ）従来の技術
ＴＶチューナ、ＦＭ／ＡＭチューナ等の電子機器は、Ｒ
Ｆ （Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号からオー
ディオ信号を取出す為、機能毎に分割した各回路ブロッ
クの取扱う信号の周波数が異る場合が多い。例えば日本
国内向けのＦＭチューナだけでも、ＲＦ倍信号７６〜９
０ＭＨｚ、中間周波数信号は１０．７ＭＨｚ、そして２
０〜２００００Ｈｚのオーディオ信号と、２０Ｈｚ〜９
０ＭＨｚの広範囲の信号を取扱うことになる。(b) Conventional technology Electronic devices such as TV tuners and FM/AM tuners are
Since the audio signal is extracted from the F (Radio Frequency) signal, the frequency of the signal handled by each circuit block divided by function is often different. For example, an FM tuner for Japan only has an RF signal of 76 to 9
0MHz, the intermediate frequency signal is 10.7MHz, and 2
Audio signals from 0 to 20,000Hz and 20Hz to 9
A wide range of signals of 0 MHz will be handled.
上記ＦＭ／ＡＭチューナの一例を第７図に示す。同図に
おいて、（１〉はＦＭ放送を受信しその受信周波数信号
と局部発振回路（２）の発振周波数信号とを混合回路（
３）で混合することにより中間周波数に周波数変換する
ＦＭフロントエンド回路、（４）は中間周波数信号（Ｉ
Ｆ倍信号を増幅・振幅制限し且つこれを検波してＦＭス
テレオコンポジット信号を得るＦＭ−ＩＦ増幅回路、（
５）は例えば特公昭６２−２１４６１号に記載されてい
るが如き機部を有するノイズキャンセル回路、（６）は
ステレオ放送の場合にＬチャンネル、Ｒチャンネル信号
に復調するマルチプレクス回路、（７）はＡＭ放送を選
局しオーディオ信号を出力するＡＭチューナ回路である
。例えばＦＭ放送受信の場合、アンテナ（８）から入力
し、ＲＦ増幅回路（９）で高周波増幅したＲＦ倍信号Ｆ
Ｍフロントエンド回路（１）の局部発振回路（２）が出
力する発振周波数信号とをＦＭフロントエンド回路（１
）の混合回路（３）で混合することによりＦＭフロント
エンド回路（１）からＩＦ倍信号出力し、該ＩＦ倍信号
ＦＭ・ＩＦ増幅回路り４）の検波回路で検波するこトニ
よりＦＭ−ＩＦ増幅回路（４）からコンポジット信号を
出力し、マルチプレクス回路（６）によって出力端子（
１０）に夫々Ｌチャンネル、Ｒチャンネルのオーディオ
信号を出力する様構成されている。尚、斯る構成のＦＭ
チューナ回路は例えば昭和６２年１２月１０日発行、「
′８８三洋半導体テ′−タブツク ポータブルオーテ゛
イオ用バイポーラ集積回路編」第１５２頁に記載されて
いる。An example of the above FM/AM tuner is shown in FIG. In the figure, (1>) is a mixing circuit (1) that receives FM broadcasting and mixes the received frequency signal with the oscillation frequency signal of the local oscillation circuit (2).
3) is an FM front-end circuit that converts the frequency into an intermediate frequency by mixing the intermediate frequency signal (I
an FM-IF amplifier circuit that amplifies and limits the amplitude of the F-fold signal and detects it to obtain an FM stereo composite signal;
5) is a noise canceling circuit having a unit as described in Japanese Patent Publication No. 62-21461, (6) is a multiplex circuit that demodulates L channel and R channel signals in the case of stereo broadcasting, and (7) is an AM tuner circuit that selects an AM broadcast and outputs an audio signal. For example, in the case of FM broadcast reception, the RF multiplied signal F is input from the antenna (8) and high-frequency amplified by the RF amplifier circuit (9).
The oscillation frequency signal output by the local oscillation circuit (2) of the M front-end circuit (1) is connected to the FM front-end circuit (1).
FM-IF The amplifier circuit (4) outputs a composite signal, and the multiplex circuit (6) outputs the composite signal to the output terminal (
10) are configured to output L channel and R channel audio signals, respectively. Furthermore, FM with such a configuration
For example, the tuner circuit is published on December 10, 1988, "
It is described on page 152 of '88 Sanyo Semiconductor Technology Tab. Bipolar Integrated Circuits for Portable Audio.'
ところで、近年の電子機器は増々小型化・高性能化が求
められ、それに伴って第７図の回路はできる限り１チツ
プ化する方向に進んでいる。しかしながら、上記ＦＭチ
ューナの例では２Ｍ７０２８１７１回路（１〉が数十Ｍ
Ｈｚの高周波信号を扱う為、不要輻射による他回路への
干渉が生じ易い。Incidentally, electronic devices in recent years are required to be more and more compact and high-performance, and accordingly, the circuit shown in FIG. 7 is being made into a single chip as much as possible. However, in the above FM tuner example, 2M7028171 circuit (1> is several tens of M
Since it handles high frequency signals of Hz, interference with other circuits is likely to occur due to unnecessary radiation.
また、アンテナ（８）からの微弱レベル信号を取扱う為
、他回路ブロックとの干渉により回路動作が不安定にな
り易く、著しい場合には発振してしまう。その為、２Ｍ
７０２８１７１回路（１）をも１チツプ化することは極
めて困難であった。Furthermore, since a weak level signal from the antenna (8) is handled, the circuit operation tends to become unstable due to interference with other circuit blocks, and in severe cases, oscillation occurs. Therefore, 2M
It was extremely difficult to integrate the 7028171 circuit (1) into a single chip.
さらに、近年の電子機器は増々多種・多様化してきてお
りパターン設計時間の短縮が望まれている。また、設計
を終了した半導体集積回路に対して特定の回路ブロック
を削除、置換、追加といった様々な要求がある。しかし
ながら、前記特定の回路ブロックが必ずしも同−占有面
積内に納められるとは限らないので、各要求毎に再度設
計し直さなくてはならず、前記要求に対して即応できな
い欠点があった。Furthermore, electronic devices in recent years have become increasingly diverse and diverse, and it is desired to shorten pattern design time. In addition, there are various demands such as deletion, replacement, or addition of specific circuit blocks to semiconductor integrated circuits whose designs have been completed. However, since the specific circuit blocks are not necessarily accommodated within the same occupied area, the design must be redesigned for each request, which has the disadvantage that it is not possible to immediately respond to the requests.
（ハ）発明が解決しようとする課題
この様に、従来は２Ｍ７０２８１７１回路（１）をも集
積化することは回路干渉が生じ易い為に極めて困難であ
る欠点があった。また、パターン設計の開発期間が長く
、様々な要求に即応できない欠点があった。(c) Problems to be Solved by the Invention As described above, conventionally there was a drawback that it was extremely difficult to integrate the 2M7028171 circuit (1) because circuit interference was likely to occur. In addition, the development period for pattern design was long, and there was a drawback that it was not possible to immediately respond to various requests.
（ニ）課題を解決するための手段
本発明は斯上した欠点に鑑み成されたもので、２Ｍ７０
２８１７１回路（１）を半導体チップ（１１）の隅部へ
、この２Ｍ７０２８１７１回路（１）を囲むようにして
ＡＭチューナ回路（７）とノイズキャンセル回路（５）
を、ＦＭフロントエンド（１（１）に対して対角線の位
置にＦＭ−ＩＦ増幅回路（４）を、ノイズキャンセル回
路（５）を挾み２Ｍ７０２８１７１回路（１）の反対側
へ配置することにより、最も回路干渉の少ないパターン
レイアウトを提供するものである。(d) Means for Solving the Problems The present invention has been made in view of the above-mentioned drawbacks, and is based on 2M70.
The 28171 circuit (1) is placed in the corner of the semiconductor chip (11), and the AM tuner circuit (7) and noise canceling circuit (5) are placed around the 2M7028171 circuit (1).
By placing the FM-IF amplifier circuit (4) diagonally to the FM front end (1 (1)) and the noise canceling circuit (5) on the opposite side of the 2M7028171 circuit (1), This provides a pattern layout with the least amount of circuit interference.
（ホ）作用
本発明によれば、２Ｍ７０２８１７１回路（１）とＦＭ
−ＩＦ増幅回路（４）を半導体チップ（１１）の対角線
上に配置したので、両者を距離的に最も離間できる。ま
た、ノイズキャンセル回路（５）を挾む様にして２Ｍ７
０２８１７１回路（１）とは反対側の位置にマルチプレ
クスデコーダ回路（６）を配置したので、２Ｍ７０２８
１７１回路（１）とマルチプレクスデコーダ回路（６）
をも距離的に離設できる。その為、全ての回路を相互干
渉が最も少なくなるように半導体チップ（１１）上にレ
イアウトすることができる。(E) Function According to the present invention, the 2M7028171 circuit (1) and the FM
- Since the IF amplifier circuit (4) is arranged diagonally to the semiconductor chip (11), the distance between the two can be maximized. In addition, 2M7 was installed with the noise canceling circuit (5) in between.
Since the multiplex decoder circuit (6) is placed on the opposite side of the 028171 circuit (1), the 2M7028
171 circuit (1) and multiplex decoder circuit (6)
can also be separated by distance. Therefore, all the circuits can be laid out on the semiconductor chip (11) so that mutual interference is minimized.
（へ）実施例 以下、本発明を図面を参照しながら詳細に説明する。(f) Example Hereinafter, the present invention will be explained in detail with reference to the drawings.
先にパターン設計を容易ならしめるマットについて第２
図を用いて説明する。同図において、半導体チップ（１
１）の中央にこれを略一直線で横切る分割領域（１２）
を形成し、半導体チップ（１１）の素子形成領域を実質
的に上下同一サイズの２つの領域に区画する。分割領域
（１２）は後述するようにグランドライン（１３）や電
源ライン（１４）を延在させる為の必要不可避領域であ
り且つ回路素子を形成しない領域であって、分割領域（
１２）を形成することにより、区画した前記２つの領域
を夫々第１と第２の領域（１５）（１６）とする。そし
て、分割領域（１２）とは直交する方向にグランドライ
ン（１３）と電源ライン（１４）とを−組として隣接さ
せて延在させた区画ライン（１７）を設け、該区画ライ
ン（１７）を複数本並設することにより半導体チップ（
１１）の表面を実質的に同一サイズの多数個のマット（
１８）に分割する。マット（１８）の大きさは任意の一
定数の素子がレイアウトできる占有面積に設定し、その
横幅は経験的にＮＰＮ）ランジメタ５〜６個を１列に並
べられるような横幅に設定する。First, let's talk about the mat that makes pattern design easier.
This will be explained using figures. In the figure, a semiconductor chip (1
A divided area (12) in the center of 1) that crosses this in a substantially straight line
The element formation region of the semiconductor chip (11) is divided into two regions of substantially the same size, upper and lower. As described later, the divided area (12) is a necessary and unavoidable area for extending the ground line (13) and the power supply line (14), and is an area in which no circuit elements are formed.
12), the two partitioned regions are defined as first and second regions (15) and (16), respectively. Then, a division line (17) is provided in which a ground line (13) and a power supply line (14) are arranged as a negative pair and extend in a direction orthogonal to the division area (12), and the division line (17) Semiconductor chips (
11) The surface of the mat is covered with a large number of mats (
18). The size of the mat (18) is set to an area that allows a certain number of elements to be laid out, and its width is empirically set to a width that allows five to six (NPN) range metals to be arranged in one row.
マット（１８）の両側は区画ライン（１７）を構成する
グランドライン（１３）と電源ライン（１４）とをペア
で延在させるので、それらを規則的に配列、例えば櫛歯
状に相対向する様に延在きせることにより、マット（１
８）の１辺にはグランドライン（１３〉が、他辺には電
源ライン（１４）が夫々接するように延在させ、マット
け８）に形成した回路素子に動作電源を供給する。On both sides of the mat (18), the ground line (13) and the power line (14), which constitute the partition line (17), are extended in pairs, so they are arranged regularly, for example, in a comb shape, facing each other. By extending the mat (1
A ground line (13>) is extended so as to touch one side of the mat 8), and a power supply line (14) is extended so as to touch the other side, respectively, to supply operating power to the circuit elements formed on the mat 8).
区画ライン（１７）を延在したグランドライン（１３）
と電源ライン（１４）は、各回路ブロック毎やそれらが
共通インピーダンスを持つことを許可するか否かにより
まとめられ、分割領域（１２）上を延在させて各々が対
応するグランド電極パッド（１９）や電源電極パッド（
２０）に個別に接続される。結果、分割領域（１２）上
はグランドライン（１３）と電源ライン（１４）が複数
本延在し、且つ１本１本は配線インピーダンスを低減す
る為比較的幅広に形成されるので、分割領域（１２）も
当然比較的大占有面積を必要とする。Ground line (13) that extends the division line (17)
and power supply lines (14) are grouped together for each circuit block and depending on whether or not they are allowed to have a common impedance, and are extended over the divided area (12) to connect to the corresponding ground electrode pad (19). ) and power supply electrode pads (
20). As a result, a plurality of ground lines (13) and power lines (14) extend over the divided area (12), and each line is formed relatively wide to reduce wiring impedance. (12) also naturally requires a relatively large area.
区画ライン（１７）を延在させるグランドライン（１３
）と電源ライン（１４）、分割領域（１２）上を延在さ
せるグランドライン（１３）と電源ライン（１４）、及
び各マット（１８）内における回路素子間の接続配線は
、櫛歯状レイアウトを利用することで基本的に第１層目
配線層によって行う。第２層目以降は区画ライン（１７
）や分割領域（１２）を横断してマット（１８）間の信
号伝達用配線やシールド電極（２１）を形成するのに主
として用いる。A ground line (13) extending the division line (17)
) and the power supply line (14), the ground line (13) and the power supply line (14) extending above the divided area (12), and the connection wiring between the circuit elements in each mat (18) are arranged in a comb-shaped layout. This is basically done using the first wiring layer. From the second layer onwards, the plot line (17
) and divided areas (12) to form signal transmission wiring between mats (18) and shield electrodes (21).
尚、分割領域（１２）は時として各区画ライン（１７）
と平行にも延在させる。これは、パッケージのピン配列
の要求に対するＶ。０電極バツド（２０〉とグランド電
極パッド（１９）の位置的制約や、マット（１８）また
は回路機能ブロックにおいて特に離間したい関係がある
場合に各マット（１８）の間に設ける。第２図において
は、マットＤとＥの間が前者の理由、マットＭとＮの間
が後者の理由である。そして、前記平行に延在させた分
割領域（１２ａ）の終端付近に設けたＶＣＣ電極パッド
（２０）とグランドパッド（１９）から夫々ｖＣｃライ
ン（１４）とグランドライン（１３）を引き廻し、続い
て前記半導体チップ（１１）の中央を横切る分割領域（
１２）の上を引き廻して各マット（１８）内の回路素子
に接続する。In addition, the division area (12) is sometimes divided into each division line (17).
Also extend parallel to. This is the V for package pinout requirements. It is provided between each mat (18) when there is a positional restriction between the zero electrode pad (20) and the ground electrode pad (19), or when there is a relationship that requires special separation between the mat (18) or the circuit function block. The reason for the former is between mats D and E, and the latter is between mats M and N.The VCC electrode pad ( A vCc line (14) and a ground line (13) are routed from the ground pad (19) and a divided area (20), respectively, and then a divided area (
12) and connect it to the circuit elements in each mat (18).
この様に素子形成領域を多数個のマット（１８）に分割
した半導体チップ（１１）に機能別回路ブロックを納め
る場合、各回路ブロックは以下の通りに収納する。When functional circuit blocks are housed in the semiconductor chip (11) in which the element formation area is divided into a large number of mats (18) in this way, each circuit block is housed as follows.
先ずマット（１８）が任意の一定の素子数を収納できる
サイズに設計されているので、前記回路ブロックを前記
一定の素子数に区分する。例えばマツ） （１ｇ）の大
きさが１００素子収納用で、前記回路ブロックが２７０
素子程度ならば、３個のマット（１８）を用意して各々
１００素子を目安に区分する。むろん、占有面積の大き
なコンデンサ等は考慮に入れる。そして、上記区分に従
って各マット（１８〉毎に回路素子を収納し、マット（
１８）に収納したＮＰＮ−ＰＮＰ）ランジスタ、ダイオ
ード、抵抗、コンデンサ等の回路素子間の接続配線を第
１層目配線層で終了しておく。これを繰り返して全ての
マット（１８）のパターン設計を終えた後、前記３個の
マット（１８）を隣接して配置し、第２層目以降の配線
によって各マット（１８）間の電気的接続を行うことに
より、機能別回路ブロックを構成する。そして、全ての
回路ブロックをマット（１８）に収納した後、全てのマ
ット（１８）を組み合せ、第２層目以降の配線層により
各回路ブロック間の電気的接続を行うことにより全体の
ＩＣを設計する。First, since the mat (18) is designed to have a size that can accommodate an arbitrary fixed number of elements, the circuit block is divided into the fixed number of elements. For example, the size of a pine tree (1g) is for storing 100 elements, and the circuit block is 270 elements.
If the number of mats is about 100 elements, prepare three mats (18) and divide each mat into 100 elements. Of course, capacitors, etc. that occupy a large area should be taken into account. Then, the circuit elements are stored in each mat (18) according to the above classification, and the circuit elements are stored in each mat (18).
18) Connection wiring between circuit elements such as NPN-PNP) transistors, diodes, resistors, and capacitors housed in the first wiring layer is terminated at the first wiring layer. After repeating this process and completing the pattern design for all the mats (18), the three mats (18) are placed adjacent to each other, and the electrical connection between each mat (18) is established by wiring from the second layer onwards. By making connections, functional circuit blocks are configured. After all the circuit blocks are housed in the mat (18), all the mats (18) are combined and electrical connections are made between each circuit block using the second and subsequent wiring layers to form the entire IC. design.
斯る構成によれば、機能の異る複数の回路ブロックを夫
々整数個のマット（１８）に収納することにより、各回
路ブロック毎の設計を行え且つ回路ブロックを一定の素
子数に分割してマット（１８）毎の設計が行えるように
なる。その為、回路ブロックまたはマット（１８）毎の
並行設計が可能となり、設計期間の大幅な短縮が図れる
。また、回路変更も回路ブロック毎に且つマット（１８
）毎に行えるので、ＩＣ全体の設計変更は不要であり、
変更部分以外は前機種の信頼性を保ったまま流用するこ
とができる。According to this configuration, by storing a plurality of circuit blocks with different functions in an integral number of mats (18), each circuit block can be designed and the circuit block can be divided into a fixed number of elements. It becomes possible to design each mat (18). Therefore, it is possible to design each circuit block or mat (18) in parallel, and the design period can be significantly shortened. In addition, circuit changes can be made for each circuit block and for mats (18
), there is no need to change the design of the entire IC.
Other than the changed parts, it can be used while maintaining the reliability of the previous model.
次に第７図の如きＦＭ／ＡＭチューナ回路を集積化した
半導体集積回路を説明する。先ず各回路ブロックの機能
を簡単に述べる。Next, a semiconductor integrated circuit in which an FM/AM tuner circuit as shown in FIG. 7 is integrated will be explained. First, the functions of each circuit block will be briefly described.
ＦＭフロントエンド回路（１）はアンテナ（８）と後で
述べる同調回路により同調した数十ＭＨｚのＲＦ倍信号
入力され、該ＲＦ倍信号局部発振回路（２）が出力する
局部発振周波数信号とを混合回路（３）で混合すること
により１０．７Ｍ）Ｉｚの中間周波（工Ｆ）信号に周波
数変換する機能を有する。この回路は数十ＭＨｚの高周
波信号を扱い且つ数マイクロボルト（μ■）の微小レベ
ルから比較的大きな振幅レベルまでの信号を正確に処理
しなければならない為、他の回路ブロックとの干渉を嫌
う回路である。その中でも特に、局部発振回路（２〉は
高周波発振という極めて不安定な動作を正確に行わなけ
ればならないので、最も注意を要する回路である。この
回路は約２５０素子の回路素子で構成されているので、
マット（１Ｂ＞ ３個分の領域を必要とする。The FM front end circuit (1) receives an RF multiplied signal of tens of MHz tuned by an antenna (8) and a tuning circuit described later, and receives a local oscillation frequency signal output from the RF multiplied signal local oscillation circuit (2). By mixing in the mixing circuit (3), it has a function of converting the frequency into an intermediate frequency (F) signal of 10.7 M) Iz. This circuit handles high-frequency signals of several tens of MHz and must accurately process signals ranging from minute levels of several microvolts (μ■) to relatively large amplitude levels, so interference with other circuit blocks is avoided. It is a circuit. Among these, the local oscillation circuit (2) is the circuit that requires the most attention, as it must accurately perform the highly unstable operation of high-frequency oscillation.This circuit is made up of approximately 250 circuit elements. So,
Requires area for 3 mats (1B>).
ＦＭ・ＩＦ増幅回路（４）は、前記中間周波数信号をリ
ミッタ−増幅回路で増幅及び振幅制限をする回路で、さ
らには検波回路で検波することにより、ＦＭコンポジッ
ト信号に復調するまでの機能を有する。その他、選択中
に局間の不快な雑音を除去するミュート回路や、同調指
示回路としてのＳメータ（Ｓｉｇｎａｌ Ｍｅｔｅｒ
）回路等が付属回路として構成される。斯る回路は１０
．７ＭＨｚとＦＭフロントエンド回路（１）が扱う周波
数と比較的近似した周波数信号を扱い、しかも８０〜１
００ｄｂと極めて高い利得で増幅して大振幅レベルの信
号を扱うので、ＦＭ・ＩＦ増幅回路（４）からのリーク
電流がＦＭフロントエンド回路（１）まで達すると相互
の信号干渉によってＲＦ倍信号かき消され、特に入力レ
ベルが極めて小さい場合、回路が不安定となり、著しい
場合は発振してしまう。その為、上記ＦＭフロントエン
ド回路（１）とＦＭ−ＩＦ増幅回路（４）、特に局部発
振回路（２）とリミッタ−増幅回路の組み合せは相互の
分離を強固にしなければならない組み合せである。この
回路は、全体で約４３０個の素子で構成されるので、５
個のマット（１８）を必要とする。The FM/IF amplifier circuit (4) is a circuit that amplifies and limits the amplitude of the intermediate frequency signal using a limiter amplifier circuit, and further has the function of demodulating it into an FM composite signal by detecting it using a detection circuit. . In addition, there is a mute circuit that removes unpleasant noise between stations during selection, and an S-meter (Signal Meter) that serves as a tuning instruction circuit.
) circuits etc. are configured as attached circuits. Such a circuit is 10
．． It handles a frequency signal relatively similar to the 7MHz frequency handled by the FM front end circuit (1), and also has a frequency of 80 to 1
Since the signal is amplified with an extremely high gain of 00 db and has a large amplitude level, if the leakage current from the FM/IF amplifier circuit (4) reaches the FM front end circuit (1), the RF multiplied signal will be drowned out by mutual signal interference. Especially when the input level is extremely low, the circuit becomes unstable, and in severe cases, it may oscillate. Therefore, the combination of the FM front-end circuit (1) and the FM-IF amplifier circuit (4), especially the local oscillation circuit (2) and the limiter-amplifier circuit, is a combination that must be strongly separated from each other. This circuit consists of about 430 elements in total, so 5
mats (18) are required.
マルチプレクス回路（６）は、第３図に示す如く、ＦＭ
コンポジット信号を増幅する直流増幅回路（３０）、コ
ンポジット信号中の和信号（Ｌ−＋−Ｒ）と差信号（Ｌ
−Ｒ）を、同じくコンポジット信号中に含まれる１９Ｋ
Ｈｚステレオパイロツト信号に応答して作られる３８Ｋ
Ｈｚスイッチング信号を用いて左右ステレオ信号（Ｌ及
びＲ）に分離するデコーダ回路（３１）、前記ステレオ
コンポジット信号ノ有無に応じてステレオパイロットラ
ンプ（３２〉を駆動するランプドライバー回ｗ！１（３
３）、内部発振回路とステレオパイロット信号との同期
を取る位相比較器（３４）とローパスフィルタ（３５）
、電圧制御発振回路（３６）及び分周器（３７）等で構
成されている。この回路は、前記３８ＫＨｚスイッチン
グ信号を発生させるのにトランジスタのスイッチング動
作を利用するので、その動作に伴ってスイッチングノイ
ズを発生し易い。例えば分周器（３７）を構成するＩＩ
Ｌ（Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊｅｃｔｉｏｎ Ｌｏ
ｇｉｃ）の動作がそれである。その為、できることなら
ばＦＭフロントエンド回路（１）やＦＭ−ＩＦ増幅回路
（４）とは離しておきたい回路である。この回路は、全
体で約３９０個の回路素子で構成されるので、４個のマ
ット（１８）を必要とする。The multiplex circuit (6), as shown in FIG.
A DC amplifier circuit (30) that amplifies the composite signal, the sum signal (L-+-R) and the difference signal (L-+-R) in the composite signal.
-R) is also included in the composite signal.
38K generated in response to Hz stereo pilot signal
A decoder circuit (31) that separates left and right stereo signals (L and R) using a Hz switching signal, and a lamp driver circuit w!1 (3) that drives a stereo pilot lamp (32) depending on the presence or absence of the stereo composite signal.
3) A phase comparator (34) and low-pass filter (35) that synchronizes the internal oscillator circuit with the stereo pilot signal.
, a voltage controlled oscillation circuit (36), a frequency divider (37), etc. Since this circuit uses the switching operation of a transistor to generate the 38 KHz switching signal, switching noise is likely to be generated along with the operation. For example, II constituting the frequency divider (37)
L (Integrated Injection Lo
gic) works like this. Therefore, if possible, it is a circuit that should be separated from the FM front end circuit (1) and the FM-IF amplifier circuit (4). This circuit consists of approximately 390 circuit elements in total and therefore requires four mats (18).
ノイズキャンセル回路（５）は、前記コンポジット信号
を遅延させる遅延回路、コンポジット信号中に含まれる
パルス雑音を検出してゲート遮断の為の制御信号を発生
させるゲート制御回路及びゲート制御回路により開閉制
御されるゲート等から成り、前記コンポジット信号中に
パルス雑音が重畳した際これを除去する機能を有する。The noise canceling circuit (5) is controlled to open and close by a delay circuit that delays the composite signal, a gate control circuit that detects pulse noise contained in the composite signal and generates a control signal for gate cutoff, and a gate control circuit. It has a function of removing pulse noise when it is superimposed on the composite signal.
この回路は特に高周波信号を扱うものでもスイッチング
ノイズを発生させるものでは無く、約２７０素子で構成
するので３個のマット（１８）を要する。This circuit does not particularly handle high-frequency signals or generate switching noise, and is composed of approximately 270 elements, so three mats (18) are required.
ＡＭチューナ回路（７）は、高周波増幅回路（ＲＦ）、
局部発振回路（ＯＳＣ）、混合回路（ＭＩＸ）、自動利
得制御回路（ＡＧＣ）及び検波回路（ＤＥＴ）で構成し
、ＡＭ放送を受信してオーディオ（ＡＦ）信号を出力す
る機能を有する。The AM tuner circuit (7) includes a high frequency amplifier circuit (RF),
It consists of a local oscillation circuit (OSC), a mixing circuit (MIX), an automatic gain control circuit (AGC), and a detection circuit (DET), and has the function of receiving AM broadcasts and outputting audio (AF) signals.
般にＦＭ放送受信時とＡＭ放送受信時とは外部制御信号
によって完全に切換えるものであり且つ中間周波数で４
５０ ＫＨｚとＦＭ放送よりはかなり低周波であるので
、ＡＭチューナ回路（７）とＦＭフロントエンド回路（
１）やＦＭ・ＩＦ増幅回路（４）との信号干渉は無いと
考えて良い。この回路は約３５０個の素子を有するので
、４個のマット（１８）を要とする。In general, FM broadcast reception and AM broadcast reception are completely switched by an external control signal, and the intermediate frequency
Since the frequency is 50 KHz, which is considerably lower than FM broadcasting, the AM tuner circuit (7) and the FM front end circuit (
It can be assumed that there is no signal interference with 1) or the FM/IF amplifier circuit (4). Since this circuit has approximately 350 elements, four mats (18) are required.
そして、上記各回路ブロックを夫々が要とするマット（
１８）に納め且つ隣接して配置し、今度は各回路ブロッ
ク相互の干渉に鑑みて配置する。即ち、ＦＭフロントエ
ンド回路＜１）をマットに〜マツｌ−Ｍに、ＡＭチュー
ナ回路（７）をマットＡ〜マットＤに、ＦＭ−ＩＦ増幅
回路（４）をマットＥ〜マットＩに、ノイズキャンセル
回路＜５）をマットＮ−マットＰに、マルチプレクスデ
コーダ回路（６）をマットＱ〜マットＴに、そしてその
イ也（オプション）の回路をマットＪに夫々収納し、全
体を半導体チップ（１１〉の四角形状内に収まる様に配
置する。そして、各回路ブロック間の接続配線を処すこ
とによりＩＣ全体の機能構成を実現する。Then, mats (
18) and are placed adjacent to each other, and this time they are placed in consideration of mutual interference between each circuit block. That is, the FM front-end circuit (<1) is placed on mats to mats l-M, the AM tuner circuit (7) is placed on mats A to mats D, the FM-IF amplifier circuit (4) is placed on mats E to mats I, and the noise is The cancellation circuit (<5) is housed in mat N-mat P, the multiplex decoder circuit (6) is housed in mat Q-mat T, and the (optional) circuit is housed in mat J, and the whole is made up of a semiconductor chip ( 11> so as to fit within a rectangular shape.Then, the functional configuration of the entire IC is realized by processing connection wiring between each circuit block.
従って、各回路ブロックの配置は第１図の如くになる。Therefore, the arrangement of each circuit block is as shown in FIG.
即ち半導体チップ（１１）の隅部に１Ｍ７０２８１２１
回路（１）を、中央の分割領域（１２）を挾み１Ｍ７０
２８１２１回路（１）の反対側にＡＭチューナ回路（７
）を、区画ライン（１７）と平行の分割領域（１２ａ）
を挾み１Ｍ７０２８１２１回路（１）のもう１つの反対
側にノイズキャンセル回路（５）を、中央の分割領域（
１２）を挾み１Ｍ７０２８１２１回路（１）に対して半
導体チップ（１１）の対角線の位置にＦＭ−ＩＦ増幅回
路（４）を、１Ｍ７０２８１２１回路（１）に対してノ
イズキャンセル回路（５）を挾む位置にマルチプレクス
デコーダ回路（６）を各々配置する。That is, 1M7028121 at the corner of the semiconductor chip (11)
The circuit (1) is sandwiched between the central divided areas (12) and is 1M70.
There is an AM tuner circuit (7) on the opposite side of the 28121 circuit (1).
), the division area (12a) parallel to the division line (17)
Sandwich the 1M7028121 circuit (1) on the other side and the noise canceling circuit (5) on the other side, and the middle divided area (
12) and sandwich the FM-IF amplifier circuit (4) diagonally of the semiconductor chip (11) with respect to the 1M7028121 circuit (1), and the noise cancellation circuit (5) with respect to the 1M7028121 circuit (1). A multiplex decoder circuit (6) is placed at each position.
斯る構成によれば、１Ｍ７０２８１２１回路（１）を隅
部に配置してその周囲を回路干渉を生じることの無いＡ
Ｍチューナ回路（７）とノイズキャンセル回路（５）と
で囲むことができる他、最も離間したい１Ｍ７０２８１
２１回路（１）とＦＭ・ＩＦ増幅回路（４）との組み合
せを半導体チップ（１１）内において最大限に離設でき
、さらにスイッチングノイズ発生源であるマルチプレク
スデコーダ回路（６）も１Ｍ７０２８１２１回路（１）
から最大限に離して設けることができる。その為、１Ｍ
７０２８１２１回路（１）をＦＭ−ＩＦ増幅回路（４）
の干渉信号とマルチプレクス回路（６）のスイッチング
ノイズから最も遠ざけることができ、且つ全ての回路ブ
ロックを効率良く納めることができる。According to such a configuration, the 1M7028121 circuit (1) is placed in a corner and the surrounding area is surrounded by an A circuit that does not cause circuit interference.
In addition to being able to surround the M tuner circuit (7) and noise canceling circuit (5), the 1M70281 that you want to separate most
The combination of the 21 circuit (1) and the FM/IF amplifier circuit (4) can be placed as far apart as possible within the semiconductor chip (11), and the multiplex decoder circuit (6), which is a source of switching noise, can also be separated from the 1M7028121 circuit ( 1)
It can be placed as far away as possible from the Therefore, 1M
7028121 circuit (1) to FM-IF amplifier circuit (4)
can be kept farthest from interference signals of the multiplex circuit (6) and switching noise of the multiplex circuit (6), and all circuit blocks can be efficiently housed.
先にも述べた様に、１Ｍ７０２８１２１回路（１）その
中でも局部発振回路（２）は最も注意すべき回路である
。また、ＦＭフロントエンド回ｆｆｉ＜１）は局部発振
回路（２）と混合回路（３）が主体となる他に、混合回
路（３）のＩＦ出力信号を増幅してＦＭ・ＩＦ増幅回路
り４）へ出力する為の増幅回路（ＩＦ−Ａｍｐ）や、受
信信号レベルを自動的にコントロールする為の自動利得
制御回路（ＡＧＣ）等、前記主体となる回路に付随する
その他の回路が組み込まれることが多い。その為、１Ｍ
７０２８１２１回路＜１）には様々な干渉防止手段を処
す。As mentioned earlier, among the 1M7028121 circuits (1), the local oscillation circuit (2) is the circuit that requires the most attention. In addition to the local oscillation circuit (2) and the mixing circuit (3), the FM front end circuit (ffi<1) mainly consists of the local oscillation circuit (2) and the mixing circuit (3). ) and other circuits associated with the main circuit, such as an amplifier circuit (IF-Amp) for outputting to the main circuit and an automatic gain control circuit (AGC) for automatically controlling the received signal level. There are many. Therefore, 1M
The 7028121 circuit <1) is subjected to various interference prevention measures.
第１に、１Ｍ７０２８１２１回路（１）全体を接地電位
を印加したシールド電極（２１）で覆うことにより、局
部発振回路（２）からの不要輻射を防止し且つ１Ｍ７０
２８１２１回路（１）への干渉信号を遮へいする。その
際、グランドライン（１３）と電源ライン（１４）を第
１層目配線層で、シールド電極（２１）を第２層目配線
層で夫々行なおうとすると、区画ライン（１７）がある
為、１Ｍ７０２８１２１回路（１）内のマット（１８）
間の接続配線は設計自由度が厳しい。そこで、１Ｍ７０
２８１２１回路（１）は区画ライン（１７）を除去する
ことにより、全体を２層配線構造で済ませる。但し、全
体の占有面積は変えない。First, by covering the entire 1M7028121 circuit (1) with a shield electrode (21) to which a ground potential is applied, unnecessary radiation from the local oscillation circuit (2) is prevented and the 1M70
Shields interference signals to the 28121 circuit (1). At that time, if you try to connect the ground line (13) and power line (14) to the first wiring layer and the shield electrode (21) to the second wiring layer, there will be a dividing line (17). , 1M7028121 mat (18) in circuit (1)
The degree of freedom in designing the connection wiring between the two is limited. Therefore, 1M70
The 28121 circuit (1) has a two-layer wiring structure as a whole by removing the partition line (17). However, the overall occupied area remains unchanged.
第２に、局部発振回路（２）部分は専用のシール＝２０
ド電極（２１）を設けることにより、シールド電極（２
１）を介しての信号干渉を防止する。Second, the local oscillator circuit (2) part is provided with a dedicated shield electrode (21).
1) Preventing signal interference via.
第３に、局部発振回路（２）は専用のグランド電極パッ
ド（１９ａ）を設けることにより、配線が共通インピー
ダンスを持つことによる相互干渉を防止する。Thirdly, the local oscillation circuit (2) is provided with a dedicated ground electrode pad (19a) to prevent mutual interference caused by wiring having a common impedance.
第４に、局部発振回路（２）を最も隅へ配置することに
より、局部発振回路（２）への干渉を最小限に抑える。Fourth, by arranging the local oscillation circuit (2) at the farthest corner, interference with the local oscillation circuit (2) is minimized.
第５に、基板へのリーク電流を吸出す吸出し電極を設け
ることにより、リーク電流による相互干渉を防止する。Fifth, by providing a suction electrode that sucks out leakage current to the substrate, mutual interference due to leakage current is prevented.
第６に、１Ｍ７０２８１２１回路（１）をダミーアイラ
ンドで囲むことにより、リーク電流の侵入を抑制する。Sixth, by surrounding the 1M7028121 circuit (1) with a dummy island, intrusion of leakage current is suppressed.
以上の手段を処した１Ｍ７０２８１２１回路（１）部分
の断面図を第４図に示す。FIG. 4 shows a cross-sectional view of the 1M7028121 circuit (1) portion subjected to the above measures.
第４図において、（４１）はＰ型半導体基板、（４２）
はＮ型エピタキシャル層、（４３）はＮ＋型型埋領領域
（４４）は基板（４１）に接続するＰ＋型分離領域、り
４５）は素子形成用のアイランド、（４６）はダミーア
イランド、（４７）（４８）は回路素子形成用のＰまた
はＮ型拡散領域、（４９）はエピタキシャル層（４２）
を覆う酸化膜、（５０〉は第１層目配線層による素子間
接続配線、（１３）はグランドライン、（５１）は吸出
し電極、（５２）は層間絶縁膜、（２１）は第２層目配
線によるシールド電極である。シールド電極（２１）は
第１層目配線層によるグランドライン（１３）により接
地電位ＧＮＤが与えられ、局部発振回路（２）とその他
のいくつかで複数に分割されている。吸出し電極（５１
）はリーク発生源と思われる素子の即近等に設け、分離
領域（４４）とオーミックコンタクトしてリーク電流を
吸出すと共にグランドライン（１３〉に接続される。ま
た、スルーホールを介してシールド電極（２１）に接続
し、シールド電極（２１）を介してリーク電流をグラン
ドライン（１３）に吸出す。ダミーアイランド（４６）
は電源電位ＶＣＣが与えられるかまたは何の電位も印加
しないフローティングとし、ＦＭフロントエンド回路（
１）全体を囲む他、局部発振回路（２）だけを囲む様に
も形成する。In FIG. 4, (41) is a P-type semiconductor substrate, (42)
(43) is an N+ type buried region (44) is a P+ type isolation region connected to the substrate (41), (45) is an island for element formation, (46) is a dummy island, 47) (48) is a P or N type diffusion region for forming circuit elements, (49) is an epitaxial layer (42)
(50) is the inter-element connection wiring by the first wiring layer, (13) is the ground line, (51) is the extraction electrode, (52) is the interlayer insulating film, (21) is the second layer The shield electrode (21) is provided with a ground potential GND by the ground line (13) formed by the first wiring layer, and is divided into a plurality of parts by the local oscillation circuit (2) and several others. Suction electrode (51
) is provided in the immediate vicinity of the element that is thought to be the source of leakage, makes ohmic contact with the isolation region (44) to suck out the leakage current, and is connected to the ground line (13>). Connect to the electrode (21) and suck out leakage current to the ground line (13) via the shield electrode (21).Dummy island (46)
is supplied with the power supply potential VCC or is floating with no potential applied, and the FM front end circuit (
1) In addition to surrounding the entire local oscillation circuit (2), it is also formed to surround only the local oscillation circuit (2).
この様にＦＭフロントエンド回路（１）に多数の干渉対
策を処す他、分割領域（１２）を利用しての干渉対策も
可能である。第５図は分割領域（１２）の占有面積を利
用しこのラインに沿って多数本のダミーアイランド（５
３）を形成したものである。このダミーアイランド（５
３）はＦＭフロントエンド回路（１）を囲む及び局部発
振回路（２）を囲むダミーアイランド（２６〉と同等の
ものであり、中央の分割領域（１２）と区画ライン（■
）に平行の分割領域（１２ａ）全てに配設する。この様
にすれば、ダミーアイランド（５３）のＮ型層による抵
抗成分が介在する他、ＰＮ接合の電位障壁が前記抵抗成
分を増大させるので、距離的に離間した以上に各回路ブ
ロック間の干渉を抑制できる。In addition to applying a large number of interference countermeasures to the FM front end circuit (1) in this way, it is also possible to take interference countermeasures using the divided areas (12). Figure 5 shows a large number of dummy islands (5
3). This dummy island (5
3) is equivalent to the dummy island (26) surrounding the FM front-end circuit (1) and the local oscillation circuit (2), and the center dividing area (12) and the dividing line (■
) is arranged in all the divided areas (12a) parallel to. In this way, in addition to the resistance component caused by the N-type layer of the dummy island (53), the potential barrier of the PN junction increases the resistance component, so there is more interference between the circuit blocks than if they were separated by distance. can be suppressed.
第６図は上記ＦＭフロントエンド回路（１）をも内蔵し
たＩＣを用いて構成したＦＭ／ＡＭ受信機である。同図
において、（５４）は受信する周波数を選択し同調した
ＲＦ倍信号ＦＭフロントエンド回路（１）の混合回路（
３）またはＡＭチューナ回路（７）の混合回路へ出力す
る同調回路、（５５）（５６）は表面弾性波フィルタ（
５７）から成り、混合回路（３）の出力信号からＦＭ−
ＩＦ倍信号けを取出す第１．第２フィルタ回路、（５８
）はＦＭ・局部発振回路（２）の発振周波数を決定する
局部発振回路（２）の受動回路素子、（５９）はマルチ
プレクスデコーダ回路（６）の電圧制御発振回路（ＶＣ
Ｏ）の発振周波数を決定する水晶振動子、（６０〉はＡ
Ｍ−ＩＦ倍信号けを通過させるフィルタ回路、（６１）
はＡＭチューナ回路（７〉の局部発振回路の受動回路素
子、（６２）はＬ及びＲチャンネルの出力端子である。FIG. 6 shows an FM/AM receiver constructed using an IC that also incorporates the FM front end circuit (1). In the same figure, (54) is a mixing circuit (
3) or a tuning circuit that outputs to the mixing circuit of the AM tuner circuit (7), (55) and (56) are surface acoustic wave filters (
57) from the output signal of the mixing circuit (3) to the FM-
The first step is to extract the IF multiplied signal. second filter circuit, (58
) is the passive circuit element of the local oscillation circuit (2) that determines the oscillation frequency of the FM/local oscillation circuit (2), and (59) is the voltage controlled oscillation circuit (VC) of the multiplex decoder circuit (6).
A crystal oscillator that determines the oscillation frequency of O), (60> is A
Filter circuit for passing M-IF multiplied signal (61)
is the passive circuit element of the local oscillation circuit of the AM tuner circuit (7>), and (62) is the output terminal of the L and R channels.
この他、素子定数的に集積化が困難な値を持つコンデン
サや抵抗が外付けされて全体の回路が実現する。In addition, capacitors and resistors whose element constants are difficult to integrate are externally attached to realize the entire circuit.
上記構成によれば、基本的に集積化困難な大容量値のコ
ンデンサ、抵抗、バリスタ等の受動回路素子を外付けす
る他、同調回路（」）だけを外付けするだけでＦＭ／Ａ
Ｍチューナが実現できるので、部品点数を減少すること
により安価なチューナを構成できる。According to the above configuration, FM/A
Since an M tuner can be realized, an inexpensive tuner can be constructed by reducing the number of parts.
（ト）発明の効果
以上説明した如く、本発明によれば、互いに回路干渉を
生じ易い回路ブロックを最大限に離間すると共に全ての
回路ブロックを効率的に収納することができ、回路干渉
を最小限に抑えることによりＦＭフロントエンド回路（
１）をも内蔵したＩＣを提供できる利点を有する。(G) Effects of the Invention As explained above, according to the present invention, it is possible to maximize the distance between circuit blocks that tend to cause circuit interference with each other, and to efficiently store all the circuit blocks, thereby minimizing circuit interference. By suppressing the FM front end circuit (
It has the advantage of being able to provide an IC that also incorporates 1).
また、マット（１８）を基本としマット（１８）を組み
合せることでＩＣ全体のレイアウトを行うので、各回路
ブロック毎または各マット（１８）毎の並行設計が可能
となりパターン設計期間の大幅な短縮が図れる。また、
回路変更も回路ブロック毎またはマット（１８〉毎に行
えるので、ＩＣ全体の設計変更は不要であり、変更部分
以外は前機種の信頼性を保ったまま流用できる。その為
、上記ＦＭフロントエンド回路（１）内蔵ＩＣを短期間
で設計できる利点を有する。In addition, since the entire IC is laid out based on the mat (18) and combined with mats (18), parallel design for each circuit block or each mat (18) is possible, significantly shortening the pattern design period. can be achieved. Also,
Since circuit changes can be made for each circuit block or mat (18), there is no need to change the design of the entire IC, and the parts other than the changed parts can be used while maintaining the reliability of the previous model.Therefore, the above FM front end circuit (1) It has the advantage that a built-in IC can be designed in a short period of time.
さらに、分割領域（１２）を利用することで、相互干渉
を最小限に抑えることができる利点をも有する。Furthermore, the use of the divided regions (12) has the advantage that mutual interference can be minimized.
そして、上記ＩＣはＦＭフロントエンド回路（１）の能
動回路素子をも収納できるので、外付部品が少なくて済
み、従って安価で高性能のＦＭ／ＡＭラジオ受信機を構
成できる利点を有する。Since the above-mentioned IC can also house the active circuit elements of the FM front end circuit (1), it has the advantage of requiring fewer external parts, and therefore making it possible to construct an inexpensive and high-performance FM/AM radio receiver.
第１図及び第２図は本発明を説明する為の平面図、第３
図はマルチプレクスデコーダ回路（６）を示す回路図、
第４図はＦＭフロントエンド回路（１）部分の要部断面
図、第５図は本発明を説明する為の平面図、第６図は本
発明のラジオ受信機を示す回路図、第７図はＦＭ／ＡＭ
チューナ回路を示す回路図である。
（１〉はＦＭフロントエンド回路、 （２）は局部発振
回路、 （４）はＦＭ・ＩＦ増幅回路、 （５）はノイ
ズキャンセル回路、（６）はマルチプレクスデコーダ回
路、 （７）はＡＭチューナ回路、 （１２〉（１２ａ
）は分割領域、（１３）はグランドライン、（１７）は
区画ライン、 （１８）はマット、 （１９）はグ
ランド電極パッド、 （５４）は同調回路である。Figures 1 and 2 are plan views for explaining the present invention, and Figure 3 is a plan view for explaining the present invention.
The figure is a circuit diagram showing a multiplex decoder circuit (6),
FIG. 4 is a sectional view of the main part of the FM front end circuit (1), FIG. 5 is a plan view for explaining the present invention, FIG. 6 is a circuit diagram showing the radio receiver of the present invention, and FIG. 7 is FM/AM
FIG. 2 is a circuit diagram showing a tuner circuit. (1> is FM front end circuit, (2) is local oscillation circuit, (4) is FM/IF amplifier circuit, (5) is noise cancellation circuit, (6) is multiplex decoder circuit, (7) is AM tuner circuit, (12>(12a
) is a divided area, (13) is a ground line, (17) is a division line, (18) is a mat, (19) is a ground electrode pad, and (54) is a tuning circuit.
Claims (4)
とを混合してＲＦ信号からＩＦ信号へ周波数変換するＦ
Ｍフロントエンド回路ブロックと、前記ＩＦ信号を増幅
・振幅制限してステレオコンポジット信号に復調するＦ
Ｍ・ＩＦ増幅回路ブロックと、前記ステレオコンポジッ
ト信号からＬチャンネル、Ｒチャンネルの左右ステレオ
信号を発生させるマルチプレクスデコーダ回路ブロック
と、ＡＭ放送を受信しオーディオ信号を出力するＡＭチ
ューナ回路ブロックと、前記ＦＭフロントエンド回路ま
たはＦＭ・ＩＦ増幅回路とは信号周波数の大きく異なる
回路ブロックとを備え、前記ＦＭフロントエンド回路ブ
ロックを半導体チップ隅部の矩形領域へ配置し、前記矩
形領域の１辺に夫々接して前記ＦＭフロントエンド回路
を取り囲むように前記ＡＭチューナ回路ブロックと前記
信号干渉を生じにくい回路ブロックを配置し、前記ＡＭ
チューナ回路ブロックの１辺と前記信号周波数の大きく
異なる回路ブロックの１辺に接して前記ＦＭフロントエ
ンド回路ブロックの対角線上に位置するように前記ＦＭ
・ＩＦ増幅回路ブロックを配置し、前記ＡＭチューナ回
路ブロックまたは前記信号周波数の大きく異なる回路ブ
ロックのどちらか一方を挾んで前記ＦＭフロントエンド
回路ブロックと対向する位置に前記マルチプレクス回路
ブロックを配置したことを特徴とするＦＭ／ＡＭチュー
ナ用半導体集積回路。(1) F that mixes the received frequency signal and the oscillation frequency signal of the local oscillation circuit and converts the frequency from an RF signal to an IF signal
M front-end circuit block, and F which amplifies and limits the amplitude of the IF signal and demodulates it into a stereo composite signal.
an M/IF amplifier circuit block, a multiplex decoder circuit block that generates left and right stereo signals of L channel and R channel from the stereo composite signal, an AM tuner circuit block that receives AM broadcasting and outputs an audio signal, and the FM The front-end circuit or the FM/IF amplifier circuit includes a circuit block whose signal frequency is significantly different from that of the front-end circuit or the FM/IF amplifier circuit, and the FM front-end circuit block is arranged in a rectangular area at the corner of the semiconductor chip, and each block is in contact with one side of the rectangular area. The AM tuner circuit block and the circuit block that does not easily cause signal interference are arranged to surround the FM front end circuit,
The FM front-end circuit block is located on a diagonal line of the FM front-end circuit block, in contact with one side of the tuner circuit block and one side of the circuit block whose signal frequencies are significantly different from each other.
- An IF amplifier circuit block is arranged, and the multiplex circuit block is arranged at a position facing the FM front-end circuit block, sandwiching either the AM tuner circuit block or the circuit block having a significantly different signal frequency. A semiconductor integrated circuit for an FM/AM tuner.
域により前記半導体チップを第１と第２の領域に分割し
、前記分割領域とは直交する方向に電源ラインとグラン
ドラインをペアで延在させた区画ラインを複数本並設す
ることにより前記第１と第２の領域を実質的に同一サイ
ズの複数個の領域に分割して夫々の領域をマットとし、 局部発振回路と混合回路を含みＲＦ信号をＩＦ信号へ周
波数変換するＦＭフロントエンド回路ブロックと、前記
ＩＦ信号を増幅・振幅制限ステレオコンポジット信号に
復調するＦＭ・ＩＦ増幅回路ブロックと、前記ステレオ
コンポジット信号からＬチャンネル、Ｒチャンネルの左
右ステレオ信号を発生させるマルチプレクス回路ブロッ
クと、ＡＭ放送を選局しＡＦ信号を出力するＡＭチュー
ナ回路ブロックと、前記ＦＭフロントエンド回路または
ＦＭ・ＩＦ増幅回路とは信号周波数の大きく異なる回路
ブロックとを夫々整数個のマットに納めると共に、 前記ＦＭフロントエンド回路ブロックを前記半導体チッ
プの隅部へ配置し、夫々が前記ＦＭフロントエンド回路
ブロックの１辺と夫々接して前記ＦＭフロントエンド回
路を取り囲むように前記ＡＭチューナ回路ブロックと前
記信号周波数の大きく異なる回路ブロックを配置し、前
記ＡＭチューナ回路ブロックと前記信号周波数の大きく
異なる回路ブロックの１辺に接して前記ＦＭフロントエ
ンド回路ブロックの対角線上に位置するように前記ＦＭ
・ＩＦ増幅回路ブロックを配置し、前記ＡＭチューナ回
路ブロックまたは前記信号周波数の大きく異なる回路ブ
ロックのどちらか一方を挾んで前記フロントエンド回路
ブロックと対向する位置に前記マルチプレクス回路ブロ
ックを配置したことを特徴とするＦＭ／ＡＭチューナ用
半導体集積回路。(2) The semiconductor chip is divided into first and second regions by a dividing region extending in a substantially straight line through the center of the semiconductor chip, and a power supply line and a ground line are extended in pairs in a direction perpendicular to the dividing region. The first and second regions are divided into a plurality of regions of substantially the same size by arranging a plurality of dividing lines parallel to each other, and each region is made into a mat, and a local oscillation circuit and a mixing circuit are connected to each other. an FM front-end circuit block that converts the frequency of the included RF signal into an IF signal, an FM/IF amplification circuit block that amplifies and demodulates the IF signal into an amplitude-limited stereo composite signal, and converts the stereo composite signal into an L channel and an R channel. A multiplex circuit block that generates left and right stereo signals, an AM tuner circuit block that selects AM broadcasting and outputs an AF signal, and a circuit block that has a significantly different signal frequency from the FM front end circuit or FM/IF amplifier circuit. are housed in an integral number of mats, and the FM front-end circuit blocks are arranged at corners of the semiconductor chip so that each block contacts one side of the FM front-end circuit block and surrounds the FM front-end circuit. A circuit block having a significantly different signal frequency from the AM tuner circuit block is placed in the circuit block, and is located on a diagonal line of the FM front end circuit block in contact with one side of the circuit block having a significantly different signal frequency from the AM tuner circuit block. FM
・An IF amplifier circuit block is arranged, and the multiplex circuit block is arranged at a position facing the front end circuit block, sandwiching either the AM tuner circuit block or the circuit block with significantly different signal frequencies. Features: Semiconductor integrated circuit for FM/AM tuner.
ル回路であることを特徴とする請求項第１項または第２
項に記載のＦＭ／ＡＭチューナ用半導体集積回路。(3) Claim 1 or 2, characterized in that the signal having a significantly different frequency is a noise canceling circuit.
A semiconductor integrated circuit for an FM/AM tuner as described in 2.
ューナ用半導体集積回路に外付部品を付加したことを特
徴とするラジオ受信機。(4) A radio receiver characterized in that an external component is added to the semiconductor integrated circuit for an FM/AM tuner according to claim 1 or 2.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173010A JPH0666415B2 (en) | 1988-07-12 | 1988-07-12 | Semiconductor integrated circuit for FM / AM tuner |
| EP89111233A EP0347853B1 (en) | 1988-06-21 | 1989-06-20 | Semiconductor integrated circuit |
| DE68929148T DE68929148T2 (en) | 1988-06-21 | 1989-06-20 | Integrated semiconductor circuit |
| US07/675,031 US5155570A (en) | 1988-06-21 | 1991-01-25 | Semiconductor integrated circuit having a pattern layout applicable to various custom ICs |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173010A JPH0666415B2 (en) | 1988-07-12 | 1988-07-12 | Semiconductor integrated circuit for FM / AM tuner |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0223636A true JPH0223636A (en) | 1990-01-25 |
| JPH0666415B2 JPH0666415B2 (en) | 1994-08-24 |
Family
ID=15952525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63173010A Expired - Lifetime JPH0666415B2 (en) | 1988-06-21 | 1988-07-12 | Semiconductor integrated circuit for FM / AM tuner |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666415B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60183453U (en) * | 1984-05-14 | 1985-12-05 | オムロン株式会社 | Integrated circuit device for optical transmission |
| JPS61292341A (en) * | 1985-06-20 | 1986-12-23 | Toshiba Corp | Semiconductor integrated circuit |
| JPS62293660A (en) * | 1986-06-13 | 1987-12-21 | Hitachi Ltd | Semiconductor integrated circuit device |
-
1988
- 1988-07-12 JP JP63173010A patent/JPH0666415B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60183453U (en) * | 1984-05-14 | 1985-12-05 | オムロン株式会社 | Integrated circuit device for optical transmission |
| JPS61292341A (en) * | 1985-06-20 | 1986-12-23 | Toshiba Corp | Semiconductor integrated circuit |
| JPS62293660A (en) * | 1986-06-13 | 1987-12-21 | Hitachi Ltd | Semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666415B2 (en) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5050238A (en) | Shielded front end receiver circuit with IF amplifier on an IC | |
| US4628343A (en) | Semiconductor integrated circuit device free from mutual interference between circuit blocks formed therein | |
| US20020079958A1 (en) | Signal processing semiconductor integrated circuit device | |
| EP0354512B1 (en) | Semiconductor integrated circuit | |
| JP2004179255A (en) | Semiconductor integrated circuit | |
| JPH0223636A (en) | Semiconductor integrated circuit for fm/am tuner and broadcasting radio receiver using same | |
| JP2002135669A (en) | Digital broadcasting reception tuner | |
| JPH0223635A (en) | Semiconductor integrated circuit and broadcasting radio receiver using same | |
| JPH0223634A (en) | Semiconductor integrated circuit and broadcasting radio receiver using same | |
| JPH023952A (en) | Semiconductor integrated circuit | |
| JPH0628288B2 (en) | Linear semiconductor integrated circuit | |
| EP0347853B1 (en) | Semiconductor integrated circuit | |
| JPH0223633A (en) | Semiconductor integrated circuit | |
| JPH0251253A (en) | Semiconductor integrated circuit | |
| JPH0691226B2 (en) | Semiconductor integrated circuit | |
| JPH0248846A (en) | Semiconductor integrated circuit | |
| JP2675338B2 (en) | Semiconductor integrated circuit | |
| JPH0251272A (en) | Semiconductor integrated circuit | |
| JPH0249462A (en) | Semiconductor integrated circuit | |
| JPH0628286B2 (en) | Linear semiconductor integrated circuit | |
| JPH0639454Y2 (en) | Semiconductor integrated circuit | |
| JPH0648708B2 (en) | Semiconductor integrated circuit | |
| KR930004982B1 (en) | Semiconductor integrated circuit | |
| JPH0316163A (en) | Semiconductor integrated circuit | |
| JPH0719843B2 (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070824 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |