JPH02234532A - Information transmitter - Google Patents
Information transmitterInfo
- Publication number
- JPH02234532A JPH02234532A JP1055710A JP5571089A JPH02234532A JP H02234532 A JPH02234532 A JP H02234532A JP 1055710 A JP1055710 A JP 1055710A JP 5571089 A JP5571089 A JP 5571089A JP H02234532 A JPH02234532 A JP H02234532A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- value
- tank circuit
- circuit
- preamble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 claims abstract description 31
- 230000005540 biological transmission Effects 0.000 claims description 33
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 7
- 230000010363 phase shift Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル信号の伝送に利用する。特に、一つ
の主装置と複数の従装置とがポイント・マルチポイント
接続された情報伝送装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention is used in the transmission of digital signals. In particular, it relates to an information transmission device in which one main device and a plurality of slave devices are point-multipoint connected.
さらに詳しくは、主装置にあけるタイミング抽出に関す
る。More specifically, it relates to timing extraction for the main device.
本発明は、複数の従装置からそれぞれ到来するバースト
信号からそれぞれタイミングを抽出するために主装置に
タンク回路を備えた情報伝送装置において、タンク回路
のＱ値を切り換えることにより、高速の同期引き込みを
可能とし、かつ同一信号レベルの符号が連続した場合で
もタイミングを維持できるようにするものである。The present invention provides high-speed synchronization pull-in by switching the Q value of the tank circuit in an information transmission device including a tank circuit in the main device for extracting timing from burst signals arriving from a plurality of slave devices. This makes it possible to maintain timing even when codes of the same signal level are consecutive.
第８図はポイント・マルチポイント接続された情報伝送
装置の一例を示すブロック構成図である。FIG. 8 is a block diagram showing an example of an information transmission device with point/multipoint connections.
この装置は、一つの主装置２と複数の従装置３とが、共
通の伝送路、すなわち上り伝送路１−１および下り伝送
路１−２を介して相互に接続される。In this device, one main device 2 and a plurality of slave devices 3 are interconnected via a common transmission path, that is, an uplink transmission path 1-1 and a downlink transmission path 1-2.
従装置３から主装置２への情報伝送は、時分割多重によ
り行われる。このとき、伝送距離の差により主装置２に
到達する信号の位相差が生じるため、そのままでは、複
数チャネルの信号が重なり合って信号識別誤りが生じる
。Information transmission from the slave device 3 to the main device 2 is performed by time division multiplexing. At this time, a phase difference occurs in the signals reaching the main device 2 due to the difference in transmission distance, so if left as is, the signals of the plurality of channels will overlap and a signal identification error will occur.
これを避けるためのひとつの方法として、従来から、通
信を開始する前に従装置３の信号送信タイミングを調整
することが行われている。この調整によって位相誤差を
１ビットより十分に小さくできれば問題はないが、その
ためには、配線長を規定するか、あるいは伝送速度の数
倍のクロックを用いて位相調整を行う必要がある。しか
し、伝送速度が高速になるにつれて、配線長の温度変化
の問題や、非常に高速のクロックを必要とする欠点があ
った。One method to avoid this has conventionally been to adjust the signal transmission timing of the slave device 3 before starting communication. There is no problem if the phase error can be made sufficiently smaller than 1 bit through this adjustment, but to do so, it is necessary to specify the wiring length or to perform phase adjustment using a clock several times the transmission speed. However, as transmission speeds have increased, there have been problems with temperature changes in wiring length and the need for extremely high-speed clocks.
また、別の方法として、主装置２でタイミングを引き込
む方法が知られている。この方法は、伝送速度と同じク
ロックを使用して、１ビット以下の位相差で位相調整が
可能である。Furthermore, as another method, a method is known in which the main device 2 pulls in the timing. This method allows phase adjustment with a phase difference of 1 bit or less using the same clock as the transmission speed.
第９図は主装置２でタイミングを引き込む場合の受信部
の構成を示す。FIG. 9 shows the configuration of the receiving section when the main device 2 retrieves the timing.
主装置２の受信部には、タイミング抽出回路２４、識別
器２２右よびデリミタ検出器２３が設けられる。The receiving section of the main device 2 is provided with a timing extraction circuit 24, a discriminator 22 right side, and a delimiter detector 23.
従装置３から到来する信号は、同期合わせのためのプリ
アンプルと情報信号とを含むバースト信号であり、この
信号が識別器２２とタイミング抽出回路２４とに供給さ
れる。タイミング抽出回路２４は、プリアンプルからタ
イミングを抽出し、これに同期したクロックを出力する
。識別器２２は、このクロックを用いて、情報信号から
データを再生して出力する。デリミタ検出器２３は、プ
リアンブルと情報信号との境界を検出する。The signal coming from the slave device 3 is a burst signal including a preamble for synchronization and an information signal, and this signal is supplied to the discriminator 22 and the timing extraction circuit 24. The timing extraction circuit 24 extracts timing from the preamble and outputs a clock synchronized with this. The discriminator 22 uses this clock to reproduce and output data from the information signal. Delimiter detector 23 detects the boundary between the preamble and the information signal.
プリアンブルの長さは、タイミング抽出回路２４による
引き込み速度と関係がある。このため、伝送速度の上昇
を抑えるには、タイミング抽出回路２４の引き込み速度
を高速にして、プリアンプル長を短くすることが望まし
い。The length of the preamble is related to the pull-in speed by the timing extraction circuit 24. Therefore, in order to suppress the increase in transmission speed, it is desirable to increase the pull-in speed of the timing extraction circuit 24 and shorten the preamble length.
高速にタイミングを引き込むには、タイミング，抽出回
路２４としてタンク回路を用いる方法と、位相同期ルー
プを用いる方法とがある。位相同期ループは帰還ループ
があるため高速制御が困難であり、高速でタイミング抽
出を行う場合にはタンク回路が有利である。There are two ways to draw in timing at high speed: a method using a tank circuit as the timing/extraction circuit 24, and a method using a phase locked loop. Since phase-locked loops include feedback loops, high-speed control is difficult, and tank circuits are advantageous when performing high-speed timing extraction.
第１０図はタイミング抽出回路として用いられるタンク
回路の一例を示す。FIG. 10 shows an example of a tank circuit used as a timing extraction circuit.
このタンク回路は、コイル２０２、コンデンサ２０３お
よび抵抗２０４により構成される。このタンク回路のＱ
値は、入力信号源の等価抵抗２０１、抵抗２０４の抵抗
値をそれぞれｒｔ −ｉ ｒ２ 、コイル２０２のイン
ダクタンスをし、コンデンサ２０３の蓉量をＣとして、
Ｑ＝ω・Ｃ−ｒ１・ｒ２／（ｒ１＋ｒ，》＝ ｒ＋−ｒ
２／ωＬ （ｒ，＋ ｒ．）・−・・ ・・（１）
で表される。また、その共振周波数ｆは、ｆ＝１／２π
−，／Ｔでー ・・・一・−（２）で表される
。タンク回路により高速にタイミングを引き込むには、
そのＱ値を小さくすればよい。This tank circuit is composed of a coil 202, a capacitor 203, and a resistor 204. Q of this tank circuit
The value is as follows: Q=ω・C−r1・r2/( r1+r, >>= r+-r
2/ωL (r, + r.)・−・・・(1) It is expressed as follows. Moreover, the resonant frequency f is f=1/2π
−, /T de − ... is expressed as 1・−(2). To pull in timing faster with a tank circuit,
What is necessary is to reduce the Q value.
このようなタンク回路を用いた例として、「高速パスイ
ンタフエイスにおけるタイミング抽出回路の一検討」、
昭和６２年度日本電子情報通信学会情報・システム部閂
全国大会の予稿集、論文番号２−５ には、Ｑ値を６０
とし、４バイトでタイミングを引き込む例が示されてい
る。Examples of using such tank circuits include ``A Study of Timing Extraction Circuits in High-Speed Path Interfaces'';
Proceedings of the 1985 Japan Institute of Electronics, Information and Communication Engineers, Information and Systems Division, National Conference, Paper No. 2-5 has a Q value of 60.
An example is shown in which the timing is pulled in with 4 bytes.
しかし、タンク回路のＱ値を小さくすると、引き込んだ
タイミング成分の維持能力が低く、伝送路符号としてＮ
ＲＺ符号や、ｎがある程度大きなｎＢ （ｎ＋１）Ｂ符
号のような冗長性の小さな符号を用いる場合には、同符
号が連続した場合にクロックを維持できない欠点があっ
た。However, if the Q value of the tank circuit is made small, the ability to maintain the drawn-in timing component will be low, and the transmission path code will be N
When using a code with low redundancy such as an RZ code or an nB (n+1)B code where n is large to some extent, there is a drawback that a clock cannot be maintained when the same code continues.
例えば上述した論文の例では、伝送路符号としてＣＭＩ
符号を用い、同一信号レベルの符号が連続した場合のタ
イミング抽出の問題を解決している。しかし、数ビット
以上にわたり同一信号レベルの符号が連続して生じるよ
うな符号を使用した場合には、タイミングを維持できず
、識別誤りが生じる欠点があった。また、ＣＭＩ符号を
用いる場合には、伝送速度が情報速度の二倍になる欠点
があった。For example, in the paper mentioned above, CMI is used as the transmission path code.
Using codes, the problem of timing extraction when codes with the same signal level are consecutive is solved. However, when a code in which codes of the same signal level occur continuously over several bits or more is used, timing cannot be maintained and identification errors occur. Furthermore, when using CMI codes, there is a drawback that the transmission rate is twice the information rate.
本発明は、以上の問題点を解決し、ポイント・マルチポ
イント接続された情報伝送装置における主装置のタイミ
ング抽出回路を改善し、高速にタイミングを引き込むこ
とができ、しかも長時間にわたりタイミングを維持でき
るようにすることを目的とする。The present invention solves the above problems, improves the timing extraction circuit of the main device in point/multipoint connected information transmission equipment, allows timing to be retrieved at high speed, and maintains timing for a long period of time. The purpose is to do so.
本発明の情報伝送装置は、主装置のタイミング抽出回路
がＱ値を少なくとも二つの値に切り換え可能なタンク回
路を含み、プリアンプルの受信時にはこのタンク回路の
Ｑ値を小さい値に設定し、情報信号の受信時にはこのタ
ンク回路のＱ値を大きい値に設定する手段を備えたこと
を特徴とする。In the information transmission device of the present invention, the timing extraction circuit of the main device includes a tank circuit capable of switching the Q value to at least two values, and when receiving a preamble, sets the Q value of this tank circuit to a small value, and The present invention is characterized in that it includes means for setting the Q value of the tank circuit to a large value when receiving a signal.
プリアンプルの受信時にタンク回路のＱ値を小さくする
と、高速にタイミングを引き込むことができる。また、
情報信号の受信時にＱ値を大きくすると、冗長度の小さ
い符号が人力された場合でも、プリアンブル受信時に引
き込まれたタイミングを長い時間にわたり維持できる。By reducing the Q value of the tank circuit when receiving the preamble, the timing can be retrieved quickly. Also,
By increasing the Q value when receiving an information signal, even if a code with low redundancy is manually input, the timing set during preamble reception can be maintained for a long time.
Ｑ値の切り換えは、バースト信号中のプリアンブルと情
報信号との境界を示すデリミタを検出して行う。The Q value is switched by detecting a delimiter indicating the boundary between the preamble and the information signal in the burst signal.
第１図は本発明実施例情報伝送装置のブロック構成図を
示す。FIG. 1 shows a block diagram of an information transmission apparatus according to an embodiment of the present invention.
この装置は、共通の上り伝送路１−１および下り伝送路
１−２を介して接続された一つの主装置２および複数の
従装置３を備え、この複数の従装置３は、プリアンブル
および情報信号を含むバースト信号を主装置２に送出す
る手段をそれぞれ含み、主装置２は、受信したバースト
信号からタイミングを抽出するタイミング抽出回路２１
を含む。主装置２はさらに、情報信号の識別を行う識別
器２２を備える。This device includes one main device 2 and a plurality of slave devices 3 connected via a common uplink transmission path 1-1 and a common downlink transmission path 1-2. The main device 2 includes a timing extraction circuit 21 that extracts timing from the received burst signal.
including. The main device 2 further includes a discriminator 22 that discriminates information signals.
ここで本実施例の特徴とするところは、タイミング抽出
回路２１がＱ値を少なくとも二つの値に切り換え可能な
タンク回路を含み、プリアンプルの受信時にはこのタン
ク回路のＱ値を小さい値に設定し、情報信号の受信時に
はこのタンク回路のＱ値を大きい値に設定する手段とし
て、デリミタ検出器２３の出力がタイミング抽出回路２
１に接続されたことにある。Here, the feature of this embodiment is that the timing extraction circuit 21 includes a tank circuit that can switch the Q value between at least two values, and when receiving a preamble, sets the Q value of this tank circuit to a small value. , as a means for setting the Q value of this tank circuit to a large value when receiving an information signal, the output of the delimiter detector 23 is transmitted to the timing extraction circuit 2.
This is because it is connected to 1.
第２図はバースト信号のフォーマットを示す。FIG. 2 shows the format of the burst signal.
このバースト信号は、プリアンプルと、情報信号とを含
み、これらの信号の境界にデリミタが設けられる。This burst signal includes a preamble and an information signal, and a delimiter is provided at the boundary of these signals.
従装置３から送出されたバースト信号は、上り伝送路１
−１を介して、主装置２タイミング抽出回路２１と識別
器２２とに供給される。タイミング抽出回路２１は、バ
ースト信号に含まれるプリアンプルからタイミングを引
き込み、そのタイミングを維持しながら、情報信号に同
期したクロックを出力する。識別器２２は、このクロッ
クによりデータを識別する。デリミタ検出器２３は、プ
リアンプルと情報信号との境界を示すデリミタを検出し
、その検出出力により、タイミング抽出回路２１のＱ値
を切り換える。The burst signal sent from the slave device 3 is transmitted through the upstream transmission line 1.
-1, it is supplied to the main device 2 timing extraction circuit 21 and the discriminator 22. The timing extraction circuit 21 extracts the timing from the preamble included in the burst signal, and outputs a clock synchronized with the information signal while maintaining the timing. The identifier 22 identifies data using this clock. The delimiter detector 23 detects a delimiter indicating the boundary between the preamble and the information signal, and switches the Q value of the timing extraction circuit 21 based on the detected output.
第３図はタイミング識別回路２ｌの回路図を示す。FIG. 3 shows a circuit diagram of the timing identification circuit 2l.
この回路は、コイル２０２、コンデンサ２０３および抵
抗２０４に加えて、抵抗２０５およびスイッチ２０６を
備える。This circuit includes a resistor 205 and a switch 206 in addition to a coil 202, a capacitor 203, and a resistor 204.
タンク回路のＱ値を変化させるには、（１）式に示した
ように、合成抵抗値を変化させるか、またはＬＣの値を
一定に保ったままＬおよびＣの値を同時に変化させる。To change the Q value of the tank circuit, as shown in equation (1), either the combined resistance value is changed, or the values of L and C are changed simultaneously while keeping the value of LC constant.
後者の方法は実現上困難である。The latter method is difficult to implement.
そこで、この例では、抵抗２０５の接続または切り離し
によりＱ値を変化させ乙。Therefore, in this example, the Q value is changed by connecting or disconnecting the resistor 205.
プリアンプルの間はスイッチ２０６を閉じる。これによ
りタンク回路のＱ値が小さくなり、高速にタイミングを
引き込むことができる。この引き込みクロックによりデ
ータの識別を行い、デリミタが検出されたときにはスイ
ッチ２０６を開放する。Switch 206 is closed during the preamble. This reduces the Q value of the tank circuit, making it possible to pull in timing quickly. Data is identified using this pull-in clock, and when a delimiter is detected, the switch 206 is opened.
これによりタンク回路のＱ値が大きくなり、タイミング
を維持できる。This increases the Q value of the tank circuit and maintains timing.
第４図ないし第７図はタイミング抽出回路の特性を示す
。4 to 7 show the characteristics of the timing extraction circuit.
第４図（ａ）、（ｂ）および（Ｃ）は、タイミング抽出
回路のＱ値、入力信号および出力信号の時間的変化をそ
れぞれ示す。FIGS. 4(a), 4(b), and 4(C) show temporal changes in the Q value, input signal, and output signal of the timing extraction circuit, respectively.
第５図はＱ値に対するタイミング引き込み時の位相変位
を示す。この例では、プリアンプル長を２バイトとし、
プリアンプル終了時点での位相誤差を示す。FIG. 5 shows the phase shift during timing pull-in with respect to the Q value. In this example, the preamble length is 2 bytes,
It shows the phase error at the end of the preamble.
第６図はＱ値に対する情報信号受信時の位相変位を示す
。この例では、ｎＢ （ｎ＋１）Ｂ符号を用い、Ｑ値が
定常状態とし、ｎビットにわたり同じ符号が連続した後
に１ビット変化する場合について、その符号変化点直前
における位相変位をｎをパラメータとして示す。FIG. 6 shows the phase shift at the time of information signal reception with respect to the Q value. In this example, using the nB (n+1)B code, the Q value is in a steady state, and when the same code continues for n bits and then changes by 1 bit, the phase shift just before the sign change point is shown with n as a parameter. .
第７図はＱ値に対する抽出クロックの振幅の変化を示す
。この例は、符号変化後にｎビットにわたり同じ符号が
連続した場合について、符号変化点にあける抽出クロッ
クを「ｌ」とし、これに対するｎビット目の抽出クロッ
クの振幅の相対値を縦軸に表す。FIG. 7 shows changes in the amplitude of the extracted clock with respect to the Q value. In this example, when the same code continues over n bits after a sign change, the extraction clock at the sign change point is set to "l", and the relative value of the amplitude of the n-th bit extraction clock with respect to this is expressed on the vertical axis.
第４図に示すように、Ｑ値が小さいほど高速にタイミン
グを引き込むことができる。また、第５図および第６図
に示すように、Ｑ値が大きいほど位相変位が小さく、振
幅の減衰も少ない。したがって、プリアンプルの受信時
にはＱ値を小さくすることにより、高速にタイミングを
引き込むことができ、情報償号の受信時にはＱ値を大き
くすることにより、クロックのタイミングが長時間にわ
たり維持される。したがって、同符号が連続することの
ある符号形式、例えばｎＢ （ｎ＋１）Ｂ符号を使用し
たバースト伝送にも利用できる。この符号を用いるとき
のビットレート上昇率、すなわち情報速度に対する伝送
路上の伝送速度の割合は、ＣＭＩ符号の２倍に対し、（
ｎ＋１）／ｎ倍（ｎ＝１０とすると１．１倍）と小さく
抑えることができる。As shown in FIG. 4, the smaller the Q value, the faster the timing can be retrieved. Furthermore, as shown in FIGS. 5 and 6, the larger the Q value, the smaller the phase shift and the smaller the amplitude attenuation. Therefore, by reducing the Q value when receiving the preamble, the timing can be quickly acquired, and by increasing the Q value when receiving the information code, the clock timing can be maintained for a long time. Therefore, it can also be used for burst transmission using a code format in which the same code is consecutive, for example, an nB (n+1)B code. When using this code, the bit rate increase rate, that is, the ratio of the transmission speed on the transmission path to the information speed, is twice that of the CMI code, (
n+1)/n times (1.1 times if n=10).
以上説明したように、本発明の情報伝送装置は、主装置
と複数の従装置とがポイント・マルチポンド接続された
装置にふいて、主装置のタイミング抽出回路としてタン
ク回路を用い、タンク回路のＱ値を小さな値と大きな値
とで切り換えることにより、バースト信号受信において
高速なタイミング引き込みを実現できるとともに、その
タイミングを長時間にわたり維持できる。したがって、
冗長度の小さい符号の使用が可能となり、ビットレート
の上昇を小さく抑えることができる効果がある。As explained above, the information transmission device of the present invention uses a tank circuit as a timing extraction circuit of the main device in a device in which a main device and a plurality of slave devices are connected in a point multi-pound manner. By switching the Q value between a small value and a large value, it is possible to achieve high-speed timing acquisition in burst signal reception, and to maintain that timing for a long period of time. therefore,
This makes it possible to use codes with low redundancy, which has the effect of suppressing the increase in bit rate to a small level.
第１図は本発明実施例情報伝送装置のブロック構成図。
第２図はバースト信号のフォーマットを示す図。
第３図はタイミング識別回路の回路図。
第４図はタイミング抽出回路のＱ値、人力信号および出
力信号の時間的変化を示す図。
第５図はＱ値に対するタイミング引き込み時の位相変位
を示す図。
第６図はＱ値に対する情報信号受信時の位相変位を示す
図。
第７図はＱ値に対する抽出クロツクの振幅の変化を示す
図。
第８図はポイント・マルチポイント接続された情報伝送
装置の一例を示すブロック構成図。
第９図は主装置の受信部を示すブロック構成図。
第１０図はタイミング抽出回路として用いられるタンク
回路の一例を示す図。
１−１・・・上り伝送路、１−２・・・下り伝送路、２
・・・主装置、３・・・従装置、２１、２４・・・タイ
ミング抽出回路、２２・・・識別器、２３・・・デリミ
タ検出器、２０１・・・等価抵抗、２０２・・・コイル
、２０３・・・コンデンサ、２０４ 、２０５・・・抵
抗、２０６・・・スイッチ。
特許出願人 日本電信電話株式会社−．ｔ−”．．代理
人 弁理士 井 出 直 孝 ゝ
ノτ 一人
ト＊ｓＪｉ！
Ｌ！興鎖ＵFIG. 1 is a block diagram of an information transmission device according to an embodiment of the present invention. FIG. 2 is a diagram showing the format of a burst signal. FIG. 3 is a circuit diagram of a timing identification circuit. FIG. 4 is a diagram showing temporal changes in the Q value, human input signal, and output signal of the timing extraction circuit. FIG. 5 is a diagram showing the phase shift during timing pull-in with respect to the Q value. FIG. 6 is a diagram showing the phase shift at the time of information signal reception with respect to the Q value. FIG. 7 is a diagram showing changes in the amplitude of the extraction clock with respect to the Q value. FIG. 8 is a block configuration diagram showing an example of an information transmission device connected by point/multipoint. FIG. 9 is a block diagram showing the receiving section of the main device. FIG. 10 is a diagram showing an example of a tank circuit used as a timing extraction circuit. 1-1...Uplink transmission line, 1-2...Downlink transmission line, 2
...Main device, 3...Slave device, 21, 24...Timing extraction circuit, 22...Discriminator, 23...Delimiter detector, 201...Equivalent resistance, 202...Coil , 203... Capacitor, 204, 205... Resistor, 206... Switch. Patent applicant: Nippon Telegraph and Telephone Corporation. t-”..Agent Patent attorney Ide Nao Takashi ゝノτ Hitorito＊sJi! L! Kochain U
Claims (1)
び複数の従装置を備え、 この複数の従装置は、プリアンブルおよび情報信号を含
むバースト信号を上記主装置に送出する手段をそれぞれ
含み、 上記主装置は、受信したバースト信号からタイミングを
抽出するタイミング抽出回路を含む情報伝送装置におい
て、 上記タイミング抽出回路は、Ｑ値を少なくとも二つの値
に切り換え可能なタンク回路を含み、プリアンブルの受
信時にはこのタンク回路のＱ値を小さい値に設定し、情
報信号の受信時にはこのタンク回路のＱ値を大きい値に
設定する手段を備えた ことを特徴とする情報伝送装置。[Claims] 1. A main device and a plurality of slave devices connected via a common transmission path, the plurality of slave devices transmitting a burst signal including a preamble and an information signal to the main device. In the information transmission device, the main device includes a timing extraction circuit for extracting timing from the received burst signal, and the timing extraction circuit includes a tank circuit capable of switching a Q value into at least two values. An information transmission device comprising means for setting the Q value of this tank circuit to a small value when receiving a preamble, and setting the Q value of this tank circuit to a large value when receiving an information signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055710A JPH02234532A (en) | 1989-03-07 | 1989-03-07 | Information transmitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055710A JPH02234532A (en) | 1989-03-07 | 1989-03-07 | Information transmitter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02234532A true JPH02234532A (en) | 1990-09-17 |
Family
ID=13006437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1055710A Pending JPH02234532A (en) | 1989-03-07 | 1989-03-07 | Information transmitter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02234532A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009210563A (en) * | 2008-02-06 | 2009-09-17 | Toshiba Corp | Automatic analyzing apparatus |
-
1989
- 1989-03-07 JP JP1055710A patent/JPH02234532A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009210563A (en) * | 2008-02-06 | 2009-09-17 | Toshiba Corp | Automatic analyzing apparatus |
| US9423347B2 (en) | 2008-02-06 | 2016-08-23 | Toshiba Medical Systems Corporation | Automatic analyzing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7016449B2 (en) | Timing recovery and frequency tracking system and method | |
| KR100976114B1 (en) | Digital video interface with bi-directional half-duplex clock channel used as auxiliary data channel | |
| CA1170334A (en) | Bit synchronizer | |
| CA1212161A (en) | Ring communications system | |
| CN101512956A (en) | Method and apparatus for high speed LVDS communication | |
| US20050286669A1 (en) | Phase interpolator based transmission clock control | |
| US20040052323A1 (en) | Phase interpolater and applications thereof | |
| CN101222315A (en) | Integrated phase lock loop and network PHY or switch | |
| EP4125230A1 (en) | Low latency network device and method for treating received serial data | |
| EP1104113A2 (en) | Clock and data recovery circuit for optical receiver | |
| US6973149B2 (en) | Arrangement for capturing data | |
| US5590140A (en) | Clock recovery extrapolation | |
| JPH02234532A (en) | Information transmitter | |
| CN108111224B (en) | A kind of asynchronous fiber optic communication method, apparatus and network | |
| US4737722A (en) | Serial port synchronizer | |
| KR100603616B1 (en) | Apparatus for clock synchronization using source synchronous clock in optical transmission system | |
| US20110316596A1 (en) | Phase locking for multiple serial interfaces | |
| JP2693758B2 (en) | Frame pulse generation method | |
| GB2336074A (en) | Phase alignment of data in high speed parallel data buses using a multi-phase low frequency sampling clock | |
| US6137810A (en) | Telecommunication method and system | |
| EP1340330B1 (en) | An arrangement and method for transmitting data over a tdm bus | |
| CN108449154A (en) | A kind of clock system and clock self-healing method for synchronizing network looped network | |
| WO1987006412A1 (en) | Encoding and decoding signals for transmission over a multi-access medium | |
| JP2007300445A (en) | Station side apparatus to be used for multi-rate pon system, terminal apparatus, and network synchronizing method in the system | |
| JPH08256181A (en) | Automatic gain reset circuit for burst communication |