JPH0222961A - Auto shading correction circuit - Google Patents

Abstract

PURPOSE:To obtain an auto shading correction circuit inexpensive and with high accuracy by enabling shading-corrected data to be obtained on a signal line by making access to one on-going ROM. CONSTITUTION:The title circuit is constituted by providing an A/D converter 1, a selector 50, a RAM3, and a ROM4. And the low-order (n)(n<N) bits of the output of the A/D converter 1 for a reference signal are stored in the RAM3, and also, correction data to be accessed setting the reference signal((n) bits) read out from the RAM3 and an actual input signal(N bits) as addresses is stored in the ROM4, and a corrected signal is taken out from the ROM4. In such a way, it is possible to easily perform a shading processing with high accuracy.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はファクシミリやイメージスキャナの画像入力装
置における画像の読取９品質の向上に関し、特にその品
質向上用前処理回路に有用なオートシェーディング回路
に関する。Detailed Description of the Invention (Field of Industrial Application) The present invention relates to improving the quality of image reading in image input devices such as facsimiles and image scanners, and particularly relates to an auto-shading circuit useful as a pre-processing circuit for improving the quality. .

（従来の技術） ファクシミリやイメージスキャナなどのＥＩＲＩリセン
サとして、ＣＣＤなどの一次元イメージセンサが使われ
ている。このような電子走査によって得られる画像信号
は、シェーディングと呼ばれる低周波の部分含んでいる
。これはｌライン全体に均一な光を照射することが困賭
であること、レンズを用い念集光のために周辺光量が低
下すること、およびイメージセンナの各受光ミス子の感
度がばらつくことＫよって発生する。よって、このよう
な歪を補正し、高品質な画像を読取るための前処１回路
が必要となる。(Prior Art) One-dimensional image sensors such as CCDs are used as EIRI sensors for facsimiles, image scanners, and the like. The image signal obtained by such electronic scanning includes a low frequency part called shading. This is because it is difficult to irradiate the entire line with uniform light, the amount of peripheral light decreases due to the use of a lens to focus the light, and the sensitivity of each light receiving element of the image sensor varies. Therefore, it occurs. Therefore, a preprocessing circuit is required to correct such distortion and read a high-quality image.

第２図は、従来技術によるオートンニーディング補正回
路の一例を示すブロック図である。、第２図において、
１１はＡ／Ｄ変換器、１２はスイッチ、１３はＲＡＭ、
１４はＲＯＭである。FIG. 2 is a block diagram showing an example of an autokneading correction circuit according to the prior art. , In Fig. 2,
11 is an A/D converter, 12 is a switch, 13 is a RAM,
14 is a ROM.

まず、スイッチ１２をＲＡＭＩＩＩＩＩに接続する。First, switch 12 is connected to RAM III.

ここで、白基準部分として読取られた白基準信号はＡ／
Ｄ変換器１１に入力し、Ｎピッ）（Ｎ：正の整類）のデ
ィジタル値に変換してＲＡＭ１３に記憶する。Here, the white reference signal read as the white reference portion is A/
The signal is input to the D converter 11, converted into a digital value of N pip) (N: positive classification), and stored in the RAM 13.

次に１、スイッチ１２をＲＯＭＩ　４側に接続する。Next, 1. Connect the switch 12 to the ROMI 4 side.

原稿読取りの画像信号を入力し、Ａ／Ｄ変換器１１でＮ
ビットのディジタル値だ変換し、ＲＯＭ１４の一方のア
ドレスに入力する。The image signal for reading the original is input, and the A/D converter 11 outputs N.
The digital value of the bit is converted and inputted to one address of the ROM 14.

画像信号と同期してＲＡＭ１３の内容を読出し、ＲＯＭ
Ｉ　４の他方のアドレスに入力する。ＲＯＭ１４１Ｃは
、信号線Ｉｌｌ、１７上のアドレス人力によって選択さ
れる番地に演算結果を格納しておく。The contents of RAM 13 are read out in synchronization with the image signal and transferred to ROM.
Enter the other address of I4. The ROM 141C stores the calculation result at an address manually selected on the signal line Ill, 17.

ここで、信号１ｉ１１８には原稿読取り信号を乗せ、信
号線１７には白基準信号を、乗せる。Here, a document reading signal is placed on the signal 1i118, and a white reference signal is placed on the signal line 17.

このようＫして、シェーディング補正され九画儂信号を
信号線１８上に得る。In this manner, a shading-corrected nine-stroke signal is obtained on the signal line 18.

（発明が解決しようとする課題） 上述した従来のオートシェーディング補正回路において
は、Ａ／Ｄ変換器の出力をＮビットとすると、ＲＯＭの
アドレス入力は２Ｎピツトとなる。(Problems to be Solved by the Invention) In the conventional auto-shading correction circuit described above, if the output of the A/D converter is N bits, the address input to the ROM becomes 2N pits.

し虎がって、高精度なシェーディング処理を行なう場合
、既存の１箇のＲＯＭでは構成できない丸め、多数個の
ＲＯＭを組合せた〕、あるいはＲＯＭを割算器に置換え
る必要があるという欠点がある。Therefore, when performing high-precision shading processing, there are disadvantages such as rounding that cannot be configured with a single existing ROM, a combination of multiple ROMs, or the need to replace the ROM with a divider. be.

本発明の目的は、基準信号に対するＡ／Ｄ変換器出力の
下位ｎピッ）　（ｎ＜Ｎ　）をＲＡＭに記憶しておくと
ともに、ＲＡＭから読出され九基準信号（ｎビット）と
、実際の入力信号（Ｎビット）をアドレスとしてアクセ
スされる補正データをＲＯＭＫ記憶して＄ｐ！！、ＲＯ
Ｍから補正された信号を取出すことＫよシ上記欠点を除
去し、高精度なりニーディング処理も容易にできるよう
に構成し九オートシェーディング補正回路を提供すると
とくある。。The purpose of the present invention is to store in RAM the lower n bits (n<N) of the A/D converter output with respect to the reference signal, and to read out the nine reference signals (n bits) from the RAM and the actual input The correction data accessed using the signal (N bits) as an address is stored in ROMK and $p! ! , R.O.
It is an object of the present invention to provide an auto shading correction circuit which eliminates the above-mentioned drawbacks by extracting a corrected signal from M and which is configured so that high precision and kneading processing can be easily performed. .

（１１題を解決する丸めの手段） 本発明によるオートシェーディング補正回路は、Ａ／Ｄ
変換器と、選択器と、ＲＡＭと、ＲＯＭとを＾備して構
成したものである。(Rounding means for solving 11 problems) The auto shading correction circuit according to the present invention has an A/D
It is composed of a converter, a selector, a RAM, and a ROM.

Ａ／Ｄ変換器は基準信号を含むアナログ画ｇＲ信号を入
力し、紋当するＮビット（Ｎ：正の整数）ノテイジタル
値へ変換する九めのものである。The A/D converter is the ninth one that inputs the analog image gR signal including the reference signal and converts it into a corresponding N-bit (N: positive integer) digital value.

選択器は、上記基準信号に対応してＡ／Ｄ変換器から出
力され九ディジタル値の下位ｎビット（ｎ（Ｎ：正の整
数）を選択するためのものである。。The selector is for selecting the lower n bits (n (N: positive integer)) of the nine digital values output from the A/D converter in response to the reference signal.

ＲＡＭは、選択器により選択されたｎビットを記憶す、
？＋＆めのものである。。RAM stores n bits selected by the selector;
? +&me thing. .

ＲＯＭは、ＲＡＭから読出されたｎビットの基準信号と
Ｎビットの実際の画像信号とをアドレスとして補正デー
タを記憶する丸めのものである、。The ROM is a rounded memory that stores correction data using the n-bit reference signal read from the RAM and the N-bit actual image signal as addresses.

（実施例） 次に、本発明について図面を参照して詳細に説明する。(Example) Next, the present invention will be explained in detail with reference to the drawings.

第１図は、本発明によるオートシェーディング補正回路
の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of an auto-shading correction circuit according to the present invention.

第１図において、１はＡ／Ｄ変換器、２はスイッチ、３
はＲＡＭ、４はＲＯＭ％５０は選択器である。In FIG. 1, 1 is an A/D converter, 2 is a switch, and 3
is RAM, 4 is ROM, and %50 is a selector.

信号線Ｂ上の入力信号は、Ａ／Ｄ変換器１により１画素
がＮビットよ〕成るディジタル値に変換されるｆ。The input signal on the signal line B is converted by the A/D converter 1 into a digital value (one pixel consists of N bits).

補正の手順として、まず、白基準信号が入力され、スイ
ッチ２がＲＡＭ３の側に接続される１、白基準信号に対
して、Ａ／Ｄ変換器１の出力を構成するＮビットのうち
、下位ｎビット（ｎ（Ｎ）が選択器ｓＯを通して選択さ
れた後、ＲＡＭ３に入力されて１２４７分の画素数（例
えば、２０４８画素）がＲＡＭ３に格納される。As a correction procedure, first, the white reference signal is input, and the switch 2 is connected to the RAM 3 side. After n bits (n(N)) are selected through the selector sO, they are input to the RAM 3 and 1247 pixels (for example, 2048 pixels) are stored in the RAM 3.

次に、実際の原稿読取りの画像信号が入力されたとき、
スイッチ２はＲＯＭ４の側に接続されると同時に、ＲＡ
Ｍ３の内容が読出される。Next, when the image signal of actual document reading is input,
Switch 2 is connected to the ROM4 side, and at the same time, the RA
The contents of M3 are read.

ＲＯＭ４は信号、！Ｊａ上の画像信号（Ｎビット）と、
基準信号（ｎビット）とをアドレスとして（Ｎ＋ｎ）ビ
ットのアドレスでアクセスされる１、−方、ＲＯＭ４に
は予め補正データＣ１が補正をデータテーブルとして作
成されている。ＣＩはＣＩ−に１　ｘＶｉ／（ｋｌ＋Ｗ
ｉ　）　・ｍ　＊（ＩＩで与えられるものである。ROM4 is a signal! The image signal (N bits) on Ja,
Correction data C1 is previously created in the ROM 4 as a correction data table, which is accessed by an (N+n) bit address using the reference signal (n bits) as an address. CI is 1 x Vi/(kl+W
i) ・m *(It is given by II.

ここで、 ｋ、、に、は係数 ＶｉはＩＥｉ＃素の画像信号データ Ｗｌは第１画素の白基準データ したがって、ＲＯＭ４をアクセスすれば、フェーディン
グ補正されたデータを信号線８上に得ることができる。Here, k, , is the coefficient Vi is the image signal data of IEi# element Wl is the white reference data of the first pixel. Therefore, if the ROM 4 is accessed, fading-corrected data can be obtained on the signal line 8. I can do it.

光源、レンズ、あるいはイメージセンサに起因するシェ
ーデイング歪は、通常、５０に以下である。よって、信
号線７上の白基準信号のビット数ｎｔｎミＮ−１として
４情＃＆が損われることがない５．このとき白基準ピー
ク値を２　１とすれば第（１）式においてに、は２（Ｎ
−１）？！−なる。。Shading distortions due to light sources, lenses, or image sensors are typically 50° or less. Therefore, as the number of bits of the white reference signal on the signal line 7 is ntn min N-1, 4 information #& is not lost. 5. At this time, if the white reference peak value is 2 1, then in equation (1), 2(N
-1)? ! - Become. .

（発明の効果） 以上説明し良ように本発明は、基準信号に対するＡ／Ｄ
変換器出力の下位ｎビット（ｎ＜Ｎ）を第１のメ量りに
記憶しておくとともに、第１のメモリから読出され九基
準信号（ｎビット）と、実際の入力信号（Ｎビット）を
アドレスとしてアクセスされる補正データを第２のメモ
リに記憶しておき、第２のメモリから補正された信号を
堰出すことＫより、低置であって、且つ、高精度なオー
トシェーディング補正回路を実現することができ石とい
り゛効果がある。(Effects of the Invention) As explained above, the present invention provides an A/D for a reference signal.
The lower n bits (n<N) of the converter output are stored in the first memory, and the nine reference signals (n bits) and the actual input signal (N bits) are read out from the first memory. By storing the correction data accessed as an address in a second memory and outputting the corrected signal from the second memory, a low-mounted and highly accurate auto shading correction circuit can be realized. It can be realized and has a stone-like effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本発明によるオートシェーディング補正回路
の一実施例を示すブロック図である。Ｊ第２図は、従来
技術によるオートシェーディング補正回路の一例を示す
ブロック図である。 １．１１．・・Ａ／Ｄ変換器 ２．１２−−−スイッチ ３．１３・・・ＲＡＭ ４．１４・・−ＲＯＭ ５０・・・選択器 ５〜８．１ｓ〜１８・・ｅ信号線FIG. 1 is a block diagram showing an embodiment of an auto-shading correction circuit according to the present invention. FIG. 2 is a block diagram showing an example of an auto-shading correction circuit according to the prior art. 1.11. ...A/D converter 2.12---Switch 3.13...RAM 4.14...-ROM 50...Selector 5-8.1s-18...e signal line

Claims (1)

【特許請求の範囲】[Claims] 基準信号を含むアナログ画像信号を入力して該当するＮ
ビット（Ｎ：正の整数）のディジタル値へ変換するため
のＡ／Ｄ変換器と、前記基準信号に対応して前記Ａ／Ｄ
変換器から出力された前記ディジタル値の下位ｎビット
（ｎ＜Ｎ：正の整数）を選択するための選択器と、前記
選択器により選択された前記ｎビットを記憶するための
ＲＡＭと、前記ＲＡＭから読出されたｎビットの基準信
号とＮビットの実際の画像信号とをアドレスとして補正
データを記憶するためのＲＯＭとを具備して構成したこ
とを特徴とするオートシェーディング補正回路。Input the analog image signal including the reference signal and select the corresponding N
an A/D converter for converting bits (N: a positive integer) into digital values; and an A/D converter for converting bits (N: a positive integer) into digital values;
a selector for selecting lower n bits (n<N: positive integer) of the digital value output from the converter; a RAM for storing the n bits selected by the selector; An auto shading correction circuit comprising a ROM for storing correction data using an n-bit reference signal read from a RAM and an N-bit actual image signal as addresses.