JPH02226985A

JPH02226985A - ベクトル符号化復号化装置

Info

Publication number: JPH02226985A
Application number: JP1047884A
Authority: JP
Inventors: Takamizu Niihara; 新原　高水
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1989-02-28
Filing date: 1989-02-28
Publication date: 1990-09-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、ベクトルの符号化、復号化にかかるものであ
り、特に、ディジタル動画像の圧縮伸張の際に用いられ
るフレーム間符号化における動き補償に用いられる動き
ベクトルに好適なベクトル符号化復号化装置に関するも
のである。

［従来の技術１ディジタル動画像の高能率符号化の手法として、動き補
償フレーム間予測符号化がある。この手法では、画素単
位もしくは複数画素により構成されるブロック単位で、
フレーム間での画像の動き、すなわち動きベクトルの検
出が行なわれる。

そして、この動きベクトルを用いて１フレーム前の復号
画像の画素から新しく画像が合成され、現フレームと合
成画像の差および動きベクトルの符号化が行なわれる。

また、復号化の操作においては、符号化された差分およ
び動きベクトルの復号が行なわれるとともに、前）Ｉノ
ームの復号画像を用いて現フレームの復号が行なわれる
。

ところで、上述した動きベクトルの符号化復号化は、従
来、動きベクトルに対する差分ベクトルを不等長符号化
復号化するか、規定ベクトルとの差分ベクトルを不等長
符号化１号化することによって行なわれていた。

例えば、特開昭５７−１９９３７９号公報には、小さな
ベクトルに対しては短い符号を与え、大きなベクトルに
対しては長い符号を与えるようにしたベクトル符号化装
置が開示されている。

［発明が解決しようとする課題］しかしながら、差分ベクトルに対して符号の割り当てを
行なうと、特に背景のように一定の動きベクトルが群を
なしている場合でも各ベクトルに対し最低１ビツトの符
号が必要とされるため、圧縮効率を向上させることがで
きないという間趙点が生ずる。

また、複数の手段によって得られたベクトルの符号化は
、単に差分の符号化のみでは実現することはできない。

更に、水平方向もしくは垂直方向に対しての差分な用い
ているため、伝送路における誤りの伝搬の影響が大きい
という不都合もある。

本発明は２かかる点に鑑みてなされたもので、その目的
は、符号化の圧縮効率の向上を図ることである。

他の目的は、複数の手段によって得られたベクトルの符
号化復号化を良好に行なうことである。

更に他の目的は、伝送路における誤りの伝搬の程度の低
減を図ることである。

［課題を解決するための手段１本発明の主要な一つは、複数個のベクトルを不等長符号
化するベクトル符号化装置において、前２複数個のベク
トルを所定数のブロックに分割するブロック分割手段と
１分割されたブロックに含まれるベクトルの同一性を判
定するベクトル判定手段と、これによりすべてのベクト
ルが同一であると判定されたときには、その旨を表わす
符号とそのベクトルを表わす符号とを割り当て、同一で
ないと判定されたときには、その旨を表わす符号を割り
当てるとともに前記ブロック分割手段に分割指令を行な
い、前記ブロック分割手段による分割が終了したときに
は、最終ブロック内の異なるベクトル毎に符号を割り当
てる符号化手段とを備えたことを特徴とするものである
。

［作用］本発明によれば、符号化の対象となる複数個のベクトル
が同一か否かが判定される。その結果、同一と判定され
たときには、その旨とそのベクトルとが符号化される。

同一でないと判定されたときは、その旨が符号化される
とともに、複数個のベクトルが適当なブロックに分割さ
れる。

そして、各ブロック毎に、上述した操作が行なわれ、ベ
クトルが同一でないと判定されたときは、再びブロック
の分割が行なわれる。

これらの動作が繰り返されて最終ブロックとなると、そ
のブロック内のベクトル毎に符号化が行なわれる。

［実施例］以下２本発明の一実施例について、添付図面を参照しな
がら説明する。

く符号化の手法〉本実施例では、第２図に示すように、５フレ一ム単位の
符号化セグメントＳＧ毎に符号化が行なわれる。そして
、この符号化セグメントＳＧの先頭フレームＳ旧二つい
てはフレーム内符号化が行なわれ、残り４フレームにつ
いては動き補償７１ノ一ム間符号化が行なわれる。

この場合において、符号化セグメントＳＧ内の先頭フレ
ームＳＨと、次の符号化セグメントＳＧの先頭フレーム
ＳＨとの間のセグメント間動きベクトルＭＶ５が求めら
れる。そして、動き補償が行なわれる際には、フレーム
間動きベクトル−Ｖｉ　（ｉ＝０〜３）とセグメント間
動きベクトルＭＶ５とより推定される動きベクトルから
適応的に選択された動きベクトルが用いられる。

〈実施例の構成〉第１図には、このような実施例のブロック構成が示され
ている。同図において、ディジタル化信号が入力される
セレクタ１０の出力側には、フレームメモリ１２〜２２
の入力端が各々接続されている。これらの７１ノームメ
モリ１２〜２２の出力側は、いずれもセレクタ２４の入
力側に接続されている。

次に、セレクタ２４の出力側は、セグメント間動きベク
トル検出回路２６．フレーム間動きベクトル検出回路２
８．動き補償回路３０．フレーム内符号化回路３２の入
力側に各々接続されている。セグメント間動きベクトル
検出回路２６の出力側は、セグメント間動きベクトル符
号化回路３４、動きベクトル選択回路３６の入力側に各
々接続されており、フレーム間動きベクトル検出回路２
８の出力側も、動きベクトル検出回路３６の入力側に接
続されている。

次に、動きベクトル選択回路３６の一方の出力側は動き
ベクトル符号化回路３８の入力側に接続されており、他
方の出力側は動き補償回路３０の入力側に接続されてい
る。また、上述したフレーム内符号化回路３２の一方の
出力側は、フレーム内復号化回路４０の入力側に接続さ
れており、フレーム内復号化回路４０の出力側は、動き
補償回路３０の入力側に接続されている。

この動き補償回路３０の出力側は、差分符号化回路４２
の入力側°に接続されており、この差分符号化回路４２
の出力側は、一方においてフレーム間復号化回路４４の
入力側に各々接続されている。このフレーム間復号化回
路４４の出力側は、動き補償回路３０の入力側に接続さ
れている。

更に、セグメント間動きベクトル符号化回路３４、動き
ベクトル符号化回路３８．差分符号化回路４２．フレー
ム内符号化回路３２の各出力側は、いずれもバッファ４
６の入力端に各々接続されている。

〈実施例の動作〉次に、以上のように構成された実施例の概略の動作につ
いて説明するゆ最初に、ディジタル化された入力画像Ｑ
は、セレクタ１０によって、フレームメモリ１２〜２２
に順に供給され格納される。

次に、セレクタ２４により、符号化セグメントＳＧの先
頭フレームＳＨと次の符号化セグメントＳＧの先頭フレ
ームＳＨとがフレームメモリ１２〜２２から読み出され
、セグメント間動きベクトル検出回路２６に入力される
。そして、ここで、セグメント間動きベクトルＭＶＳが
検出され、更に、セグメント間動きベクトル符号化回路
３４によってその符号化が行なわれる。

他方、先頭フレームＳＨは、フレーム内符号化回路３２
によって符号化が行なわれ、更に、これに基づいてフレ
ーム内復号化回路４０により符号化された画像の復号化
が行なわれる。この復号画像は、次のフレームに対する
動き補償フレーム間符号化に用いられるため、動き補償
回路３０に出力される。そして、これによる動き補償後
の差分は、差分符号化回路４２によって符号化される。

更に、符号化セグメントＳＧの第２フレーム以降のフレ
ームについては、順次セレクタ２４によってフレームメ
モリ１４〜２２から読み出され、フレーム間動きベクト
ル検出回路２８に入力される。そして、ここで、前フレ
ームの復号画像を用いてフレーム間動きベクトル−ｖｌ
の検出が行なわれる。検出されたフレーム間動きベクト
ルＭＶｉは、セグメント間動きベクトルＭＶ５とともに
動きベクトル選択回路３６に入力され、ここで動きベク
トルＭＶの選択が適応的に行なわれる。

選択された動きベクトルＭＶは、動きベクトル符号化回
路３８に入力され、ここでその符号化が行なわれる。そ
して、この動きベクトル符号化回路３８の出力と、差分
符号化回路４２の出力とによって、フレーム間復号化回
路４４によりフレーム間復号化が行なわれ、復号画像は
動き補償回路３０に入力される。

更に、この動き補償回路３０には、動きベクトルＭＶも
入力されており、この動きベクトル貼と前フレームの復
号画像とを用いて、動き補償が行なわれる。

次に、セグメント間動きベクトル符号化回路３４、動き
ベクトル符号化回路３８．差分符号化回路４２．フレー
ム内符号化回路３２の各出力符号は、バッファ４６に各
々入力されて格納される。そして、ここで速度調整が行
なわれた後、伝送路（図示せず）に各符号の出力が行な
われる。

くセグメント間動きベクトルの符号化〉次に、符号化回
路３４によるセグメント間動きベクトル−ｖ５の符号化
について、第３図〜第７図を参照しながら説明する０人
力画像Ｑの各画素ブロック毎に求められたセグメント間
動きベクトルＭＶ５は、第３図に示すように、８Ｘ８ベ
クトルを単位とするマクロブロックＢｉ、ｊに分割され
る。

セグメント間動きベクトル貼５の符号は、まず、第５図
ｆＡｌ　に示すようになる。すなわち、マクロブロック
Ｂｉ、ｊ内のベクトルがすべて同じであれば、それを示
す１ビツトの先頭の識別ビットと、そのベク］・ルを不
等長符号として得られる符号ビットとによって、符号が
構成される。

次に、マクロブロックＢｉ、ｊ内のベクトルがすべて同
じでない場合、第５図ｆＡ＋は識別ビットのみとなり、
マクロブロックＢｉ、ｊは８×４ベクトルのマクロブロ
ックＢｉ、］ｋ／２）　（ｋ＝１．２）　２個に分割さ
れる（第４図ＩＡ）ｉＢ）　１町、そして、各分割マク
ロブロックＢＬ、ｊ（ｋ／２）毎に生成される識別ピッ
１〜および符号ビットは、第５図ｆ８）に示すように、
先に生成された同図ｆＡｌの符号の後部に付加結合され
る０分割された各マクロブロックＢｉ、ｊ　（ｋ／２１
に対する各符号ビットに対し、同様に識別ビットが１ビ
ツトづつ設けられ、残りの符号ビットを各マクロブロッ
クＢｉｊｆｋ／２１のベクトルに対し符号化割り当てを
行なう。

以上の処理が繰り返し行なわれ、マクロブロックＢｉ、
　ｊ　ｉｋ／２）は、第４図ｆＧ＋　、　（Ｄｌに示す
ようにマクロブロックＢｉ、ｊ、ｋ（β／２）　１Ｉ２
＝１．２＋、Ｂｉ、ｊ、ｋ。

β（ｍ／２）　ｆｍｌｌｌ、２１に分割され、他方、各
分割マクロブロック毎に生成される識別ビットおよび符
号ビットは、第５図ｆｃ１．１０３に各々示すように、
先に生成された同図！Ｂ＋　、　（Ｃ１の符号の後部に
各々付加結合さｈる。このようなマクロブロックの分割
符号化によって、８×８ベクトルのブロックの符号化が
行なわれる。

なお、マクロブロックＢｉｊの分割を規定の大きさで止
め、第９図に示す方向に従ってベクトルの差分なとり、
差分ベクトルの不等長符号化を行なうことも可能である
。この場合には、第３図のマクロブロック６１．１を分
割して生成されるマクロブロックのうち、画像の左上の
マクロブロックは零ベクトルを初期値とし、画像の左端
のマクロブロックは１ブロツク上のベクトルを初期値と
し、それ以外のマクロブロックは、ｌブロック左のベク
トルを初期値とする。

次に５第３図〜第５図に示したマクロブロックの分割符
号化の例について、第６図および第７図を参照しながら
説明する。第６図（Ａ）には、８ｘ８ベクトルのブロッ
ク内のすべてのベクトルがＶＯである場合が示されてい
る。ブロック内のベクトルがすべて同じである場合の識
別ビットをｒＯＪとし、ベクトルＶｉの不等長符号をＣ
Ｖｉとすると、セグメント間動きベクトルＭＶ５の符号
全体は同図ｆＢ）に示すようになる。

次に、８×８ベクトルのマクロブロック内のベクトルが
、第７図ＴＡＩに示すような分布である場合のセグメン
ト間動きベクトルＭＶ５の符号は、同図（Ｂ）に示すよ
うになる。また、マクロブロックの分割の繰り返しによ
り生成される識別ビットの二進本構造は、第８図に示す
ようになる。

く動きベクトルの符号化〉次に、動きベクトル符号化回路３８の動作について説明
する。セグメント間動きベクトル１ＪＶ５に基づく推定
ベクトルが動きベクトル選択回路３６によって選択され
た場合には、動きベクトル符号化回路３８において１個
の符号が割り当てられる。そして、上述したセグメント
間動きベクトルＭＶ５の符号化（第３図〜第７図参照）
と同様に、ブロックの階層的なマクロブロックへの結合
を行なって、動きベクトル−■の符号化が行なわれる。

ただし、マクロブロックの分割を規定の大きさのブロッ
クにて止める場合であって、マクロブロック中に推定ベ
クトルが含まれている場合の処理は、以下に示すように
なる。まず、第１０図（Ａ）゛に示すように５ａクベク
トルＭＶＡｆ推定ベクトルを含む）と今回の推定ベクト
ル−ＶＢとの差分ベクトル−■ΔＡＢには、推定ベクト
ル−ＶＢの符号が割り当てられる。

また、同図ｆＢ）に示すように、前ベクトルと今回のベ
クトル（推定ベクトルは除く）の差分ベクトルについて
は、次のように符号化を行なう、まず、ベクトルｂＯの
前ベクトルが推定ベクトルである場合は、ベクトルｂｌ
と前ベクトルとの差分ベクトルが符号化される。ベクト
ル５口、ｂｌともに推定ベクトルである場合、ベクトル
ｂ２が符号化される。ベクトルｂＯ９ｂ１．　ｂ２とも
に推定ベクトルである場合、零ベクトルとの差分が符号
化される。

〈符号系の具体例〉次に、第１１図を参照しながら、上述したベクトルのマ
クロブロックへの階層的な統合を行なう符号系の具体例
について説明する。

同図において、ベクトルメモリ５０の出力側は、一方に
おいてベクトルレジスタＶＲａ　ｔａ＝５．４．３゜２
．１．０１の出力側とともにアドレス発生回路５２の入
力側に接続されており、他方の出力側は比較回路ＣＰ５
の入力端に接続されている。

比較回路ＣＰｂｆｂ＝５．４．３．２．１．０１の出力
側は、ベクトルレジスタＶＲａおよびフラグレジスタＦ
Ｒｃ　（ｃ＝５゜４．３．２．１．Ｏｌの入力側に各々
接続されており、フラグレジスタＦＲｃの出力側は、い
ずれもアドレス発生回路５２の入力端に接続されている
。また、ベクトルレジスタＶＲａｉａ＝５．４，３，２
，１）の他方の出力側は、比較回路ＣＰｂ（ｂ＝４．３
．２．１．０１の入力側に接続されている。

アドレス発生回路５２の他の入力側には、フラグ判定回
路５４の一方の出力側が接続されており、アドレス発生
回路５２の出力側は、比較回路ＣＰｂ（ｂ−５，４，３
，２，１，０）、フラグ判定回路５４、および不等長符
号化回路５６の入力端に各々接続されている。そして、
フラグ？！＋１定回路５４．不等長符号化回路５６の出
力側は、いずれもバッファ５８の入力側に接続されてい
る。

次に、以上のような符号系の動作について、上述した第
７図ｆＡ）の場合を例として説明する。まず、比較回路
ＣＰ５によって、アドレス発生回路５２から入力された
アドレスを用いてベクトルメモリ５０かも８×８ブロツ
クのベクトル（第１３図＋Ａ＋　、を照）が読み出され
る。そして、第１２図ｆＡ）に示す３２個のマクロブロ
ック毎に、ベクトルが同一であるか否かが判定される。

その判定の結果、同一であれば論理値の「０」、同一で
なければ論理値のｒｌ」の判定結果が第１３図（Ｂ）に
示すようにフラグレジスタＦＲ５にセットされる。そし
て更に、同一であると判定された場合、そのベタ１〜ル
がベクトルレジスタＶＲ５の対応する位置に入力され、
同一でないと判定された場合、ベクトルレジスタＶＲ５
の対応する位置にそのベクトルのアドレスが人力される
。

例えば、同図中の「Ｐ６」が該当する。

次に、比較回路ＣＰ４では、同様に、アドレス発生回路
５２から入力されたアドレスを用いて、第１２図（Ｂ）
に示すマクロブロックに対応するベクトルが２個づつ読
み出され比較される。そして、比較結果は、同様に、フ
ラグ：ノジスタＦＲ４にセットされ、ベクトルあるいは
アドレスがベクトルレジスタＶＲ４に入力される（第１
３図ｆＧ１　Ｍ照）。

以上の動作が繰り返されると、ベクトルレジスタＶＲａ
　、フラグレジスタＦＲｃの内容は、第１３図に示すよ
うになる。そして、この状態、すなわちすべてのレジス
タがセットされた状態で１図中に矢印で示すように逆方
向にサーチを行なうことで、第７図（Ｂ）の符号化が行
なわれる。すなわち、フラグレジスタＦＲｉｆｉＪ、１
．２．３．４１にセットされているフラグがアドレス発
生回路５２によって読み出され、フラグ判定回路５４で
判定される。

その結果、論理値の「０」の場合、それがバッファ５８
に出力される。また、対応するベクトルレジスタＶＲｉ
のベクトルが読み出され、不等長符号化回路５６でその
不等長符号化が行なわれ、バッファ５８に出力される。

これに対し、論理値がｒｌ４の場合は、それがバッファ
５８に出力される。また、対応するアドレスがベクトル
レジスタＶＲｉから読み出され、アドレス発生回路５２
によってフラグレジスタＦＲｉ＋１の読み出しアドレス
に用いられ、ベクトルが読み出される。なお、フラグレ
ジスタＦＲ５では、ベクトルメモリ５０の読み出しアド
レスに用いられる。

具体的に第７図ｆＡｌ　、　ＦＢ）の例に即して説明す
ると、フラグレジスタＦＲＯの論理値は「１」である、
このため、論理値ｒ１４がフラグ判定回路５４からバッ
ファ５８に送られるとともに、ベタ１〜ルレジスタＶＲ
Ｏ中のアドレスＰＯがアドレス発生回路５２に記憶され
る。

次に２フラグレジスタＦＲＩにおいてアドレスＰＯが示
すフラグ（第１３図中の矢印ＹＡ、ＹＢ　参照）が順次
読み出される。最初のフラグ（矢印ＦＡ）は、論理値の
「０」である、このため、これがバッファ５８に送出さ
れるとともに、ベクトルレジスタＶＲ口からベクトルＶ
Ｄが読み出されて不等長符号化回路５６により符号化さ
れる。符号化されたベクトルｖＯは、バッファ５８に送
出される。次のフラグ（矢印ＦＩＩ）は、「ｌ」である
、このため、「０」がバッファ５８に送出されるととも
に、ベクトルレジスタＶＲＯからアドレスＰ１が読み出
され、これがアドレス発生回路５２に記憶される。

同様に、フラグレジスタＦＲ２において５前記アドレス
ＰＬが示すフラグ（同図中の矢印ｙｃ、ｙｏ　参照）が
順次読み出される。そして、上述した処理ニヨリ、ハラ
７　ｙ　５８　ｉ：　ハ、Ｉｒｌ、０、ＣＶＩ　Ｊ　カ
入力される。

更に、フラグレジスタＦＲ３に対する処理により、「０
、ＣＶ２．１」が入力される。

次に、フラグレジスタＦＲ４では、フラグが両方ともｒ
ｌ４であるため、バッファ５８には「ｌ、ｌ」が入力さ
れ、アドレス発生回路５２にはアドレスＰ４．　Ｐ５が
各々記憶される。

次に、フラグレジスタＦＲ５では、まず、アドレス発生
回路５２のアドレスＰ４に対応するベクトルの処理が同
様に行なわれ、次にアドレスＰ５に対応するベクトルの
処理が続けて行なわれる。その結果、バッファ５８には
、Ｉｒ０１ＣＶ３．０、ＣＶ４．０、ＣＶ５．　Ｉ　Ｊ
が人力される。

最後に、同様にして、ベクトルレジスタＶＲ５中のアド
レスＰ６に対応するベクトルがベクトルメモリ５０から
読み出され処理が行なわれる。その結果　バッフ７５８
には、ｒＯ１ＣＶ６．０、ＣＶ７　、ｌｌ　カ入力され
る。なお、ベクトルＶ６．　Ｖ７とも終端であるため、
「０１は省略可能である。

以上の処理により、第７図ＦＢ）に示す符号がバッファ
５８から出力されることとなる。

く（Ｍｑ系の具体例〉次に１以上のような符号系に対応する復号系の具体例に
ついて、第１４図を参照しながら説明する。同図におい
て、バッファ６０の出力側は、方において不等長復号回
路６２の入力側に接続されており、他方においてフラグ
判定回路６４の入力端に接続されている。このフラグ判
定回路６４の一方の出力側は、バッファ６０の入力側に
接続されており、他方の出力側は、不等長復号回路６２
の出力側とともにアドレス発生回路６６の入力側に接続
されている。

次に、アドレス発生回路６６の第１の出力側はペクト、
Ｉｔ、ＬｚジスタＶＲｄ（ｄ＝０．１．２．３．４．５
）Ｊヨヒ’（り、トルメモリ６８の入力側に各々接続さ
れており。

第２の出力側はフラグレジスタＦＲｅ　（ｅ＝ｏ、　ｌ
、　２．３．４゜５）の入力端に各々接続されており、
第３の出力側は制少回路ＣＴＬｆ　（ｆ・０．１，２．
３゜４．５）の入力側に各々接続されている０次に、ベ
クトルレジスタＶＲｄフラグレジスタＦＲｅの出力側は
、制御回路ＣＴＬｆの入力側に各々接続されており、制
御回路ＣＴＬ５の出力側はベクトルメモリ６８の入力側
に接続されている。

次に、以上のように構成された復号系の動作について説
明する。バッファ６０に格納されている符号は、それが
フラグの場合にはフラグ判定回路６４に出力され、フラ
グが「０」の場合にそれに続（符号は不等長復号回路６
２に出力される。フラグは、フラグ判定回路６４によっ
て判定される。

その結果、フラグレジスタＦＲｉ（ｉ＝１．２．３，４
．５１フラグが「０」の場合は、それが対応するフラグ
レジスタＦＲｉにセットされる。続いて、バッファ６０
から出力された符号が不等長１号回路６２によって復号
化され、！！号化されたベクトルがベクトルレジスタＶ
Ｒｉ（ｉＪ、２，３，４．５１］対応す６７）’Ｌ／ス
にセットされる。

また、フラグがｒ１４の場合は、それが対応するフラグ
レジスタＦＲｉにセットされる。続いて、フラグレジス
タＦＲｉ＋１の対応するアドレスがフラグレジスタＦＲ
ｊの対応するアドレスにセットされる。次に、フラグレ
ジスタＦＲＬ−１のフラグが読み出され、これが論理値
の「０」の場合、制御回路ＣＴＬｉを通してフラグレジ
スタＦＲｉの対応する２個のアドレスに「０」がセット
され、ベクトルレジスタＶＲｉ−１に対応するベクトル
がベクトルレジスタＶＲｉの対応する２個のアドレスに
セットされる。

以上の処理が繰り返し行なわれ、ベクトルメモリ６８に
復号化されたベクトルがセラｉ・されて出力されること
となる。

具体的に第７図ＦＡ、ｌ　、　（Ｂ）の例に即して説明
すると、最初の符号は論理値の「１」である。このため
、フラグ１ノジスタＦＲＯには「１」がセットされ、第
１３図に矢印で示したアドレスがアドレス発生回路６６
にセットされる。

次の符号は論理値の「０」である。このため、フラグレ
ジスタＦＲＩのＰＯに対応するアト１ノスにその論理値
「０」がセットされる。そして、次の符号ＣｖＯが不等
長復号回路６２によって復号化され、Ｖ口がベクトルレ
ジスタＶＲＩの対応するアドレスにセットされる。

次に、符号ＣｖＯに続く符号はフラグであり、これは「
１」である、このため、フラグレジスタＦＲＯと同様に
フラグレジスタＦＲＩに「１」がセットされ、アドレス
ＰＬがアドレス発生回路６６にセットされて、フラグレ
ジスタＦＲＯが調べられる。これが「１」であるため、
フラグレジスタＦＲＩでの処理は終了する。

次に、フラグレジスタＦＲ２の処理が行なわれる。Ｒ初
の符号は、論理値のｒｌＪである。このため、アドレス
発生回路６６にセットされているアドレスｐｔが用いら
れて、対応するフラグレジスタＦＲＩにｒｌＪがセット
される。また、次の符号が「０」であり、その次の符号
がｒｃＶＩＪである。

このため、フラグレジスタＦ旧における処理と同様に、
フラグレジスタＦ［ｔ２．ベクトルレジスタＶＲ２の所
定のアドレスに対応する符号がセットされる。

更に、フラグレジスタＦＲＩのフラグの（直が調べられ
る。すると、論理値が「０」であるため、この「０」の
アドレスに対応するベクトルレジスタＶＲＩのベクトル
ＶＯが、フラグレジスタＦＲＩのアドレスに対応するフ
ラグレジスタＦＲ２の２個のアドレスのレジスタにセッ
トされる。

以上の処理が繰り返されて、ベクトルメモリ６８上に６
４個のベクトルがセラＩＮされ、これが出力される。

〈実施例の効果〉以上のように、本実施例によれば、次のような効果があ
る。

（１）従来の手法では、差分ベクトルに対して符号の割
り当てが行なわれるため、各ベクトルに対し最低１ビツ
トの符号が必要とされる。このため、圧縮効率を挙げる
ことができないなどの不都合がある。

これに対し、本実施例では、ブロックの統合による動き
ベクトルの階層的符号化が行なわれる。

このため、特に背景のような画像における一定の動きベ
クトルのような場合や、形の変化の少ない物体の移動な
どの場合等の従来の手法では圧縮効率を挙げることがで
きない部分において、大幅な圧縮効率の向上を図ること
ができ、また、複数の手段により得られたベクトルの符
号化を行なうことが可能となる。

（２）更に、マクロブロック単位の動きベクトルの符号
イヒが行なわれるため、伝送路における誤りの伝搬は、
マクロブロック内にとどめることが可能となる。

〈他の実施例〉なお、本発明は、何ら上記実施例に限定されるものでは
なく、ツ１＾は、第１１図に示した符号系を、第１５図
に示すように構成してもよい、この構成例は、ベクトル
レジスタ７０．フラグレジスタ７２をいずれも一つのメ
モリで構成し、また、比較回路７４も共通に構成したも
のである。

また、第１４図に示した復号系を、第１６図に示すよう
に構成してもよい。この構成例も、ベタ１〜ルレジスタ
８０．フラグレジスタ８２をいずれも一つのメモリで構
成し、また、制御回路８４も共通に構成したものである
。

いずれも、動作は上述した通りであるが、回路構成は大
幅に簡略化される。

また、上記実施例は、テレビジョン信号のディジタル化
において用いられる動きベクトルが対象としているが、
その他のベクトル量を対象としてもよい。

［発明の効果］以上説明したように、本発明によれば、符号化の圧縮効
率の向上を図ることができるとともに、複数の手段によ
って得られたベクトルの符号化復号化を良好に行なうこ
とができ、更には、伝送路における誤りの伝搬の程度の
低減を図ることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す符号系の全体構成図、
第２図〜第８図は前記実施例における符号化の手法を示
す説明図、第９図および第１０図は他の符号化の手法を
示す説明図、第１１図は符号系の構成例を示すブロック
図、第１２１Ｊおよび第１３図は第１１図の符号系の動
作を示す説明図、第１４図は第１１図の符号系に対応す
る復号系を示すブロック図、第１５図および第１６図は
他の実施例を示すブロック図である。１０．２４・・・セレクタ、１２〜２２・・・フレーム
メモリ、２６・・・セグメント間動きベクトル検出回路
、２８・・・フレーム間動きベクトル検出回路、３０・
・・動き補償回路、３２・・・フレーム内符号化回路、
３４・・・セグメント間動きベクトル符号化回路、３６
・・・動きベクトル選択回路、３８・・・動きベクトル
符号化回路、４０・・・フレーム内復号化回路、４２・
・・差分符号化回路、４４・・・フレーム内復号化回路
、４６・・・バッファ。特許出願人　　日本ビクター株式会社代表者　垣木邦夫第７５図、ダλ 第図

Claims

【特許請求の範囲】

（１）複数個のベクトルを不等長符号化するベクトル符
号化装置において、前記複数個のベクトルを所定数のブ
ロックに分割するブロック分割手段と、分割されたブロ
ックに含まれるベクトルの同一性を判定するベクトル判
定手段と、これによりすべてのベクトルが同一であると
判定されたときには、その旨を表わす符号とそのベクト
ルを表わす符号とを割り当て、同一でないと判定された
ときには、その旨を表わす符号を割り当てるとともに前
記ブロック分割手段に分割指令を行ない、前記ブロック
分割手段による分割が終了したときには、最終ブロック
内の異なるベクトル毎に符号を割り当てる符号化手段と
を備えたことを特徴とするベクトル符号化装置。
（２）Ｍフレーム間の動きベクトル（ＭＶ＿Ｍ）より推
定されるフレーム間動きベクトル（ＭＶ＿ｉ）と、この
フレーム間動きベクトル（ＭＶ＿ｉ）より適応的に動き
ベクトル（ＭＶ）を選択し、動き補償予測符号化を行な
う際の動きベクトル（ＭＶ）の符号化においては、Ｍフ
レーム間の動きベクトル（ＭＶ＿Ｍ）より推定されるフ
レーム間動きベクトルが用いられた場合、１個の特定の
符号を割り当て、フレーム間動きベクトル（ＭＶ＿ｉ）
が用いられた場合、そのフレーム間動きベクトル（ＭＶ
＿ｉ）を符号化することを特徴とするベクトル符号化装
置。
（３）請求項２記載のベクトル符号化装置において、前
記動きベクトル（ＭＶ）を所定数のブロックに分割する
ブロック分割手段と、前記動きベクトル（ＭＶ）全体よ
り分割されたブロックに含まれるベクトルの同一性を判
定するベクトル判定手段と、これによりすべてのベクト
ルが同一であると判定されたときには、その旨を表わす
符号とそのベクトルを表わす符号とを割り当て、同一で
ないと判定されたときには、その旨を表わす符号を割り
当てるとともに前記ブロック分割手段に分割指令を行な
い、前記ブロック分割手段による分割が終了したときに
は、最終ブロック内のベクトル毎に符号を割り当てる符
号化手段とを備えたことを特徴とするベクトル符号化装
置。
（４）請求項３記載のベクトル符号化装置において、ブ
ロック内に異なるベクトルが存在する場合、前記フレー
ム間動きベクトル（ＭＶ＿ｉ）の符号化においては、近
傍ベクトルの内、一定の位置の近傍ベクトルとの差分ベ
クトルを符号化し、そのベクトルがＭフレーム間の動き
ベクトル（ＭＶ＿Ｍ）である場合、近傍ベクトルの内、
次の一定の位置の近傍ベクトルとの差分ベクトルを符号
化し、Ｍフレーム間の動きベクトル（ＭＶ＿Ｍ）より推
定される動きベクトルの符号化においては、その情報に
符号を割り当てることを特徴とするベクトル符号化装置
。
（５）請求項３記載のベクトル符号化装置において、ブ
ロック内に異なるベクトルが存在する場合、前記フレー
ム間動きベクトル（ＭＶ＿ｉ）の符号化においては、一
定ベクトルとの差分ベクトルを符号化し、Ｍフレーム間
の動きベクトル（ＭＶ＿Ｍ）より推定される動きベクト
ルの符号化においては、その情報に符号を割り当てるベ
クトル符号化装置。
（６）請求項１〜５のいずれかに記載のベクトル符号化
装置によって符号化された符号を復号化するベクトル復
号化装置。