JPH0222597B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はヘリカルスキヤン方式のビデオテープ
レコーダ（以下VTRと略称する）に関するもの
で、高速再生あるいは逆転高速再生においてノイ
ズバーやスキユーが発生しないVTRに係る。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a helical scan video tape recorder (hereinafter abbreviated as VTR), and relates to a VTR that does not generate noise bars or skew during high-speed playback or reverse high-speed playback.

従来例の構成とその問題点 近年、VTRは記録時間の長時間化、多機能化、
小型化およびコストダウンの方向で開発がどんど
ん進められている。特に、多機能化の方向では、
互いにアジマス角度の異なる２つの主回転ヘツド
の近傍にそれぞれアジマス角度の異なる補助回転
ヘツドを設けることにより、画像ぶれのないフイ
ールドスチル再生や、ノイズバーのない多倍速再
生を実現する手段が知られている。さらに、多倍
速再生において主回転ヘツドと補助回転ヘツドの
切り換え部において発生するスキユーを検出し、
可変遅延線を用いて補正する方法が提案されてい
る。しかし、切換え部において、切換え信号がチ
ヤタリングを起こしたりするとスキユー検出回路
が誤動作し、スキユーが補正できない。また、切
換え信号にチヤタリングを起こさないようにする
ためには、切換え信号検出部においてヒステリシ
スを持たせれば良いが、ヒステリシスを持たせる
ことにより希望の切換え位置に対して大きく遅れ
てしまい、場合によつては切換え位置の遅れによ
りノイズバーが発生するという問題点を有してい
る。Conventional configuration and its problems In recent years, VTRs have become longer recording times, more multifunctional,
Development is progressing rapidly in the direction of miniaturization and cost reduction. Especially in the direction of multifunctionality,
A known method is to provide field still playback without image blur or multi-speed playback without noise bars by providing auxiliary rotary heads with different azimuth angles near two main rotary heads with different azimuth angles. . Furthermore, it detects the skew that occurs at the switching section between the main rotary head and the auxiliary rotary head during multi-speed playback,
A correction method using a variable delay line has been proposed. However, if the switching signal causes chattering in the switching section, the skew detection circuit will malfunction and the skew cannot be corrected. In addition, in order to prevent chattering in the switching signal, it is possible to provide hysteresis in the switching signal detection section, but adding hysteresis may result in a large delay with respect to the desired switching position. However, there is a problem in that noise bars are generated due to a delay in the switching position.

これを第１図〜第４図を用いてさらに詳しく説
明する。第１図は回転ヘツド部の構成図を示す。
第１図において、Ｍ１は＋6゜のアジマス角を有す
る主回転ヘツドであり、Ｓ１は−6゜のアジマス角
を有する補助回転ヘツドである。Ｍ２は−６のア
ジマス角を有する別の主回転ヘツドであり、Ｓ２
は＋6゜のアジマス角を有する別の補助回転ヘツド
である。主回転ヘツドＭ１とＭ２とは互いに180゜
離れており、補助回転ヘツドＳ１とＳ２も互いに
180゜離れている。これらの主回転ヘツドと補助回
転ヘツドは、たとえば、映像信号の２水平同期信
号期間に相当する距離だけ離れて、第１図に示す
ように、回転デイスク（またはドラム）３の同一
回転平面上に取り付けられている。回転デイスク
３は回転軸４を介して、モータ５により、矢印９
の方向に1800r.p.mの回転数で回転せられる。回
転デイスク３の回転位相は、マグネツト１３，１
５および検出ヘツド１４により検出される。磁気
テープ６は、ガイドポスト７および８に案内さ
れ、上記回転デイスク３の周囲に180゜以上にわた
つて巻付けられ、矢印１０の方向に、ピンチロー
ラ１１およびキヤプスタン１２でもつて走行せら
れる。 This will be explained in more detail using FIGS. 1 to 4. FIG. 1 shows a block diagram of the rotary head section.
In FIG. 1, M1 is the main rotating head with an azimuth angle of +6° and S1 is the auxiliary rotating head with an azimuth angle of -6°. M2 is another main rotating head with an azimuth angle of -6, and S2
is another auxiliary rotating head with an azimuth angle of +6°. The main rotating heads M1 and M2 are 180° apart from each other, and the auxiliary rotating heads S1 and S2 are also separated from each other by 180°.
180° apart. The main rotary head and the auxiliary rotary head are separated by a distance corresponding to, for example, two horizontal synchronizing signal periods of the video signal, and are placed on the same rotation plane of the rotary disk (or drum) 3, as shown in FIG. installed. The rotary disk 3 is rotated by a motor 5 via a rotary shaft 4 in the direction of an arrow 9.
It is rotated in the direction of 1800rpm. The rotational phase of the rotating disk 3 is determined by the magnets 13 and 1.
5 and detection head 14. The magnetic tape 6 is guided by guide posts 7 and 8, wrapped around the rotary disk 3 over 180 degrees, and is run in the direction of arrow 10 by a pinch roller 11 and a capstan 12.

アジマス記録された上記磁気テープ６の模式的
なトラツクパターンを第２図に示す。第２図にお
いて、トラツク９９，１０１，１０３，１０５，
１０７および１０９は＋6゜のアジマス角を有する
回転ヘツドＭ１で記録され、トラツク１００，１
０２，１０４，１０６，１０８および１１０は−
6゜のアジマス角を有する主回転ヘツドＭ２で記録
されたトラツクである。 A schematic track pattern of the magnetic tape 6 on which azimuthal recording was performed is shown in FIG. In FIG. 2, tracks 99, 101, 103, 105,
107 and 109 are recorded with a rotary head M1 having an azimuth angle of +6°, tracks 100, 1
02, 104, 106, 108 and 110 are -
The track was recorded with the main rotary head M2 having an azimuth angle of 6°.

第２図の各トラツクにおける斜線は水平同期信
号記録位置を示し、その傾斜角はアジマス角を示
している（磁気テープ６の幅方向の半分は斜線の
記入を省略している）。また隣接トラツクにおけ
る斜線のずれは、記録された水平同期信号が、シ
リンダのジツタのためにずれていることを示して
いる。なお、第２図は、磁気テープ６が１倍速
（記録時のテープ速度と同じ）で走行している時
のトラツクパターンを示している。それ故、１倍
速再生時、主回転ヘツドＭ１がフイールド開始点
において、トラツク１０１の始点を走査したとす
ると、そのフイールド終端においてはトラツク１
０１の終点を走査する。高速再生時の一例とし
て、第２図において破線で示すように９倍速再生
時、主回転ヘツドＭ１がフイールド開始点におい
て、トラツク１０１の始点を走査したとすると、
そのフイールド終端においては、トラツク１０９
の終点を走査する。補助回転ヘツドＳ１は上記回
転ヘツドＭ１と同一回転平面を有し、主回転ヘツ
ドＭ１に近接して（本実施例においては、映像信
号の２水平同期信号期間相当の距離だけ離れて）
取付けられているので、主回転ヘツドＭ１をほぼ
同一の走査を行なう。このような９倍速再生時に
おいて、主回転ヘツドＭ１は＋6゜のアジマス角を
有するため、第３図Ａに示すようなヘツド出力信
号を得る。また補助回転ヘツドＳ１は−6゜のアジ
マス角度を有するため、第３図Ｂに示すようなヘ
ツド出力信号を得る。通常、これらのヘツド出力
信号は、搬送波周波数が約3.9MHzであるFM変調
された輝度信号と、色副搬送波周波数が約629M
Hzに低域変換された搬送色信号とから成り立つて
いる。第３図Ｆに時間スケールを示した。これ
は、t₀がフイールド開始時刻を示しており、t₅が
フイールド終端時刻を示している。ここで第３図
Ａに示すような高速再生時において、フイールド
内に数本のノイズバー（ヘツド出力信号が零の部
分）が生じる。これは、主回転ヘツドＭ１の再生
出力信号のレベル低下部分を、第３図Ｂに示すよ
うな補助回転ヘツドＳ１の再生出力信号で置き換
えることにより第３図Ｃに示すように取り除くこ
とができる。しかし上記のように主回転ヘツド再
生信号と補助回転ヘツド再生信号を切り換える際
には、記録された水平同期信号のずれが、再生さ
れる水平同期信号の間隔の変化となるため画面上
にスキユーが現われる。 The diagonal lines in each track in FIG. 2 indicate the horizontal synchronizing signal recording position, and the inclination angle thereof indicates the azimuth angle (the diagonal lines are omitted for half of the width of the magnetic tape 6). Also, the shift of the diagonal lines in adjacent tracks indicates that the recorded horizontal synchronization signal is shifted due to cylinder jitter. Note that FIG. 2 shows a track pattern when the magnetic tape 6 is running at 1x speed (same as the tape speed during recording). Therefore, when the main rotary head M1 scans the start point of track 101 at the field start point during 1x speed playback, at the end of the field, track 101 is scanned.
Scan the end point of 01. As an example of high-speed playback, suppose that during 9x speed playback, the main rotary head M1 scans the start point of the track 101 at the field start point, as shown by the broken line in FIG.
At the end of the field, track 109
Scan the end point of. The auxiliary rotary head S1 has the same rotation plane as the rotary head M1, and is located close to the main rotary head M1 (in this embodiment, separated by a distance corresponding to two horizontal synchronizing signal periods of the video signal).
Since the main rotary head M1 is attached, the main rotary head M1 is scanned in substantially the same manner. During such nine-times speed reproduction, the main rotary head M1 has an azimuth angle of +6 degrees, so that a head output signal as shown in FIG. 3A is obtained. Further, since the auxiliary rotary head S1 has an azimuth angle of -6°, a head output signal as shown in FIG. 3B is obtained. Typically, these head output signals are an FM modulated luminance signal with a carrier frequency of approximately 3.9MHz and a chrominance subcarrier frequency of approximately 629MHz.
It consists of a carrier color signal that has been low frequency converted to Hz. The time scale is shown in Figure 3F. Here, t ₀ indicates the field start time, and t ₅ indicates the field end time. During high-speed reproduction as shown in FIG. 3A, several noise bars (portions where the head output signal is zero) occur within the field. This can be eliminated as shown in FIG. 3C by replacing the reduced level portion of the playback output signal of the main rotary head M1 with the playback output signal of the auxiliary rotary head S1 as shown in FIG. 3B. However, when switching between the main rotary head reproduction signal and the auxiliary rotary head reproduction signal as described above, the deviation of the recorded horizontal synchronization signal causes a change in the interval of the horizontal synchronization signal that is reproduced, resulting in skew on the screen. appear.

さらに第３図Ａ，Ｂのヘツド出力信号は理想的
に示したものであり、実際は、第４図Ａ，Ｂに示
すように走行系やテープのバタツキ等によりレベ
ル変動を生じたり、再生出力信号に含まれている
水平同期の情報（15.734KHz）等の影響を受けて
いる。さらに、近年のVTRは標準モードと長時
間モードの２種類以上の時間モードがあるため、
回転ヘツドのトラツク幅をあまり広くできなくな
り、第４図Ａ，Ｂ再生出力信号がレベル低下して
ノイズバーとなる期間も多くなる。そのために第
３図Ｅの主・補助ヘツド切換え信号は第４図Ｅの
ようなチヤタリングを含んだものとなる。 Furthermore, the head output signals in Figures 3A and B are shown ideally; in reality, as shown in Figures 4A and B, level fluctuations may occur due to the running system, tape flapping, etc., and the playback output signal may vary. It is affected by the horizontal synchronization information (15.734KHz) included in the . Furthermore, recent VTRs have two or more time modes: standard mode and long time mode.
The track width of the rotary head cannot be made very wide, and the period in which the reproduced output signals of FIGS. 4A and 4B decrease in level and become noise bars increases. Therefore, the main/auxiliary head switching signal shown in FIG. 3E includes chattering as shown in FIG. 4E.

この再生出力信号を切換える際に、スキユーが
発生するのであるから、チヤタリングを含んだ第
４図Ｅの如き主・補助ヘツド切換え信号で切換え
を行なつたものでは、切換え部で短時間にスキユ
ーが発生しすぎてスキユーを十分補正できない。 Skew occurs when switching this reproduction output signal, so if switching is performed using the main/auxiliary head switching signal as shown in Fig. 4E, which includes chattering, skew will occur in a short time at the switching section. It occurs too much and the skew cannot be sufficiently corrected.

発明の目的 本発明は、再生出力信号を可変遅延線に通しそ
の遅延時間を変化させることにより、水平同期信
号間隔の変化を補正し、発生したスキユーを取り
除くとともに、主・補助ヘツド切換え信号に生じ
たチヤタリングを除去してスキユーの取り除きを
さらに確実にし、良好な多倍速再生画を得ること
のできるビデオテープレコーダを提供することを
目的とするものである。Purpose of the Invention The present invention corrects changes in the horizontal synchronizing signal interval by passing the reproduced output signal through a variable delay line and changing the delay time, thereby eliminating the skew that occurs in the main/auxiliary head switching signal. It is an object of the present invention to provide a video tape recorder which can further ensure removal of skew by removing chattering and obtain good multi-speed playback images.

発明の構成 本発明は、互いにアジマス角度の異なる第１お
よび第２の主回転ヘツドを回転基板の180゜の位置
に設け、アジマス角度が前記第１の主回転ヘツド
と異なり前記第２の主回転ヘツドと同一の第３の
補助回転ヘツドおよびアジマス角度が前記第２の
主回転ヘツドと異なり前記第１の主回転ヘツドと
同一の第４の補助回転ヘツドをそれぞれ前記第１
および第２の主回転ヘツドの近傍で回転ヘツド基
板の180゜の位置に設け、磁気テープを記録時のテ
ープ走行速度とは異なつた数種の速度で走行させ
る手段と、前記第１および第２の主回転ヘツドの
再生出力信号と前記第３および第４の補助回転ヘ
ツドの再生出力信号をそれぞれエンベロープ検波
する手段と、このエンベロープ検波信号同士のレ
ベルを比較する手段と、この比較手段の出力信号
のチヤタリングを除去する手段と、このチヤタリ
ング除去手段の出力信号により、前記主回転ヘツ
ドの再生出力信号レベルの低下区間を前記補助回
転ヘツドの再生出力信号に置き換えるスイツチ手
段と、前記スイツチ手段により得た再生出力信号
を可変遅延線に通し、前記可変遅延線の遅延時間
を変化させることにより、前記置き換え時に発生
するスキユーを検出して除去する制御手段を具備
し、前記チヤタリング除去手段のチヤタリング除
去幅を再生速度に応じて変えるように構成したも
のであり、これにより良好な多倍速再生画を得る
ことができるものである。Structure of the Invention The present invention provides first and second main rotation heads having different azimuth angles at positions of 180 degrees on a rotating board, and having different azimuth angles than the first main rotation head. a third auxiliary rotary head having the same azimuth angle as the second main rotary head; and a fourth auxiliary rotary head having the same azimuth angle as the first main rotary head;
and a means for running the magnetic tape at several speeds different from the tape running speed during recording, which is provided near the second main rotating head at a position 180 degrees from the rotating head substrate; means for envelope-detecting the reproduced output signal of the main rotary head and the reproduced output signals of the third and fourth auxiliary rotary heads, means for comparing the levels of the envelope detected signals, and an output signal of the comparing means. means for removing chattering, a switch means for replacing the drop period of the playback output signal level of the main rotary head with a playback output signal of the auxiliary rotary head using the output signal of the chattering removal means; control means for detecting and removing skew occurring at the time of replacement by passing the reproduced output signal through a variable delay line and changing the delay time of the variable delay line; It is configured to change according to the playback speed, thereby making it possible to obtain good multi-speed playback images.

実施例の説明 以下本発明の一実施例を図面に基づいて説明す
る。第５図は本発明の一実施例のブロツク図を示
し、主回転ヘツドＭ１，Ｍ２および補助回転ヘツ
ドＳ１，Ｓ２の再生出力信号はそれぞれ再生増幅
器２１，２２，２３および２４で増幅されてスイ
ツチ２５，２６に入力される。スイツチ２５，２
６の可動片は、ヘツドスイツチ信号（第３図、第
４図Ｄ）がＨレベルの時はたとえばＸ側に、Ｌレ
ベルの時はＹ側に接続される。ここでヘツドスイ
ツチ信号は第１図に示した180゜離れた２つのマグ
ネツト１３，１５により検出ヘツド１４に得られ
る出力信号を信号処理部１６で処理した信号であ
つて、１フイールドごとにＨレベル、Ｌレベルを
繰り返す。なお、マグネツト１３，１５は極性が
異なり、シリンダの位相を180゜毎に検出できるの
で、フイールドの区別が可能である。４１はヘツ
ドスイツチ信号の入力端子である。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below based on the drawings. FIG. 5 shows a block diagram of an embodiment of the present invention, in which the regenerative output signals of the main rotary heads M1, M2 and the auxiliary rotary heads S1, S2 are amplified by regenerative amplifiers 21, 22, 23, and 24, respectively, and then sent to the switch 25. , 26. switch 25,2
The movable piece 6 is connected, for example, to the X side when the head switch signal (FIGS. 3 and 4 D) is at H level, and to the Y side when it is at L level. Here, the head switch signal is a signal obtained by processing the output signal obtained by the detection head 14 by the two magnets 13 and 15 separated by 180 degrees shown in FIG. Repeat L level. The magnets 13 and 15 have different polarities, and the cylinder phase can be detected every 180 degrees, so the fields can be distinguished. 41 is an input terminal for a head switch signal.

今ヘツドスイツチ信号がＨレベルとすると、主
回転ヘツドＭ１、補助回転ヘツドＳ１から、たと
えば第４図Ａ，Ｂにそれぞれ示すような再生出力
が得られ、同様にヘツドスイツチ信号がＬレベル
の時は、主回転ヘツドＭ２、補助回転ヘツドＳ２
から第４図Ａ，Ｂに示すのと同様の信号が得ら
れ、これらがエンベロープ検波回路２７，２８に
入力されると同時にスイツチ３４のＸ側とＹ側に
入力される。エンベロープ検波回路２７，２８は
周知のダイオード検波回路等で構成されており、
この出力信号はコンパレータ２９に入力され、エ
ンベロープ比較が行なわれる。コンパレータ２９
の出力信号は第４図Ｅに示す主・補助ヘツド切換
え信号であり、チヤタリングを含んでいる。３０
がチヤタリング除去回路３１の入力端子であり、
コンパレータ２９の出力信号が入力される。チヤ
タリング除去回路３１で主・補助ヘツド切換え信
号のチヤタリングを除去し、チヤタリング除去回
路３１の出力端子３２に出力される。チヤタリン
グが除去された主・補助ヘツド切換え信号はＤ型
フリツプフロツプ回路３３のＤ入力端子に供給さ
れる。Ｄ型フリツプフロツプ回路３３のＣ入力端
子には後述の水平同期信号分離回路４０で得られ
た水平同期信号が入力されている。Ｄ型フリツプ
フロツプ回路３３のＱ出力端子には主・補助ヘツ
ド切換え信号を水平同期信号で同期をとつた信号
が出力され、スイツチ３４の制御信号となる。ス
イツチ３４の可動片は、たとえば、Ｄ型フリツプ
フロツプ回路３３の出力信号がＨレベルの時はＹ
側、Ｌレベルの時はＸ側に接続されるようにすれ
ば、スイツチ３４の出力端には第４図Ｃに示す再
生出力信号が得られる。このノイズバーのない再
生出力信号はスキユー補正回路３６を通して映像
信号復調回路３８に入力され、スキユーやノイズ
バーのない再生映像信号が得られる。３５はスキ
ユー補正回路３６の入力端子、３７はスキユー補
正回路３６の出力端子、３９は再生映像信号出力
端子である。上記再生映像信号は水平同期信号分
離回路４０に入力されている。 If the head switch signal is now at the H level, the main rotary head M1 and the auxiliary rotary head S1 will produce playback outputs as shown in FIGS. 4A and B, respectively.Similarly, when the head switch signal is at the L level, the main Rotating head M2, auxiliary rotating head S2
From this, signals similar to those shown in FIGS. 4A and 4B are obtained, and these signals are input to the envelope detection circuits 27 and 28 and simultaneously input to the X and Y sides of the switch 34. The envelope detection circuits 27 and 28 are composed of well-known diode detection circuits, etc.
This output signal is input to a comparator 29 and envelope comparison is performed. Comparator 29
The output signal is the main/auxiliary head switching signal shown in FIG. 4E, and includes chattering. 30
is the input terminal of the chattering removal circuit 31,
The output signal of comparator 29 is input. The chattering removal circuit 31 removes chattering from the main/auxiliary head switching signal and outputs it to the output terminal 32 of the chattering removal circuit 31. The main/auxiliary head switching signal from which chattering has been removed is supplied to the D input terminal of the D-type flip-flop circuit 33. A horizontal synchronizing signal obtained from a horizontal synchronizing signal separation circuit 40, which will be described later, is input to the C input terminal of the D-type flip-flop circuit 33. A signal obtained by synchronizing the main/auxiliary head switching signal with a horizontal synchronizing signal is output to the Q output terminal of the D-type flip-flop circuit 33, and serves as a control signal for the switch 34. For example, when the output signal of the D-type flip-flop circuit 33 is at H level, the movable piece of the switch 34 is
If the output terminal of the switch 34 is connected to the X side when it is at the L level, the reproduced output signal shown in FIG. 4C can be obtained at the output terminal of the switch 34. This reproduced output signal without noise bars is inputted to the video signal demodulation circuit 38 through the skew correction circuit 36, and a reproduced video signal without skew or noise bars is obtained. 35 is an input terminal of the skew correction circuit 36, 37 is an output terminal of the skew correction circuit 36, and 39 is a reproduced video signal output terminal. The reproduced video signal is input to a horizontal synchronization signal separation circuit 40.

次にスキユーの補正方法について第６図および
第７図を用いて説明する。スキユーは前記のよう
に水平同期信号の間隔が変化することにより生ず
るから、再生出力信号を遅延線に通し、遅延時間
を切り換え、間隔を補正することにより取り除く
ことができる。そのためには間隔の変化を検出し
誤差信号を得なければならない。誤差信号は位相
比較器、ローパスフイルタ、電圧制御型発振器よ
り成る閉ループ回路より次のようにして得る。 Next, a skew correction method will be explained using FIGS. 6 and 7. Since skew is caused by a change in the interval of the horizontal synchronizing signal as described above, it can be removed by passing the reproduced output signal through a delay line, switching the delay time, and correcting the interval. To do this, it is necessary to detect the change in the interval and obtain an error signal. The error signal is obtained from a closed loop circuit consisting of a phase comparator, a low-pass filter, and a voltage controlled oscillator as follows.

第５図において、入力端子３５に得られるノイ
ズバーのない再生出力信号を第６図の映像信号復
調回路５１により再生映像信号に復調し、水平同
期信号分離回路５２を通し、水平同期信号を取り
出し、位相比較器５３に入力する。位相比較器５
３に入力された水平同期信号は、電圧制御型発振
器５４の出力と位相を比較される。位相差は誤差
信号電圧となつて位相比較器５３の出力端子に現
われる。この出力はローパスフイルタ５５を経て
電圧制御型発振器５４の発振周波数を制御する。
従つて誤差電圧は、たとえば第７図Ａに示すよう
な波形となり、誤差の情報はその尖頭値に現われ
る。 In FIG. 5, a reproduced output signal without noise bars obtained at the input terminal 35 is demodulated into a reproduced video signal by the video signal demodulation circuit 51 in FIG. It is input to the phase comparator 53. Phase comparator 5
The horizontal synchronization signal inputted to the oscillator 3 is compared in phase with the output of the voltage controlled oscillator 54. The phase difference appears at the output terminal of the phase comparator 53 as an error signal voltage. This output passes through a low pass filter 55 and controls the oscillation frequency of the voltage controlled oscillator 54.
Therefore, the error voltage has a waveform as shown in FIG. 7A, for example, and error information appears at its peak value.

このようにして得られた誤差信号電圧を第１お
よび第２のサンプルホールド回路５７，５８で構
成される演算回路５９に入力し、電圧制御型発振
器６０を動作させる信号を得る。この電圧制御型
発振器６０の出力は第７図Ｂのようになり、この
出力電圧によりCCD遅延線６１は主回転ヘツド
Ｍ１，Ｍ２と補助回転ヘツドＳ１，Ｓ２を切り換
えた時に、位相比較器５３より得られた誤差信号
電圧に応じて、その時の遅延時間を増減させるよ
うに制御する。従つて演算回路５９は誤差信号電
圧の尖頭値を誤差信号電圧が現われる直前の演算
回路５９の出力値に加え、それを新たな出力値と
するように演算を行う。実際の動作は次のように
行う。 The error signal voltage thus obtained is input to an arithmetic circuit 59 composed of first and second sample and hold circuits 57 and 58 to obtain a signal for operating the voltage controlled oscillator 60. The output of this voltage controlled oscillator 60 is as shown in FIG. The delay time at that time is controlled to be increased or decreased in accordance with the obtained error signal voltage. Therefore, the arithmetic circuit 59 adds the peak value of the error signal voltage to the output value of the arithmetic circuit 59 immediately before the error signal voltage appears, and performs an arithmetic operation such that this becomes a new output value. The actual operation is as follows.

位相比較器５３の出力に得られた誤差信号電圧
は、第２のサンプルホールド回路５８の出力と加
算されてタイミング信号発生回路６２より出力さ
れるサンプルパルスにより第１のサンプルホール
ド回路５７に記憶される。この時、第２のサンプ
ルホールド回路５８にはサンプルパルスが入力さ
れず、出力値は変化しない。次にタイミング信号
発生回路６２よりサンプルパルスが第２のサンプ
ルホールド回路５８に送られ、この第２のサンプ
ルホールド回路５８に記憶されてその値が出力さ
れる。このようにして誤差信号電圧が次々と積算
されて第２のサンプルホールド回路５８の出力に
現われる。また、２つのサンプルホールド回路５
７，５８は入力端子４２に入力される垂直同期信
号によりリセツトされ、誤差信号電圧が積算され
て回路が飽和するのを防ぐ。 The error signal voltage obtained at the output of the phase comparator 53 is added to the output of the second sample and hold circuit 58 and stored in the first sample and hold circuit 57 by a sample pulse outputted from the timing signal generation circuit 62. Ru. At this time, no sample pulse is input to the second sample hold circuit 58, and the output value does not change. Next, the sample pulse is sent from the timing signal generation circuit 62 to the second sample hold circuit 58, stored in the second sample hold circuit 58, and its value is output. In this way, the error signal voltages are integrated one after another and appear at the output of the second sample and hold circuit 58. In addition, two sample and hold circuits 5
7 and 58 are reset by the vertical synchronizing signal input to the input terminal 42 to prevent the error signal voltage from being integrated and the circuit from becoming saturated.

このようにして得られた演算回路５９の出力を
電圧制御型発振器６０に加え発振周波数を変える
ことにより、CCD遅延線６１の遅延時間を可変
し、発生したスキユーを補正することができる。 By applying the output of the arithmetic circuit 59 obtained in this manner to the voltage controlled oscillator 60 and changing the oscillation frequency, the delay time of the CCD delay line 61 can be varied and the generated skew can be corrected.

以上のように水平同期信号の間隔変化を検出
し、遅延線によつて間隔を整えるのであるが、検
出から遅延線を切り換えるまでには処理時間を要
する。従つて、その期間の信号は水平同期信号の
間隔が補正されていないので、１水平同期信号間
（以下、1Hと称す）前の信号とつぎのように置き
換える。タイミング信号発生回路６２から補正処
理を行う間、Ｈレベルとなる信号が第６図のスイ
ツチ６４に送られ、その時、可動片がＸ側に接続
される。その結果、補正処理を行う間は1H遅延
線６３を経た信号、すなわち1H前の信号に置き
かえられ、それが出力端子３７に得られる。 As described above, a change in the interval of the horizontal synchronizing signal is detected and the interval is adjusted using a delay line, but processing time is required from detection to switching the delay line. Therefore, since the interval between horizontal synchronizing signals has not been corrected in the signal during that period, the signal from one horizontal synchronizing signal period (hereinafter referred to as 1H) before is replaced as follows. During correction processing from the timing signal generation circuit 62, a signal at H level is sent to the switch 64 in FIG. 6, and at this time the movable piece is connected to the X side. As a result, while the correction process is being performed, the signal that has passed through the 1H delay line 63, that is, the signal 1H before, is replaced, and this is obtained at the output terminal 37.

このようにして高速再生時にノイズバーがな
く、しかも主回転ヘツド、補助回転ヘツドを切り
換える際にスキユーのない再生画面を得ることが
できる。 In this way, it is possible to obtain a playback screen without noise bars during high-speed playback and without skew when switching between the main rotary head and the auxiliary rotary head.

逆転高速再生時においては、主回転ヘツドＭ
１，Ｍ２および補助回転ヘツドＳ１，Ｓ２の磁気
テープ６に対する走査軌跡は前述した説明と異る
が、第３図ＡおよびＢに示すような主回転ヘツド
Ｍ１，Ｍ２の出力信号および補助回転ヘツドＳ
１，Ｓ２の出力信号と同等な（すなわち、最大出
力レベルを示す点の時刻と最小出力レベルを示す
点の時刻とがほぼ一致する）関係を有するため、
第５図に示した回路構成により高速再生時と同等
の効果が得られる。 During reverse high-speed playback, the main rotating head M
Although the scanning trajectories of the magnetic tape 6 of the main rotary heads M1, M2 and the auxiliary rotary heads S1, S2 are different from those described above, the output signals of the main rotary heads M1, M2 and the auxiliary rotary heads S as shown in FIGS.
1. Since it has a relationship equivalent to the output signal of S2 (that is, the time of the point indicating the maximum output level and the time of the point indicating the minimum output level almost match),
The circuit configuration shown in FIG. 5 provides the same effect as during high-speed reproduction.

ここで、タイミング信号発生回路６２は、たと
えば単安定マルチバイブレータにより構成され、
入力端子４１に入力されるヘツドスイツチ信号と
水平同期信号分離回路５２の水平同期信号を基準
にしてサンプルパルス、1H遅延線切換え信号を
作る。 Here, the timing signal generation circuit 62 is composed of, for example, a monostable multivibrator,
A sample pulse and a 1H delay line switching signal are generated based on the head switch signal input to the input terminal 41 and the horizontal synchronization signal of the horizontal synchronization signal separation circuit 52.

以上の説明から明らかなように、主・補助ヘツ
ド切換え信号にチヤタリングがあつた場合は、チ
ヤタリングの幅にもよるがスキユーが十分補正で
きない。次に、上記スキユー補正を十分に行なわ
せるためのチヤタリング除去回路の一実施例につ
いて、第８図および第９図を用いて説明する。第
８図はチヤタリング除去のためのロジツク部であ
り、第９図は第８図の要部波形図である。 As is clear from the above explanation, if there is chattering in the main/auxiliary head switching signal, the skew cannot be sufficiently corrected, although it depends on the width of the chattering. Next, an embodiment of a chattering removal circuit for sufficiently performing the above-mentioned skew correction will be described with reference to FIGS. 8 and 9. FIG. 8 shows a logic section for removing chattering, and FIG. 9 is a waveform diagram of the main part of FIG.

第８図はANDゲート回路１１１，１１２，１
１３，１３７とインバータ回路１１４とNAND
ゲート回路１１５，１１６，１１７，１１８，１
１９，１２２，１２３，１２４，１２６，１２
７，１２８，１２９，１３５および１３６とＤ型
フリツプフロツプ回路１３１，１３２，１３３，
１３４で構成されており、３０がチヤタリング除
去回路の入力端子、３２が出力端子である。 FIG. 8 shows AND gate circuits 111, 112, 1
13, 137 and inverter circuit 114 and NAND
Gate circuit 115, 116, 117, 118, 1
19, 122, 123, 124, 126, 12
7, 128, 129, 135 and 136 and D-type flip-flop circuits 131, 132, 133,
134, 30 is an input terminal of the chattering removal circuit, and 32 is an output terminal.

NANDゲート回路１１５と１１６でＲ−Ｓフ
リツプフロツプ回路を構成しており、以下同様に
１１７，と１１８，１１９と１２０，１２３と１
２４および１２７と１２８でそれぞれＲ−Ｓフリ
ツプフロツプ回路を構成している。 The NAND gate circuits 115 and 116 constitute an R-S flip-flop circuit, and in the same manner 117, 118, 119, 120, 123, and 1.
24, 127, and 128 each constitute an R-S flip-flop circuit.

Ｄ方フリツプフロツプ回路１３１，１３２，１
３３，１３４でカウンタを構成しており、カウン
タのクロツク信号は、たとえば水平同期信号や第
６図に示す水平同期信号周期の電圧制御型発振器
５４の出力信号を用い、１２５がクロツク信号の
入力端子である。Ｄ方フリツプフロツプ回路１３
１，１３２，１３３，１３４の各リセツト端子に
は、ANDゲート回路１１３の出力信号が入力さ
れており、ANDゲート回路１１３の出力信号が
Ｈレベルの時はカウンタ動作を禁止し、Ｌレベル
の時はカウンタ動作を行なうよう構成されてい
る。１３８，１３９，１４０が速度情報入力端子
であり、たとえば、正逆方向の３倍速と９倍速と
15倍速の速度切換えを行なう場合、３倍速が１３
８に、９倍速が１４０に、15倍速が１３９にそれ
ぞれ対応し、その速度の時にＨレベルとなる信号
がそれぞれ入力される。 D-side flip-flop circuit 131, 132, 1
33 and 134 constitute a counter, and the clock signal of the counter uses, for example, a horizontal synchronization signal or the output signal of a voltage-controlled oscillator 54 having a horizontal synchronization signal period shown in FIG. 6, and 125 is an input terminal for the clock signal. It is. D-side flip-flop circuit 13
The output signal of the AND gate circuit 113 is input to each reset terminal 1, 132, 133, and 134. When the output signal of the AND gate circuit 113 is at H level, counter operation is prohibited, and when it is at L level, it is prohibited. is configured to perform a counter operation. 138, 139, and 140 are speed information input terminals, for example, 3x speed and 9x speed in forward and reverse directions.
When changing speed to 15x, 3x speed is 13x
8, 9x speed corresponds to 140, and 15x speed corresponds to 139, and signals that become H level at those speeds are input, respectively.

次にこのように構成されている第８図のチヤタ
リング除去回路の９倍速時の動作について第９図
の波形図を用いて説明する。チヤタリング除去回
路の入力端子３０にチヤタリングを含んだ入力信
号ａが入力される。この入力信号はANDゲート
回路１１１に入力される。ANDゲート回路１１
１のもう一方の入力信号には、NANDゲート回
路１２３の出力信号ｊが入力されており、今Ｌレ
ベルからＨレベルに変わる時を説明すると、
ANDゲート回路１１１の出力にはチヤタリング
を含んだそのままの信号ｂが出力される。この時
NANDゲート回路１１５，１１６で構成されて
いるＲ−Ｓフリツプ回路の出力信号ｃはすでにセ
ツトされているためＨレベルのまま変化しない。
ANDゲート回路１１１とNANDゲート回路１１
６の出力信号ｂ，ｃが入力されているNANDゲ
ート回路１２１の出力信号ｄはｂを反転したもの
となる。 Next, the operation of the chattering removal circuit of FIG. 8 constructed as described above at 9 times speed will be explained using the waveform diagram of FIG. 9. An input signal a containing chattering is input to an input terminal 30 of the chattering removal circuit. This input signal is input to the AND gate circuit 111. AND gate circuit 11
The output signal j of the NAND gate circuit 123 is input to the other input signal of 1, and the time when it changes from the L level to the H level is explained as follows.
The AND gate circuit 111 outputs the signal b as it is, including chattering. At this time
Since the output signal c of the R-S flip circuit composed of NAND gate circuits 115 and 116 has already been set, it remains at the H level and does not change.
AND gate circuit 111 and NAND gate circuit 11
The output signal d of the NAND gate circuit 121 to which the output signals b and c of 6 are input is the inverted version of b.

NANDゲート回路１２１の出力信号ｄがＨレ
ベルからＬレベルに変わることによりNANDゲ
ート回路１１７，１１８で構成されているＲ−Ｓ
フリツプフロツプ回路がセツトされ、NANDゲ
ート回路１１７の出力信号ｅはＨレベルからＬレ
ベルに変わる。この出力信号ｅはANDゲート回
路１１３に入力されており、ANDゲート回路１
１３の出力信号ｐもＨレベルからＬレベルとな
り、Ｄ型フリツプフロツプ回路１３１，１３２，
１３３，１３４で構成されているカウンタ回路が
カウンタ動作を開始する。クロツク信号入力端子
１２５には、入力クロツク信号ｋが入力されてお
り、カウンタ動作を開始することによりＤ型フリ
ツプフロツプ回路１３１，１３２，１３３，１３
４のＱ出力信号はそれぞれｌ，ｍ，ｎに示すよう
になる。ここで、９倍速再生の時はＤ型フリツプ
フロツプ回路１３４のＱ出力信号はＬレベルのま
まなので省略している。NANDゲート回路１２
９に速度情報入力端子１４０からの９倍速時のＨ
レベルの信号とＤ型フリツプフロツプ回路１３
２，１３３からのＱ出力信号のｍ，ｎを入力する
ことにより、クロック信号ｋが５カウントされる
とNANDゲート回路１２９の出力信号にＨレベ
ルからＬレベルに変わる出力信号Ｏを得る。
NANDゲート回路１２９の出力信号ＯはANDゲ
ート回路１３７に入力され、この時３倍速度入力
端子１３８および15倍速入力端子１３９は共にＬ
レベルであるためNANDゲート回路１３５およ
び１３６はＨレベルであることから、ANDゲー
ト回路１３７の出力にはNANDゲート回路１２
９出力信号Ｏがそのまま出力される。 When the output signal d of the NAND gate circuit 121 changes from H level to L level, the R-S composed of NAND gate circuits 117 and 118
The flip-flop circuit is set, and the output signal e of the NAND gate circuit 117 changes from H level to L level. This output signal e is input to the AND gate circuit 113, and the AND gate circuit 1
The output signal p of 13 also changes from H level to L level, and the D-type flip-flop circuits 131, 132,
The counter circuit composed of 133 and 134 starts a counter operation. An input clock signal k is input to the clock signal input terminal 125, and by starting the counter operation, the D-type flip-flop circuits 131, 132, 133, 13
The four Q output signals are shown as l, m, and n, respectively. Here, during 9x speed reproduction, the Q output signal of the D-type flip-flop circuit 134 remains at the L level, so it is omitted. NAND gate circuit 12
9 is H at 9x speed from the speed information input terminal 140
Level signal and D-type flip-flop circuit 13
By inputting the Q output signals m and n from the NAND gate circuit 129, when the clock signal k is counted 5, an output signal O that changes from H level to L level is obtained as the output signal of the NAND gate circuit 129.
The output signal O of the NAND gate circuit 129 is input to the AND gate circuit 137, and at this time, both the 3x speed input terminal 138 and the 15x speed input terminal 139 are L.
Since the NAND gate circuits 135 and 136 are at H level, the output of the AND gate circuit 137 is
9 output signal O is output as is.

ANDゲート回路１３７の出力信号はNANDゲ
ート回路１１５に入力され、結果としてNAND
ゲート回路１１６の出力信号ＣはＨレベルからＬ
レベルとなり、NANDゲート回路１１７の出力
信号ｅはＬレベルからＨレベルになる。また、
ANDゲート回路１１３の出力信号ｐもＬレベル
からＨレベルとなり、Ｄ型フリツプフロツプ回路
１３１，１３２，１３３，１３４はふたたびすべ
てリセツトされる。一方、NANDゲート回路１
１７の出力信号ｅはNANDゲート回路１２８お
よびANDゲート回路１１２に入力されており、
NANDゲート回路１２７，１２８で構成される
Ｒ−Ｓフリツプフロツプ回路はセツトされ、チヤ
タリング除去回路の出力端子３２にチヤタリング
が除かれた出力信号ｑを得る。ANDゲート回路
１１２のもう一方の入力端子には入力信号ａがイ
ンバータ回路１１４で反転された信号ｆが入力さ
れているが、その出力信号ｇには、チヤタリング
成分が除かれているため、NANDゲート回路１
１９，１２０および１２３，１２４で構成されて
いるＲ−Ｓフリツプフロツプ回路は何ら変化しな
い。 The output signal of the AND gate circuit 137 is input to the NAND gate circuit 115, and as a result, the NAND
The output signal C of the gate circuit 116 changes from H level to L level.
level, and the output signal e of the NAND gate circuit 117 changes from L level to H level. Also,
The output signal p of the AND gate circuit 113 also changes from the L level to the H level, and the D-type flip-flop circuits 131, 132, 133, and 134 are all reset again. On the other hand, NAND gate circuit 1
The output signal e of 17 is input to the NAND gate circuit 128 and the AND gate circuit 112,
The R-S flip-flop circuit composed of NAND gate circuits 127 and 128 is set, and an output signal q from which chattering has been removed is obtained at the output terminal 32 of the chattering removal circuit. The other input terminal of the AND gate circuit 112 receives a signal f obtained by inverting the input signal a by the inverter circuit 114, but since the output signal g has the chattering component removed, the NAND gate circuit 112 circuit 1
The R-S flip-flop circuit composed of 19, 120 and 123, 124 remains unchanged.

このように９倍速度時のＬレベルからＨレベル
の変化によつて出力信号ｑをすぐＬレベルからＨ
レベルに変えるとともに、カウンタを動作させ
て、９倍速時はクロツク信号の５カウント期間だ
けチヤタリングに相当する信号変化を受けつけな
いようにしてチヤタリング信号を除去している。
同様に３倍速時には11カウント、15倍速時には２
カウント期間チヤタリングを除去する。これは、
１フイールド時間に主・補助ヘツドを切り換える
回数が異なり、３倍速では２回、９倍速では８
回、15倍速では14回となり、速度によつてチヤタ
リングの期間も異なつてくるためである。 In this way, the change from L level to H level at 9x speed causes the output signal q to immediately change from L level to H level.
At the same time, a counter is operated to remove the chattering signal by not accepting a signal change corresponding to chattering for 5 count periods of the clock signal at 9x speed.
Similarly, at 3x speed, there are 11 counts, and at 15x speed, there are 2 counts.
Eliminate count period chatter. this is,
The number of times the main and auxiliary heads are switched in one field time is different, 2 times at 3x speed and 8 times at 9x speed.
This is because the chattering period differs depending on the speed, which is 14 times at 15x speed.

またカウンタのカウント数は一定で速度に応じ
てクロツク信号の周波数を変えるよう構成しても
よい。 Alternatively, the count number of the counter may be constant and the frequency of the clock signal may be changed depending on the speed.

なお、ＨレベルからＬレベルの変化も入力信号
ａをインバータ回路114で反転してＬレベルから
Ｈレベルの変化にしているため前述の説明と同様
の動作で行なわれる。NANDゲート回路120の出
力信号をｈ、NANDゲート回路１２２の出力信
号をｉ、NANDゲート回路１２３の出力信号を
ｊにそれぞれ示す。 The change from the H level to the L level is also performed in the same manner as described above, since the input signal a is inverted by the inverter circuit 114 to change from the L level to the H level. The output signal of the NAND gate circuit 120 is indicated by h, the output signal of the NAND gate circuit 122 is indicated by i, and the output signal of the NAND gate circuit 123 is indicated by j.

このように本実施例によれば、信号切換えが遅
れることなく完全にチヤタリングを除去すること
ができ、また速度に応じて最適にチヤタリングを
除去できるものであり、しかも水平同期信号にタ
イミングを取ることにより、切換え位置が画面に
表われることなく、良好な多倍速再生を得ること
ができるものである。 As described above, according to this embodiment, it is possible to completely eliminate chattering without delay in signal switching, and it is possible to optimally eliminate chattering depending on the speed, and moreover, it is possible to remove the chattering optimally according to the speed, and moreover, it is possible to remove the chattering optimally according to the speed. This makes it possible to obtain good multi-speed playback without the switching position appearing on the screen.

なお、本実施例のチヤタリング除去回路はゲー
ト回路、フリツプフロツプ回路、カウンタ回路で
構成したが、本実施例に限定されるものではな
く、信号切換えの遅れがない、あるいは非常に少
なくチヤタリングを除去できる構成であれば何で
も良い。例えばリトリガブルモノマルチを用いる
ことができる。 Note that although the chattering removal circuit in this embodiment is composed of a gate circuit, a flip-flop circuit, and a counter circuit, it is not limited to this embodiment, and may have a structure that eliminates chattering with no delay in signal switching or with a very small amount. Anything is fine. For example, a retriggerable monomulti can be used.

発明の効果 以上の説明から明らかなように、本発明は、互
いにアジマス角度の異なる２つの主回転ヘツドの
近傍にそれぞれアジマス角度の異なる補助回転ヘ
ツドを設け、多倍速再生時主回転ヘツドの再生信
号の低下した期間を補助回転ヘツドで補うよう切
換えを行ない、切換え部に発生するスキユーを検
出して可変遅延線を用いて補正することにより、
ノイズバーおよびスキユーのない多倍速再生画を
得るよう構成されたヘリカルスキヤン型のビデオ
テープレコーダにおいて、切換え信号が速度によ
つて異なつたチヤタリング期間を持つことによ
り、スキユー補正が十分できないという問題に対
して、切換え位置を遅らせることなくかつ速度に
応じてチヤタリング除去幅を変えてチヤタリング
を除去することにより、良好な多倍速再生を得る
ことができるものであり、その実用上の価値は非
常に大きいものである。Effects of the Invention As is clear from the above description, the present invention provides auxiliary rotary heads having different azimuth angles in the vicinity of two main rotary heads having different azimuth angles, so that the reproduced signal of the main rotary head during multi-speed reproduction can be adjusted. By performing switching to compensate for the period in which the output voltage decreases with the auxiliary rotary head, detecting the skew that occurs in the switching section, and correcting it using a variable delay line,
To solve the problem that in a helical scan type video tape recorder configured to obtain multi-speed playback images without noise bars and skew, skew correction cannot be performed sufficiently because the switching signal has a chattering period that differs depending on the speed. By removing chattering by changing the chattering removal width according to the speed without delaying the switching position, it is possible to obtain good multi-speed playback, and its practical value is extremely large. be.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はビデオテープレコーダの要部構成図、
第２図はアジマス記録された磁気テープのトラツ
クパターンの一例を示した図、第３図および第４
図は回転ヘツドで得られる信号のタイムチヤー
ト、第５図は本発明の一実施例のブロツク図、第
６図はスキユー補正回路の一例を示すブロツク
図、第７図Ａ，Ｂは第６図における演算回路の入
力信号と出力信号の一例を示す波形図、第８図は
本発明で使用し得るチヤタリング除去回路の一例
の回路図、第９図は第８図の要部波形図である。 Ｍ１，Ｍ２……主回転ヘツド、Ｓ１，Ｓ２……
補助回転ヘツド、Ｅ……磁気テープ、２５，２
６，３４……スイツチ回路、２７，２８……エン
ベロープ検波回路、２９……コンパレータ、３１
……チヤタリング除去回路、３６……スキユー補
正回路、５１……映像信号復調回路、５２……水
平同期信号分離回路、５３……位相比較器、５４
……電圧制御型発振器、５５……ローパスフイル
タ、５９……演算回路、６０……電圧制御型発振
器、６１……CCD遅延線、１１１，１１２，１
１３，１３７……ANDゲート回路、１１４……
インバータ回路、１１５，１１６，１１７，１１
８，１１９，１２０，１２３，１２４，１２７，
１２８……Ｒ−Ｓフリツプフロツプ回路、１２
１，１２２，１２６，１２９，１３５，１３６…
…NANDゲート回路、１２５……クロツク信号
入力端子、１３１，１３２，１３３，１３４……
カウンタ、１３８……３倍速度入力端子、１３９
……15倍速度入力端子、１４６……９倍速度入力
端子。 Figure 1 is a diagram of the main parts of a video tape recorder.
Fig. 2 is a diagram showing an example of a track pattern of a magnetic tape recorded azimuthally, Figs.
The figure is a time chart of signals obtained from the rotating head, Figure 5 is a block diagram of an embodiment of the present invention, Figure 6 is a block diagram showing an example of a skew correction circuit, and Figures 7A and B are Figure 6. FIG. 8 is a circuit diagram of an example of a chattering removal circuit that can be used in the present invention, and FIG. 9 is a waveform diagram of a main part of FIG. 8. M1, M2...Main rotating head, S1, S2...
Auxiliary rotary head, E...Magnetic tape, 25,2
6, 34... Switch circuit, 27, 28... Envelope detection circuit, 29... Comparator, 31
... Chattering removal circuit, 36 ... Skew correction circuit, 51 ... Video signal demodulation circuit, 52 ... Horizontal synchronization signal separation circuit, 53 ... Phase comparator, 54
...Voltage controlled oscillator, 55... Low pass filter, 59... Arithmetic circuit, 60... Voltage controlled oscillator, 61... CCD delay line, 111, 112, 1
13,137...AND gate circuit, 114...
Inverter circuit, 115, 116, 117, 11
8,119,120,123,124,127,
128...R-S flip-flop circuit, 12
1,122,126,129,135,136...
...NAND gate circuit, 125...Clock signal input terminal, 131, 132, 133, 134...
Counter, 138... Triple speed input terminal, 139
...15x speed input terminal, 146...9x speed input terminal.

Claims (1)

【特許請求の範囲】 １ 互いにアジマス角度の異なる第１および第２
の主回転ヘツドを回転基板の180゜の位置に設け、
アジマス角度が前記第１の主回転ヘツドと異なり
前記第２の主回転ヘツドと同一の第３の補助回転
ヘツド、およびアジマス角度が前記第２の主回転
ヘツドと異なり前記第１の主回転ヘツドと同一の
第４の補助回転ヘツドをそれぞれ前記第１および
第２の主回転ヘツドの近傍で回転ヘツド基板の
180゜の位置に設け、磁気テープを記録時のテープ
走行速度とは異なつた数種の速度で走行させる手
段と、前記第１および第２の主回転ヘツドの再生
出力信号と前記第３および第４の補助回転ヘツド
の再生出力信号をそれぞれエンベロープ検波する
手段と、このエンベロープ検波信号同士のレベル
を比較する手段と、この比較手段の出力信号のチ
ヤタリングを除去する手段と、このチヤタリング
除去手段の出力信号により、前記主回転ヘツドの
再生出力信号レベルの低下区間を前記補助回転ヘ
ツドの再生出力信号に置き変えるスイツチ手段
と、前記スイツチ手段により得た再生出力信号を
可変遅延線に通し、前記可変遅延線の遅延時間を
変化させることにより、前記置き換え時に発生す
るスキユーを検出して除去する制御手段を具備
し、前記チヤタリング除去手段のチヤタリング除
去幅を再生速度に応じて変えるようにしたビデオ
テープレコーダ。 ２ チヤタリング除去幅は、再生速度が遅い時は
広く、再生速度が早い時は狭くなるよう構成した
ことを特徴とする特許請求の範囲第１項記載のビ
デオテープレコーダ。 ３ チヤタリング除去手段は、ゲート回路とカウ
ンタ回路とフリツプフロツプ回路からなり、比較
手段の出力信号反転を受けて、前記フリツプフロ
ツプ回路を動かすとともに前記カウンタ回路を作
動させ、一定の期間のパルスを作り、前記ゲート
回路によりチヤタリングを除去するよう構成した
ことを特徴とする特許請求の範囲第１項または第
２項記載のビデオテープレコーダ。 ４ チヤタリング除去幅は、再生速度に応じてカ
ウンタのカウント値を変えるか、またはカウンタ
のクロツク周波数を変えることにより変更するよ
うに構成したことを特徴とする特許請求の範囲第
３項記載のビデオテープレコーダ。 ５ 制御手段は、位相比較器と電圧制御型発振器
およびローパスフイルタを含めてなる帰還ループ
回路を具備し、前記位相比較器には再生水平同期
信号が入力され、前記位相比較器の出力信号がス
キユー量として検出されるように構成されている
ことを特徴とする特許請求の範囲第１項記載のビ
デオテープレコーダ。 ６ 比較手段にヒステリシスを持たせないことを
特徴とする特許請求の範囲第１項記載のビデオテ
ープレコーダ。[Claims] 1. A first and a second device having different azimuth angles from each other.
The main rotating head of is installed at a position of 180° of the rotating board,
a third auxiliary rotary head whose azimuth angle is different from the first main rotary head and the same as the second main rotary head; and a third auxiliary rotary head whose azimuth angle is different from the second main rotary head and the same as the first main rotary head. The same fourth auxiliary rotary head is mounted on the rotary head substrate near the first and second main rotary heads, respectively.
means for running the magnetic tape at several speeds different from the tape running speed at the time of recording; means for envelope-detecting the reproduced output signals of the auxiliary rotary heads No. 4, means for comparing the levels of the envelope-detected signals, means for removing chattering from the output signal of the comparing means, and an output of the chattering removing means. a switch means for replacing the period in which the level of the playback output signal of the main rotary head decreases with a playback output signal of the auxiliary rotary head according to a signal; and a switch means for passing the playback output signal obtained by the switch means through a variable delay line, A video tape recorder comprising a control means for detecting and removing the skew occurring at the time of replacement by changing the line delay time, and changing the chattering removal width of the chattering removal means in accordance with the playback speed. 2. The video tape recorder according to claim 1, wherein the chattering removal width is wide when the playback speed is slow and narrow when the playback speed is fast. 3. The chattering removal means is composed of a gate circuit, a counter circuit, and a flip-flop circuit, and upon receiving the inversion of the output signal of the comparison means, operates the flip-flop circuit and the counter circuit to generate a pulse of a fixed period, and 3. The video tape recorder according to claim 1, wherein the video tape recorder is configured to eliminate chattering by a circuit. 4. The videotape according to claim 3, wherein the chattering removal width is changed by changing the count value of a counter or by changing the clock frequency of the counter depending on the playback speed. recorder. 5. The control means includes a feedback loop circuit including a phase comparator, a voltage-controlled oscillator, and a low-pass filter, and a reproduced horizontal synchronizing signal is input to the phase comparator, and the output signal of the phase comparator is skewed. 2. The video tape recorder according to claim 1, wherein the video tape recorder is configured to be detected as an amount. 6. The video tape recorder according to claim 1, wherein the comparison means does not have hysteresis.