JPH0222572A - 集積回路の配線検査法 - Google Patents
集積回路の配線検査法Info
- Publication number
- JPH0222572A JPH0222572A JP63172038A JP17203888A JPH0222572A JP H0222572 A JPH0222572 A JP H0222572A JP 63172038 A JP63172038 A JP 63172038A JP 17203888 A JP17203888 A JP 17203888A JP H0222572 A JPH0222572 A JP H0222572A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- liquid crystal
- wiring
- crystal film
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 16
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 24
- 230000005685 electric field effect Effects 0.000 claims abstract description 7
- 239000000126 substance Substances 0.000 claims description 2
- 239000006059 cover glass Substances 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 6
- 230000003252 repetitive effect Effects 0.000 abstract description 5
- 230000003287 optical effect Effects 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007794 visualization technique Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、集積回路(以下ICと称する)の配線検査
法に関し、特に断線個所検出法の改良に関するものであ
る。
法に関し、特に断線個所検出法の改良に関するものであ
る。
[発明の概要]
この発明は、ICチップの上面にその配線層をおおうよ
うに液晶膜を形成すると共に該配線層にパルス状の電圧
信号を印加し、電界効果による液晶物質の分子軸の傾き
を反映した濃淡の祿返しパターンを光学顕微鏡等で観察
することにより断線個所を簡単且つ確実に検出可能とし
たものである。
うに液晶膜を形成すると共に該配線層にパルス状の電圧
信号を印加し、電界効果による液晶物質の分子軸の傾き
を反映した濃淡の祿返しパターンを光学顕微鏡等で観察
することにより断線個所を簡単且つ確実に検出可能とし
たものである。
[従来の技術]
従来、LSI (大規模集積回路)等のICの故障を解
析する方法としては、ストロボ走査型電子顕微鏡を用い
るものなどいくつか提案されているが、高価な装置を用
いないで済む簡便さから液晶の複屈折効果を利用して配
線電位状態を可視化する(具体的には配線層のうち高電
位状態にある個所を光学的に観察する)方法が注目され
ている。
析する方法としては、ストロボ走査型電子顕微鏡を用い
るものなどいくつか提案されているが、高価な装置を用
いないで済む簡便さから液晶の複屈折効果を利用して配
線電位状態を可視化する(具体的には配線層のうち高電
位状態にある個所を光学的に観察する)方法が注目され
ている。
この可視化する方法にあっては、ICチップの上面に液
晶を介してカバーガラスを設け、配向処理により液晶を
垂直配向させる。そして、配線層にパルス電圧を印加し
てその電界効果により液晶に複屈折を起こさせるが、こ
のときの印加電圧をICの通常使用電圧より高くするか
又は配線層をおおう保護膜を予め薄くすべくエッチして
おかなければ液晶物質の分子軸を傾けることができず、
可視化できなかった。そこで、保護膜エツチングを要せ
ず、しかもICの通常使用電圧以下の電圧で可視化する
方法として、約10[Hzlと約1 [KHzlとの2
つのパルス電圧を重畳して印加することが提案されてい
る(例えば第15回日科技連信頼性・保全性シンポジウ
ム資料、昭和60年5月、第243〜246頁参照)。
晶を介してカバーガラスを設け、配向処理により液晶を
垂直配向させる。そして、配線層にパルス電圧を印加し
てその電界効果により液晶に複屈折を起こさせるが、こ
のときの印加電圧をICの通常使用電圧より高くするか
又は配線層をおおう保護膜を予め薄くすべくエッチして
おかなければ液晶物質の分子軸を傾けることができず、
可視化できなかった。そこで、保護膜エツチングを要せ
ず、しかもICの通常使用電圧以下の電圧で可視化する
方法として、約10[Hzlと約1 [KHzlとの2
つのパルス電圧を重畳して印加することが提案されてい
る(例えば第15回日科技連信頼性・保全性シンポジウ
ム資料、昭和60年5月、第243〜246頁参照)。
[発明が解決しようとする課題]
上記した従来技術によると、パルス電圧の重畳的印加に
より保護膜エツチングなしで低電圧化を達成したとして
も、カバーガラス設置処理及び配向処理は不可欠であり
、特に配向処理は1時間程度の加熱処理を要する。この
ため、解析試料の作製に相当の時間と労力が必要であっ
て、簡単且つ迅速に故障解析を行なうのが困難であった
。
より保護膜エツチングなしで低電圧化を達成したとして
も、カバーガラス設置処理及び配向処理は不可欠であり
、特に配向処理は1時間程度の加熱処理を要する。この
ため、解析試料の作製に相当の時間と労力が必要であっ
て、簡単且つ迅速に故障解析を行なうのが困難であった
。
この発明の目的は、簡単且つ迅速に故障解析を行なえる
と共に安全且つ確実に断線個所を検出することのできる
新規なIC配線検査法を提供することにある。
と共に安全且つ確実に断線個所を検出することのできる
新規なIC配線検査法を提供することにある。
[課題を解決するための手段]
この発明によるIC配線検査法は、次の第1〜第3のス
テップを含むものである。
テップを含むものである。
すなわち、第1のステップでは、ICチップの上面にそ
の配線層をおおうように液晶膜を形成する。この場合、
カバーガラスは設置せず、配向処理も行なわない、また
、配線保護膜も除去しない。
の配線層をおおうように液晶膜を形成する。この場合、
カバーガラスは設置せず、配向処理も行なわない、また
、配線保護膜も除去しない。
第2のステップでは、配&1jlJiiiiにパルス状
の電圧信号を印加することにより電界効果による液晶物
質の分子軸の傾きを反映した光学的に観察可能な濃淡の
繰返しパターンを配線層に沿って液晶膜に生じさせる。
の電圧信号を印加することにより電界効果による液晶物
質の分子軸の傾きを反映した光学的に観察可能な濃淡の
繰返しパターンを配線層に沿って液晶膜に生じさせる。
第3のステップでは、濃淡の繰返しパターンの生成状態
を光学的に観察することにより配線層の断線個所を検出
する。
を光学的に観察することにより配線層の断線個所を検出
する。
[作 用]
この発明の方法によると、濃淡の繰返しパターンは、電
界効果によって生ずるものであるから、配線層のうちで
も断線によって電圧が印加されない部分については濃淡
の繰返しパターンが生じない。従って、濃淡の繰返しパ
ターンの生成状態を光学顕微鏡等を用いて光学的に観察
することにより配線層の途中等において濃淡の繰返しパ
ターンが途切れているところは断線個所として確実に検
出することができる。
界効果によって生ずるものであるから、配線層のうちで
も断線によって電圧が印加されない部分については濃淡
の繰返しパターンが生じない。従って、濃淡の繰返しパ
ターンの生成状態を光学顕微鏡等を用いて光学的に観察
することにより配線層の途中等において濃淡の繰返しパ
ターンが途切れているところは断線個所として確実に検
出することができる。
また、この発明は、電圧印加状態にある配線層そのもの
を光学的に観察するのではなく、電圧印加に伴って生ず
る濃淡の繰返しパターンを光学的に観察するようにした
ので、液晶膜が初期的にどのような配向状態にあっても
よく、カバーガラス設置処理及び配向処理は不要である
。その上、濃淡の繰返しパターンは、配線保護膜を付け
たままでICの通常使用電圧(例えば5[V])以下で
も生ずるので、保護膜エツチング処理が不要であり、し
かも高電圧を用いた場合のようにIC機能を損うおそれ
もない。
を光学的に観察するのではなく、電圧印加に伴って生ず
る濃淡の繰返しパターンを光学的に観察するようにした
ので、液晶膜が初期的にどのような配向状態にあっても
よく、カバーガラス設置処理及び配向処理は不要である
。その上、濃淡の繰返しパターンは、配線保護膜を付け
たままでICの通常使用電圧(例えば5[V])以下で
も生ずるので、保護膜エツチング処理が不要であり、し
かも高電圧を用いた場合のようにIC機能を損うおそれ
もない。
[実施例]
第1図は、この発明のIC配線検査法の一実施例を示す
ものである。
ものである。
ICの故障解析を行なう場合を大別すると。
ICチップをパッケージ−組込む前に例えばウェハ状態
で行なう第1の場合と、ICチップをパッケージに組込
んだ後行なう@2の場合とがある。
で行なう第1の場合と、ICチップをパッケージに組込
んだ後行なう@2の場合とがある。
第1の場合にあっては、ICチップが露出しているので
、チップ露出処理は必要ないが、第2の場合にあっては
、パッケージを薬品(化学的)あるいは機械的に開封し
てICチップを露出させる。このとき、ポンディングワ
イヤにダメージを与えない様に注意する。
、チップ露出処理は必要ないが、第2の場合にあっては
、パッケージを薬品(化学的)あるいは機械的に開封し
てICチップを露出させる。このとき、ポンディングワ
イヤにダメージを与えない様に注意する。
第1図に示すように、ICチップ10は、シリコン等の
半導体基板の表面に複数の回路素子を形成すると共に、
これらの回路素子を絶縁膜14上に形成された配線層1
6で接続して所望の回路機能を得るようになっている0
通常、配線層18は、PSG(リンケイ酸ガラス)等の
保護膜1日でおおわれており、配線層16の一端及び他
端は、ポンディングパッドとしての接続層C1及びC2
により保護膜18の上面に導出されている。
半導体基板の表面に複数の回路素子を形成すると共に、
これらの回路素子を絶縁膜14上に形成された配線層1
6で接続して所望の回路機能を得るようになっている0
通常、配線層18は、PSG(リンケイ酸ガラス)等の
保護膜1日でおおわれており、配線層16の一端及び他
端は、ポンディングパッドとしての接続層C1及びC2
により保護膜18の上面に導出されている。
解析対象となるICチップlOを用意した後、このチッ
プを電気的に動作可能な状態とする。具体的には、上記
した第1の平台は、接続層C1及びC2に金属探針(プ
ローブ)を立てて外部から電圧信号を印加できるように
し、上記した第2の場合は、パッケージの外部端子(リ
ード)に電圧信号を印加できるようにする。第1図の端
子TI及びT2は、プローブ又はリードに相当する。
プを電気的に動作可能な状態とする。具体的には、上記
した第1の平台は、接続層C1及びC2に金属探針(プ
ローブ)を立てて外部から電圧信号を印加できるように
し、上記した第2の場合は、パッケージの外部端子(リ
ード)に電圧信号を印加できるようにする。第1図の端
子TI及びT2は、プローブ又はリードに相当する。
次に、チップ上面に一例としてネマティック液晶MBB
Aを塗布した後余分な液晶を除去してチップ上に極めて
薄い(約3[ル■1以下)液晶膜20を形成する。そし
て、ICチップ10を、液晶膜20の形成面が上になる
ようにして光学顕微鏡30の下に1く。
Aを塗布した後余分な液晶を除去してチップ上に極めて
薄い(約3[ル■1以下)液晶膜20を形成する。そし
て、ICチップ10を、液晶膜20の形成面が上になる
ようにして光学顕微鏡30の下に1く。
光学顕微鏡30にあっては、対物レンズ32と接眼レン
ズ34との間に光源36からの光を観察対象に向けるよ
うにハーフミラ−38が設けられると共に。
ズ34との間に光源36からの光を観察対象に向けるよ
うにハーフミラ−38が設けられると共に。
光源36とハーフミラ−38との間及び接眼レンズ34
とハーフミラ−38との間には各々の偏光面が互いに直
角をなすようにして第1及び第2の偏光子40及び42
がそれぞれ配置されている。
とハーフミラ−38との間には各々の偏光面が互いに直
角をなすようにして第1及び第2の偏光子40及び42
がそれぞれ配置されている。
次に、端子T!及びT2に一例としてピーク電圧が+5
[V] 、周波数が5 [Hzlの方形波パルス状電
圧信号Vaを印加する。そして、この電圧印加状態にお
いて光学顕微鏡30を介して肉眼でICチップの上面を
観察する。
[V] 、周波数が5 [Hzlの方形波パルス状電
圧信号Vaを印加する。そして、この電圧印加状態にお
いて光学顕微鏡30を介して肉眼でICチップの上面を
観察する。
いま、配線層16がXの個所で断線しているものとする
と、Xより左側の部分(A)では、顕微鏡30からの光
Pが矢印a方向の偏光面をもってチップ上面に入射し、
その反射光Qが矢印す方向の偏光面をもって顕微鏡30
に入射する。このとき、配線層16のXより左側の部分
には断線により電圧が印加されていないので、第2図に
^に示すように光学的に何等変化が認められない。
と、Xより左側の部分(A)では、顕微鏡30からの光
Pが矢印a方向の偏光面をもってチップ上面に入射し、
その反射光Qが矢印す方向の偏光面をもって顕微鏡30
に入射する。このとき、配線層16のXより左側の部分
には断線により電圧が印加されていないので、第2図に
^に示すように光学的に何等変化が認められない。
一方、Xより右側の部分(B)では、配線周辺の電界の
変化によって液晶物質の分子軸が傾けられるために反射
光Qの偏光面の方向がbからb′のように変化し、この
結果として第2図KBに示すようにXから右側の配線層
部分に沿って濃淡の繰返しパターンが見られる。
変化によって液晶物質の分子軸が傾けられるために反射
光Qの偏光面の方向がbからb′のように変化し、この
結果として第2図KBに示すようにXから右側の配線層
部分に沿って濃淡の繰返しパターンが見られる。
第2図のKB及びに^におけるパターンの有無は顕微鏡
30を介して明瞭に観察されるので、配線層16がXの
個所で断線していることを容易に検出できる。なお、配
線層18が断線なしの正常なものであれば第3図に示す
ような濃淡の繰返しパターンが見られる。
30を介して明瞭に観察されるので、配線層16がXの
個所で断線していることを容易に検出できる。なお、配
線層18が断線なしの正常なものであれば第3図に示す
ような濃淡の繰返しパターンが見られる。
上記実施例では、顕微鏡30を介して肉眼で観察したが
、写真にとって観察してもよい、また、電圧信号Vaの
電圧値及び周波数は、濃淡の繰返しパターンが光学的に
観察可能に現われる範囲で適宜設定すればよく、上記し
た例示値に限定されるものではない。
、写真にとって観察してもよい、また、電圧信号Vaの
電圧値及び周波数は、濃淡の繰返しパターンが光学的に
観察可能に現われる範囲で適宜設定すればよく、上記し
た例示値に限定されるものではない。
[発明の効果]
以上のように、この発明によれば、電圧印加に伴って生
ずる濃淡の繰返しパターンを光学的に観察するようにし
たので、配線保護膜エツチング処理、カバーガラス設置
処理、配向処理等の1面倒な準備処理が不要であり、簡
単且つ迅速にICの故障解析を行うことができ、しかも
ICの通常使用電圧以下の電圧で安全且つ確実に断線個
所を検出できるなど優れた効果が得られるものである。
ずる濃淡の繰返しパターンを光学的に観察するようにし
たので、配線保護膜エツチング処理、カバーガラス設置
処理、配向処理等の1面倒な準備処理が不要であり、簡
単且つ迅速にICの故障解析を行うことができ、しかも
ICの通常使用電圧以下の電圧で安全且つ確実に断線個
所を検出できるなど優れた効果が得られるものである。
第1図は、この発明のIC配線検査法の一実施例を説明
するための配置図、 第2図及び第3図は、それぞれ断線ありの配線層及び正
常な配線層について濃淡の繰返しパターンを示す上面図
である。 lO・・・ICチップ、12・・・半導体基板、14・
・・絶縁膜、IB・・・配線層、1B・・・保護膜、2
0・・・液晶膜、30・・・光学顕微鏡。
するための配置図、 第2図及び第3図は、それぞれ断線ありの配線層及び正
常な配線層について濃淡の繰返しパターンを示す上面図
である。 lO・・・ICチップ、12・・・半導体基板、14・
・・絶縁膜、IB・・・配線層、1B・・・保護膜、2
0・・・液晶膜、30・・・光学顕微鏡。
Claims (1)
- 【特許請求の範囲】 (a)集積回路チップの上面にその配線層をおおうよう
に液晶膜を形成するステップと、 (b)前記配線層にパルス状の電圧信号を印加すること
により電界効果による液晶物質の分子軸の傾きを反映し
た光学的に観察可能な濃淡の繰返しパターンを前記配線
層に沿って前記液晶膜に生じさせるステップと、 (c)前記濃淡の繰返しパターンの生成状態を光学的に
観察することにより前記配線層の断線個所を検出するス
テップと を含む集積回路の配線検査法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63172038A JPH0222572A (ja) | 1988-07-11 | 1988-07-11 | 集積回路の配線検査法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63172038A JPH0222572A (ja) | 1988-07-11 | 1988-07-11 | 集積回路の配線検査法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0222572A true JPH0222572A (ja) | 1990-01-25 |
JPH0581866B2 JPH0581866B2 (ja) | 1993-11-16 |
Family
ID=15934376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63172038A Granted JPH0222572A (ja) | 1988-07-11 | 1988-07-11 | 集積回路の配線検査法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0222572A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6980010B2 (en) * | 2003-01-21 | 2005-12-27 | Riken | Method and apparatus for inspecting wire breaking of integrated circuit |
JP2006086126A (ja) * | 2004-09-15 | 2006-03-30 | Phoenix Contact Gmbh & Co Kg | 電気的な接続端子または接合端子 |
WO2023272704A1 (zh) * | 2021-07-01 | 2023-01-05 | 重庆康佳光电技术研究院有限公司 | 检测膜及制作方法、芯片键合检测方法及装置、分类方法 |
-
1988
- 1988-07-11 JP JP63172038A patent/JPH0222572A/ja active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6980010B2 (en) * | 2003-01-21 | 2005-12-27 | Riken | Method and apparatus for inspecting wire breaking of integrated circuit |
JP2006086126A (ja) * | 2004-09-15 | 2006-03-30 | Phoenix Contact Gmbh & Co Kg | 電気的な接続端子または接合端子 |
WO2023272704A1 (zh) * | 2021-07-01 | 2023-01-05 | 重庆康佳光电技术研究院有限公司 | 检测膜及制作方法、芯片键合检测方法及装置、分类方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0581866B2 (ja) | 1993-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5175504A (en) | Method and apparatus for automatically inspecting and repairing a simple matrix circuit panel | |
US4355278A (en) | Method for testing and analyzing surface acoustic wave interdigital transducers | |
JPH04226046A (ja) | 電子チップの非破壊電気検査方法 | |
WO1991012536A1 (en) | Voltage imaging system using electro-optics | |
JPH1164443A (ja) | 裏面開放部を有する半導体素子検査用支持体 | |
US5615039A (en) | Electro-optical element and its manufacturing method | |
JPH0222572A (ja) | 集積回路の配線検査法 | |
US6128424A (en) | Dual purpose input electrode structure for MIOCs (multi-function integrated optics chips) | |
US6559670B1 (en) | Backside liquid crystal analysis technique for flip-chip packages | |
JPH03203343A (ja) | 検査方法 | |
JPH01150862A (ja) | プローブカード | |
US6500699B1 (en) | Test fixture for future integration | |
JPH01303416A (ja) | マトリクス型表示装置 | |
JP3261904B2 (ja) | 半導体装置 | |
JPH02224354A (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
West | A simple technique for analysis of ESD failures of dynamic RAMs using liquid crystals | |
JPS5921169B2 (ja) | 半導体素子の不良解析法 | |
US7063987B2 (en) | Backside failure analysis of integrated circuits | |
Ebel et al. | Failure analysis of oxide defects | |
JPS5931981B2 (ja) | 半導体素子の不良解析方法 | |
US6674153B2 (en) | Semiconductor device utilizing pad to pad wire interconnection for improving detection of failed region on the device | |
Caseria et al. | Selective Mechanical Backside Grinding of CSP-BGA and SOIC-CAV Devices in Preparation for Backside Failure Analysis | |
TWI236724B (en) | Method of wafer defect monitoring | |
Chew et al. | Novel backside sample preparation processes for advanced CMOS integrated circuits failure analysis | |
JP3275698B2 (ja) | 半導体加速度センサの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |