JPH02224141A

JPH02224141A - 論理シミュレーション方式

Info

Publication number: JPH02224141A
Application number: JP1045745A
Authority: JP
Inventors: Hiroshi Nishioka; 浩西岡
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-02-27
Filing date: 1989-02-27
Publication date: 1990-09-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は論理シミュレーション方式に関し、特に複数の
ハードウェア論理シミュレータを有機的に接続した簡単
な構成の論理シミュレーション方式に関する。

（従来の技術）従来、この種の論理シミュレーション方式としては、例
えば特開昭５９−１１４５９号公報に提案されているよ
うな、対象となる論理装置と同等の動作を、複数の論理
ブロックから構成されるハードウェア論理シミュレータ
を使用して短時間でシミュレーションを行い、論理設計
の検査を行う方式がある。

（発明が解決しようとする課題）上述した従来の論理シミュレーション方式は、複数の論
理装置からなる大規模な論理システムをシミュレートす
るとき、論理システムのシミュレーションモデルを作成
し、１台のハードウェア論理シミュレータでシミュレー
トしなければならないため、ハードウェア論理シミュレ
ータの規模が十分大きくなければならないという欠点が
ある。

（課題を解決するための手段）本発明による論理シミュレーション方式は、それぞれシ
ミュレート対象である装置について論理シミュレートす
る複数のハードウェア論理シミュレータと、これら論理
シミュレータと回線を介して接続され、前記論理シミュ
レートするためのシミュレーション実行プログラムを内
蔵し、論理シミュレーションモデルと試験プログラムに
基づいて論理シミュレートするために前記ハードウェア
論理シミュレータを制御する実行制御手段とを備える。

（実施例）次に、本発明について図面を参照して説明する。

第１図は本発明による論理シミュレーション方式の一実
施例を示す構成図であり、第１〜第４のハードウェア論
理シミュレータ１〜４と汎用コンピュータ５とは、それ
ぞれループ接続装置９を介して接続されている。各ハー
ドウェア論理シミュレータには、論理シミュレーション
部１１，２１゜３１．４１、シミュレーション制御部１
２，２２゜３２．４２、チャンネル制御回路１３，２３
゜３３．４３を備えている。また、汎用コンピュータ５
は、入出力処理装置５１、主記憶装置５２、命令処理装
置５５を備えており、主記憶装置５２には、オペレーテ
ィングシステム５４の制御のもとて第１〜第４のハード
ウェア論理シミュレータ１〜４を制御するシミュレーシ
ョン実行制御プログラム５３が格納されている。

第２図には、本実施例がシミュレートする論理システム
の構成図が示されている。主記憶装置（ＭＭＵ）　２０
１　、第１の演算処理装置（ＥＰＵ）２０３および第２
の演算処理装置（ＥＰＵ）２０４がシステム制御装置（
ＳＣＵ）２０２に接続されており、更にサービスプロセ
ッサ（ＳＶＰ）２０５がシステム制御装置２０２を介し
て上記各装置２０１〜２０４に接続されている。また、
第３図には、第１〜第４のハードウェア論理シミュレー
タ１〜４と汎用コンピュータ５との間で転送される情報
の形式が示されている。

本実施例におけるシミュレーション実行制御プログラム
５３の処理の流れ図が第４図に示され、また、第１の演
算装置２０３から主記憶装置２０１に対してメモリ読み
出しを行った時に処理の流れ図が第５図に示されている
。以下、本実施例の動作を説明する。

まず、汎用コンピュータ５内のオペレーティングシステ
ム５４は、シミュレーション実行制御プログラム５３を
主記憶装置５２にロードし、シミュレーション実行制御
プログラム５３を起動する。

起動されたシミュレーション実行制御プログラム５３は
、第４図に示した処理を行う、すなわち、ループ接続装
置９を介して第１〜第４のハードウェア論理シミュレー
タ１〜４に対しハードウェアの初期化を指示しく処理４
０１）、初期化の終了した第１〜第４のハードウェア論
理シミュレータ１〜４に対し、磁気ディスク装置に格納
されている論理シミュレーションモデル６をループ接続
装置９を経由してロードする（処理４０２）。

ここで、第１のハードウェア論理シミュレータ１には第
２図の主記憶装置２０１をシミュレートする論理シミュ
レーションモデルをロードし、第２のハードウェア論理
シミュレータ２にはシステム制御装置２０２を、第３の
ハードウェア論理シミュレータ３には第１の演算装置２
０３を、第４のハードウェア論理シミュレータ４には第
２の演算装置２０４をそれぞれシミュレートする論理シ
ミュレーションモデルをロードする。

続いて、シミュレーション実行制御プログラム５３は、
磁気ディスク装置に格納されている試験プログラム７を
ループ接続装置９を経由して主記憶装置２０１をシミュ
レートする第１のハードウェア論理シミュレータ１の第
１の論理シミュレーション部１１にロードする（処理４
０３）、この様に、シミュレーション実行制御プログラ
ム５３は５ＶＰ２０５の機能をシミュレートすることに
なる。

さて、試験プログラムのロードが完了すると、ループ接
続袋ｒ１９を介して第１〜第４のハードウェア論理シミ
ュレータ１〜４の第１〜第４のシミュレーション制御部
１２〜４２に対し、シミュレーションの開始を指示する
とく処理４０４）、各ハードウェア論理シミュレータは
他装置からの起動通信待状態となる。このとき処理４０
５において、第１のＥＰＵ２０３をシミュレートする第
３のハードウェア論理シミュレータ３に対し、ループ接
続装置９を経由して試験プログラム起動のためのプロセ
ッサ間通信を送信する。

続いて、シミュレーション実行制御プログラム５３は、
第１〜第４のハードウェア論理シミュレータ１〜４から
の要求を待ち合わせ（処理４０６）、第３図に示される
データを伴った要求を受は付けると、送信データ３０３
の送信先３０１を検査しく処理４０７）、送信先が汎用
コンピュータ５でなければ、受信情報を送信先３０１で
示されるハードウェア論理シミュレータに転送する（処
理４０８）、一方、処理４０７において、送信先が汎用
コンピュータであると認識したときは、第１〜第４のハ
ードウェア論理シミュレータ１〜４に対しシミュレーシ
ョンの終了を指示しく処理４０９）、第１〜第４のハー
ドウェア論理シミュレータに格納されているシミュレー
ション結果を読み出しく処理４１０）、シミュレーショ
ン結果を編集してプリンタ８に出力（処理４１１）した
後、全ての処理を終了する。

次に、本実施例がシミュレートする論理システムの構成
を示す第２図において、第１の演算送信２０３が他装置
と通信するのは、主記憶装置２０１に対し命令の取り出
しおよびオペランドへのデータ読み出し並びに書き込み
と、第２の演算装置２０４に対する起動および同期のた
めのプロセッサ間通信に大別される。ここで、主記憶装
！２０１に対するデータ読み出しについてのシミュレー
ション方法を第５図を参照して説明する。

まず、第３のハードウェア論理シミュレータ３（第１の
ＥＰＵ）の第３の論理シミュレーション部３１がシミュ
レーションの結果、メモリ読み出しコマンドを生成しく
処理５０１）、第３のシミュレーション制御部３２は、
メモリ読み出しコマンドを送信データ３０３とし、送信
先３０１を第２のハードウェア論理シミュレータ２　（
ＳＣＵ）にし、送信元３０２を第３のハードウェア論理
シミュレータ３（第１のＥＰＵ）として汎用コンピュー
タ５に通知する（処理５０２）、続いて処理５０３にお
いて、通知を受は取ったシミュレーション実行制御プロ
グラム５３は受信情報を送信先である第２のハードウェ
ア論理シミュレータ２（ＳＣＵ）に転送し、受信した情
報をもとにシミュレーションを行い（処理５０４）、そ
の結果として第１のハードウェア論理シミュレータ１（
ＭＭＵ’）へのコマンドを生成し汎用コンピュータ５に
送信する（処理５０５）。

その後、受信データを送信先である第１のハードウェア
論理シミュレータ１に転送しく処理５０６）　、受信し
た情報をもとにシミュレーションを行い（処理５０７）
　、シミュレーション結果として得られた読み出しデー
タを転送するコマンドを生成する（処理５０８）　、そ
して、汎用コンピュータにコマンドを送信しく処理５０
９）　、受信したコマンドを送信先である第２のハード
ウェア論理シミュレータ２　（ＳＣＵ）に転送しく処理
５１０）、受信した情報をもとにシミュレーションを行
う（処理５１１）。このシミュレーションの結果として
第３のハードウェア論理シミュレータ３（第１のＥＰＵ
）に読み出しデータを送信するコマンドを生成し、汎用
コンピュータ５に送信しく処理５１２）、受信した情報
を送信先である第３のハードウェア論理シミュレータ３
（第１のＥＰＵ）に転送し、受信した情報をもとに第３
のハードウェア論理シミュレータ３（第１のＥＰＵ）で
シミュレーションを続行する（処理５１４）ことで一連
のメモリ読み出し処理を終了する。

ここでメモリ書き込み処理についても読み出し処理と同
様にシミュレートできるし、プロセッサ間通信に関して
も第３のハードウェア論理シミュレータ３（第１のＥＰ
Ｕ）から汎用コンピュータを介して第２のハードウェア
論理シミュレータ２（ＳＣＵ）に、さらに汎用コンピュ
ータを介して第４のハードウェア論理シミュレータ４（
第２のＥＰＵ）に情報を転送することでシミュレートで
きる。また、第４のハードウェア論理シミュレータ４（
第２のＥＰＵ）からのメモリアクセスおよび第３のハー
ドウェア論理シミュレータ３（第２のＥＰＵ）へのプロ
セッサ間通信についても同様にシミュレートすることが
できる。

ところで本実施例では、ハードウェア論理シミュレータ
が４台であるが、２台以上であれば何台でも良いことは
明らかである。また、各ハードウェア論理シミュレータ
は汎用コンピュータを介して通信しているが直接通信し
て良いことも明らかである。さらに、本実施例ではルー
プ接続装置を使用しているが、回線系接続装置であれば
何でも良いことは明らかである。

（発明の効果）以上説明したように本発明は、複数のハードウェア論理
シミュレータを回線系接続装置で接続することにより、
大規模なハードウェア論理シミュレータを開発すること
なく、複数の論理装置から成る大規模な論理システムを
シミュレートできる効果がある。

【図面の簡単な説明】

第１図は本発明による論理シミュレーション方式の一実
施例を示す構成図、第２図は本実施例におけるシミュレ
ーションの対象となる論理システム構成図、第３図は本
実施例におけるシミュレータ間で転送する情報の形式を
示す図、第４図は本実施例におけるシミュレーション実
行制御プログラムの処理を示す図、第５図は本実施例に
おけるメモリ読み出しのシミュレーション手順を示す図
である。１．２，３．４・・・第１〜第４のハードウェア論理シ
ミュレータ、１１．２１，３１．４１・・・第１〜第４
の論理シミュレーション部、１２，２２゜３２．４２・
・・第１〜第４のシミュレーション制御部、１３．２３
．３３．４３・・・第１〜第４のチャネル制御回路、９
・・・ループ接続回路、５・・・汎用コンピュータ、５
１・・・入出力処理装置、５２・・・主記憶装置、５３
・・・シミュレーション実行ＩＩＪ＃プログラム、５４
・・・オペレーティングシステム、５５・・・命令処理
装置、６・・・論理シミュレーションモデル、７・・・
試験プログラム、８・・・プリンタ、２０１・・・主記
憶装置、２０２・・・システム制御装置、２０３゜２０
４・・・第１と第２の演算装置、２０５・・・サービス
プロセッサ。２’０１　　主３乙、１克裟遣

Claims

【特許請求の範囲】

それぞれシミュレート対象である装置について論理シミ
ュレートする複数のハードウェア論理シミュレータと、
これら論理シミュレータと回線を介して接続され、前記
論理シミュレートするためのシミュレーション実行プロ
グラムを内蔵し、論理シミュレーションモデルと試験プ
ログラムに基づいて論理シミュレートするために前記ハ
ードウェア論理シミュレータを制御する実行制御手段と
を備えて成ることを特徴とする論理シミュレーション方
式。