JPH02224141A - 論理シミュレーション方式 - Google Patents
論理シミュレーション方式Info
- Publication number
- JPH02224141A JPH02224141A JP1045745A JP4574589A JPH02224141A JP H02224141 A JPH02224141 A JP H02224141A JP 1045745 A JP1045745 A JP 1045745A JP 4574589 A JP4574589 A JP 4574589A JP H02224141 A JPH02224141 A JP H02224141A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- logic
- logical
- simulators
- hardware logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 claims description 27
- 238000012545 processing Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は論理シミュレーション方式に関し、特に複数の
ハードウェア論理シミュレータを有機的に接続した簡単
な構成の論理シミュレーション方式に関する。
ハードウェア論理シミュレータを有機的に接続した簡単
な構成の論理シミュレーション方式に関する。
(従来の技術)
従来、この種の論理シミュレーション方式としては、例
えば特開昭59−11459号公報に提案されているよ
うな、対象となる論理装置と同等の動作を、複数の論理
ブロックから構成されるハードウェア論理シミュレータ
を使用して短時間でシミュレーションを行い、論理設計
の検査を行う方式がある。
えば特開昭59−11459号公報に提案されているよ
うな、対象となる論理装置と同等の動作を、複数の論理
ブロックから構成されるハードウェア論理シミュレータ
を使用して短時間でシミュレーションを行い、論理設計
の検査を行う方式がある。
(発明が解決しようとする課題)
上述した従来の論理シミュレーション方式は、複数の論
理装置からなる大規模な論理システムをシミュレートす
るとき、論理システムのシミュレーションモデルを作成
し、1台のハードウェア論理シミュレータでシミュレー
トしなければならないため、ハードウェア論理シミュレ
ータの規模が十分大きくなければならないという欠点が
ある。
理装置からなる大規模な論理システムをシミュレートす
るとき、論理システムのシミュレーションモデルを作成
し、1台のハードウェア論理シミュレータでシミュレー
トしなければならないため、ハードウェア論理シミュレ
ータの規模が十分大きくなければならないという欠点が
ある。
(課題を解決するための手段)
本発明による論理シミュレーション方式は、それぞれシ
ミュレート対象である装置について論理シミュレートす
る複数のハードウェア論理シミュレータと、これら論理
シミュレータと回線を介して接続され、前記論理シミュ
レートするためのシミュレーション実行プログラムを内
蔵し、論理シミュレーションモデルと試験プログラムに
基づいて論理シミュレートするために前記ハードウェア
論理シミュレータを制御する実行制御手段とを備える。
ミュレート対象である装置について論理シミュレートす
る複数のハードウェア論理シミュレータと、これら論理
シミュレータと回線を介して接続され、前記論理シミュ
レートするためのシミュレーション実行プログラムを内
蔵し、論理シミュレーションモデルと試験プログラムに
基づいて論理シミュレートするために前記ハードウェア
論理シミュレータを制御する実行制御手段とを備える。
(実施例)
次に、本発明について図面を参照して説明する。
第1図は本発明による論理シミュレーション方式の一実
施例を示す構成図であり、第1〜第4のハードウェア論
理シミュレータ1〜4と汎用コンピュータ5とは、それ
ぞれループ接続装置9を介して接続されている。各ハー
ドウェア論理シミュレータには、論理シミュレーション
部11,21゜31.41、シミュレーション制御部1
2,22゜32.42、チャンネル制御回路13,23
゜33.43を備えている。また、汎用コンピュータ5
は、入出力処理装置51、主記憶装置52、命令処理装
置55を備えており、主記憶装置52には、オペレーテ
ィングシステム54の制御のもとて第1〜第4のハード
ウェア論理シミュレータ1〜4を制御するシミュレーシ
ョン実行制御プログラム53が格納されている。
施例を示す構成図であり、第1〜第4のハードウェア論
理シミュレータ1〜4と汎用コンピュータ5とは、それ
ぞれループ接続装置9を介して接続されている。各ハー
ドウェア論理シミュレータには、論理シミュレーション
部11,21゜31.41、シミュレーション制御部1
2,22゜32.42、チャンネル制御回路13,23
゜33.43を備えている。また、汎用コンピュータ5
は、入出力処理装置51、主記憶装置52、命令処理装
置55を備えており、主記憶装置52には、オペレーテ
ィングシステム54の制御のもとて第1〜第4のハード
ウェア論理シミュレータ1〜4を制御するシミュレーシ
ョン実行制御プログラム53が格納されている。
第2図には、本実施例がシミュレートする論理システム
の構成図が示されている。主記憶装置(MMU) 20
1 、第1の演算処理装置(EPU)203および第2
の演算処理装置(EPU)204がシステム制御装置(
SCU)202に接続されており、更にサービスプロセ
ッサ(SVP)205がシステム制御装置202を介し
て上記各装置201〜204に接続されている。また、
第3図には、第1〜第4のハードウェア論理シミュレー
タ1〜4と汎用コンピュータ5との間で転送される情報
の形式が示されている。
の構成図が示されている。主記憶装置(MMU) 20
1 、第1の演算処理装置(EPU)203および第2
の演算処理装置(EPU)204がシステム制御装置(
SCU)202に接続されており、更にサービスプロセ
ッサ(SVP)205がシステム制御装置202を介し
て上記各装置201〜204に接続されている。また、
第3図には、第1〜第4のハードウェア論理シミュレー
タ1〜4と汎用コンピュータ5との間で転送される情報
の形式が示されている。
本実施例におけるシミュレーション実行制御プログラム
53の処理の流れ図が第4図に示され、また、第1の演
算装置203から主記憶装置201に対してメモリ読み
出しを行った時に処理の流れ図が第5図に示されている
。以下、本実施例の動作を説明する。
53の処理の流れ図が第4図に示され、また、第1の演
算装置203から主記憶装置201に対してメモリ読み
出しを行った時に処理の流れ図が第5図に示されている
。以下、本実施例の動作を説明する。
まず、汎用コンピュータ5内のオペレーティングシステ
ム54は、シミュレーション実行制御プログラム53を
主記憶装置52にロードし、シミュレーション実行制御
プログラム53を起動する。
ム54は、シミュレーション実行制御プログラム53を
主記憶装置52にロードし、シミュレーション実行制御
プログラム53を起動する。
起動されたシミュレーション実行制御プログラム53は
、第4図に示した処理を行う、すなわち、ループ接続装
置9を介して第1〜第4のハードウェア論理シミュレー
タ1〜4に対しハードウェアの初期化を指示しく処理4
01)、初期化の終了した第1〜第4のハードウェア論
理シミュレータ1〜4に対し、磁気ディスク装置に格納
されている論理シミュレーションモデル6をループ接続
装置9を経由してロードする(処理402)。
、第4図に示した処理を行う、すなわち、ループ接続装
置9を介して第1〜第4のハードウェア論理シミュレー
タ1〜4に対しハードウェアの初期化を指示しく処理4
01)、初期化の終了した第1〜第4のハードウェア論
理シミュレータ1〜4に対し、磁気ディスク装置に格納
されている論理シミュレーションモデル6をループ接続
装置9を経由してロードする(処理402)。
ここで、第1のハードウェア論理シミュレータ1には第
2図の主記憶装置201をシミュレートする論理シミュ
レーションモデルをロードし、第2のハードウェア論理
シミュレータ2にはシステム制御装置202を、第3の
ハードウェア論理シミュレータ3には第1の演算装置2
03を、第4のハードウェア論理シミュレータ4には第
2の演算装置204をそれぞれシミュレートする論理シ
ミュレーションモデルをロードする。
2図の主記憶装置201をシミュレートする論理シミュ
レーションモデルをロードし、第2のハードウェア論理
シミュレータ2にはシステム制御装置202を、第3の
ハードウェア論理シミュレータ3には第1の演算装置2
03を、第4のハードウェア論理シミュレータ4には第
2の演算装置204をそれぞれシミュレートする論理シ
ミュレーションモデルをロードする。
続いて、シミュレーション実行制御プログラム53は、
磁気ディスク装置に格納されている試験プログラム7を
ループ接続装置9を経由して主記憶装置201をシミュ
レートする第1のハードウェア論理シミュレータ1の第
1の論理シミュレーション部11にロードする(処理4
03)、この様に、シミュレーション実行制御プログラ
ム53は5VP205の機能をシミュレートすることに
なる。
磁気ディスク装置に格納されている試験プログラム7を
ループ接続装置9を経由して主記憶装置201をシミュ
レートする第1のハードウェア論理シミュレータ1の第
1の論理シミュレーション部11にロードする(処理4
03)、この様に、シミュレーション実行制御プログラ
ム53は5VP205の機能をシミュレートすることに
なる。
さて、試験プログラムのロードが完了すると、ループ接
続袋r19を介して第1〜第4のハードウェア論理シミ
ュレータ1〜4の第1〜第4のシミュレーション制御部
12〜42に対し、シミュレーションの開始を指示する
とく処理404)、各ハードウェア論理シミュレータは
他装置からの起動通信待状態となる。このとき処理40
5において、第1のEPU203をシミュレートする第
3のハードウェア論理シミュレータ3に対し、ループ接
続装置9を経由して試験プログラム起動のためのプロセ
ッサ間通信を送信する。
続袋r19を介して第1〜第4のハードウェア論理シミ
ュレータ1〜4の第1〜第4のシミュレーション制御部
12〜42に対し、シミュレーションの開始を指示する
とく処理404)、各ハードウェア論理シミュレータは
他装置からの起動通信待状態となる。このとき処理40
5において、第1のEPU203をシミュレートする第
3のハードウェア論理シミュレータ3に対し、ループ接
続装置9を経由して試験プログラム起動のためのプロセ
ッサ間通信を送信する。
続いて、シミュレーション実行制御プログラム53は、
第1〜第4のハードウェア論理シミュレータ1〜4から
の要求を待ち合わせ(処理406)、第3図に示される
データを伴った要求を受は付けると、送信データ303
の送信先301を検査しく処理407)、送信先が汎用
コンピュータ5でなければ、受信情報を送信先301で
示されるハードウェア論理シミュレータに転送する(処
理408)、一方、処理407において、送信先が汎用
コンピュータであると認識したときは、第1〜第4のハ
ードウェア論理シミュレータ1〜4に対しシミュレーシ
ョンの終了を指示しく処理409)、第1〜第4のハー
ドウェア論理シミュレータに格納されているシミュレー
ション結果を読み出しく処理410)、シミュレーショ
ン結果を編集してプリンタ8に出力(処理411)した
後、全ての処理を終了する。
第1〜第4のハードウェア論理シミュレータ1〜4から
の要求を待ち合わせ(処理406)、第3図に示される
データを伴った要求を受は付けると、送信データ303
の送信先301を検査しく処理407)、送信先が汎用
コンピュータ5でなければ、受信情報を送信先301で
示されるハードウェア論理シミュレータに転送する(処
理408)、一方、処理407において、送信先が汎用
コンピュータであると認識したときは、第1〜第4のハ
ードウェア論理シミュレータ1〜4に対しシミュレーシ
ョンの終了を指示しく処理409)、第1〜第4のハー
ドウェア論理シミュレータに格納されているシミュレー
ション結果を読み出しく処理410)、シミュレーショ
ン結果を編集してプリンタ8に出力(処理411)した
後、全ての処理を終了する。
次に、本実施例がシミュレートする論理システムの構成
を示す第2図において、第1の演算送信203が他装置
と通信するのは、主記憶装置201に対し命令の取り出
しおよびオペランドへのデータ読み出し並びに書き込み
と、第2の演算装置204に対する起動および同期のた
めのプロセッサ間通信に大別される。ここで、主記憶装
!201に対するデータ読み出しについてのシミュレー
ション方法を第5図を参照して説明する。
を示す第2図において、第1の演算送信203が他装置
と通信するのは、主記憶装置201に対し命令の取り出
しおよびオペランドへのデータ読み出し並びに書き込み
と、第2の演算装置204に対する起動および同期のた
めのプロセッサ間通信に大別される。ここで、主記憶装
!201に対するデータ読み出しについてのシミュレー
ション方法を第5図を参照して説明する。
まず、第3のハードウェア論理シミュレータ3(第1の
EPU)の第3の論理シミュレーション部31がシミュ
レーションの結果、メモリ読み出しコマンドを生成しく
処理501)、第3のシミュレーション制御部32は、
メモリ読み出しコマンドを送信データ303とし、送信
先301を第2のハードウェア論理シミュレータ2 (
SCU)にし、送信元302を第3のハードウェア論理
シミュレータ3(第1のEPU)として汎用コンピュー
タ5に通知する(処理502)、続いて処理503にお
いて、通知を受は取ったシミュレーション実行制御プロ
グラム53は受信情報を送信先である第2のハードウェ
ア論理シミュレータ2(SCU)に転送し、受信した情
報をもとにシミュレーションを行い(処理504)、そ
の結果として第1のハードウェア論理シミュレータ1(
MMU’)へのコマンドを生成し汎用コンピュータ5に
送信する(処理505)。
EPU)の第3の論理シミュレーション部31がシミュ
レーションの結果、メモリ読み出しコマンドを生成しく
処理501)、第3のシミュレーション制御部32は、
メモリ読み出しコマンドを送信データ303とし、送信
先301を第2のハードウェア論理シミュレータ2 (
SCU)にし、送信元302を第3のハードウェア論理
シミュレータ3(第1のEPU)として汎用コンピュー
タ5に通知する(処理502)、続いて処理503にお
いて、通知を受は取ったシミュレーション実行制御プロ
グラム53は受信情報を送信先である第2のハードウェ
ア論理シミュレータ2(SCU)に転送し、受信した情
報をもとにシミュレーションを行い(処理504)、そ
の結果として第1のハードウェア論理シミュレータ1(
MMU’)へのコマンドを生成し汎用コンピュータ5に
送信する(処理505)。
その後、受信データを送信先である第1のハードウェア
論理シミュレータ1に転送しく処理506) 、受信し
た情報をもとにシミュレーションを行い(処理507)
、シミュレーション結果として得られた読み出しデー
タを転送するコマンドを生成する(処理508) 、そ
して、汎用コンピュータにコマンドを送信しく処理50
9) 、受信したコマンドを送信先である第2のハード
ウェア論理シミュレータ2 (SCU)に転送しく処理
510)、受信した情報をもとにシミュレーションを行
う(処理511)。このシミュレーションの結果として
第3のハードウェア論理シミュレータ3(第1のEPU
)に読み出しデータを送信するコマンドを生成し、汎用
コンピュータ5に送信しく処理512)、受信した情報
を送信先である第3のハードウェア論理シミュレータ3
(第1のEPU)に転送し、受信した情報をもとに第3
のハードウェア論理シミュレータ3(第1のEPU)で
シミュレーションを続行する(処理514)ことで一連
のメモリ読み出し処理を終了する。
論理シミュレータ1に転送しく処理506) 、受信し
た情報をもとにシミュレーションを行い(処理507)
、シミュレーション結果として得られた読み出しデー
タを転送するコマンドを生成する(処理508) 、そ
して、汎用コンピュータにコマンドを送信しく処理50
9) 、受信したコマンドを送信先である第2のハード
ウェア論理シミュレータ2 (SCU)に転送しく処理
510)、受信した情報をもとにシミュレーションを行
う(処理511)。このシミュレーションの結果として
第3のハードウェア論理シミュレータ3(第1のEPU
)に読み出しデータを送信するコマンドを生成し、汎用
コンピュータ5に送信しく処理512)、受信した情報
を送信先である第3のハードウェア論理シミュレータ3
(第1のEPU)に転送し、受信した情報をもとに第3
のハードウェア論理シミュレータ3(第1のEPU)で
シミュレーションを続行する(処理514)ことで一連
のメモリ読み出し処理を終了する。
ここでメモリ書き込み処理についても読み出し処理と同
様にシミュレートできるし、プロセッサ間通信に関して
も第3のハードウェア論理シミュレータ3(第1のEP
U)から汎用コンピュータを介して第2のハードウェア
論理シミュレータ2(SCU)に、さらに汎用コンピュ
ータを介して第4のハードウェア論理シミュレータ4(
第2のEPU)に情報を転送することでシミュレートで
きる。また、第4のハードウェア論理シミュレータ4(
第2のEPU)からのメモリアクセスおよび第3のハー
ドウェア論理シミュレータ3(第2のEPU)へのプロ
セッサ間通信についても同様にシミュレートすることが
できる。
様にシミュレートできるし、プロセッサ間通信に関して
も第3のハードウェア論理シミュレータ3(第1のEP
U)から汎用コンピュータを介して第2のハードウェア
論理シミュレータ2(SCU)に、さらに汎用コンピュ
ータを介して第4のハードウェア論理シミュレータ4(
第2のEPU)に情報を転送することでシミュレートで
きる。また、第4のハードウェア論理シミュレータ4(
第2のEPU)からのメモリアクセスおよび第3のハー
ドウェア論理シミュレータ3(第2のEPU)へのプロ
セッサ間通信についても同様にシミュレートすることが
できる。
ところで本実施例では、ハードウェア論理シミュレータ
が4台であるが、2台以上であれば何台でも良いことは
明らかである。また、各ハードウェア論理シミュレータ
は汎用コンピュータを介して通信しているが直接通信し
て良いことも明らかである。さらに、本実施例ではルー
プ接続装置を使用しているが、回線系接続装置であれば
何でも良いことは明らかである。
が4台であるが、2台以上であれば何台でも良いことは
明らかである。また、各ハードウェア論理シミュレータ
は汎用コンピュータを介して通信しているが直接通信し
て良いことも明らかである。さらに、本実施例ではルー
プ接続装置を使用しているが、回線系接続装置であれば
何でも良いことは明らかである。
(発明の効果)
以上説明したように本発明は、複数のハードウェア論理
シミュレータを回線系接続装置で接続することにより、
大規模なハードウェア論理シミュレータを開発すること
なく、複数の論理装置から成る大規模な論理システムを
シミュレートできる効果がある。
シミュレータを回線系接続装置で接続することにより、
大規模なハードウェア論理シミュレータを開発すること
なく、複数の論理装置から成る大規模な論理システムを
シミュレートできる効果がある。
第1図は本発明による論理シミュレーション方式の一実
施例を示す構成図、第2図は本実施例におけるシミュレ
ーションの対象となる論理システム構成図、第3図は本
実施例におけるシミュレータ間で転送する情報の形式を
示す図、第4図は本実施例におけるシミュレーション実
行制御プログラムの処理を示す図、第5図は本実施例に
おけるメモリ読み出しのシミュレーション手順を示す図
である。 1.2,3.4・・・第1〜第4のハードウェア論理シ
ミュレータ、11.21,31.41・・・第1〜第4
の論理シミュレーション部、12,22゜32.42・
・・第1〜第4のシミュレーション制御部、13.23
.33.43・・・第1〜第4のチャネル制御回路、9
・・・ループ接続回路、5・・・汎用コンピュータ、5
1・・・入出力処理装置、52・・・主記憶装置、53
・・・シミュレーション実行IIJ#プログラム、54
・・・オペレーティングシステム、55・・・命令処理
装置、6・・・論理シミュレーションモデル、7・・・
試験プログラム、8・・・プリンタ、201・・・主記
憶装置、202・・・システム制御装置、203゜20
4・・・第1と第2の演算装置、205・・・サービス
プロセッサ。 2’01 主3乙、1克裟遣
施例を示す構成図、第2図は本実施例におけるシミュレ
ーションの対象となる論理システム構成図、第3図は本
実施例におけるシミュレータ間で転送する情報の形式を
示す図、第4図は本実施例におけるシミュレーション実
行制御プログラムの処理を示す図、第5図は本実施例に
おけるメモリ読み出しのシミュレーション手順を示す図
である。 1.2,3.4・・・第1〜第4のハードウェア論理シ
ミュレータ、11.21,31.41・・・第1〜第4
の論理シミュレーション部、12,22゜32.42・
・・第1〜第4のシミュレーション制御部、13.23
.33.43・・・第1〜第4のチャネル制御回路、9
・・・ループ接続回路、5・・・汎用コンピュータ、5
1・・・入出力処理装置、52・・・主記憶装置、53
・・・シミュレーション実行IIJ#プログラム、54
・・・オペレーティングシステム、55・・・命令処理
装置、6・・・論理シミュレーションモデル、7・・・
試験プログラム、8・・・プリンタ、201・・・主記
憶装置、202・・・システム制御装置、203゜20
4・・・第1と第2の演算装置、205・・・サービス
プロセッサ。 2’01 主3乙、1克裟遣
Claims (1)
- それぞれシミュレート対象である装置について論理シミ
ュレートする複数のハードウェア論理シミュレータと、
これら論理シミュレータと回線を介して接続され、前記
論理シミュレートするためのシミュレーション実行プロ
グラムを内蔵し、論理シミュレーションモデルと試験プ
ログラムに基づいて論理シミュレートするために前記ハ
ードウェア論理シミュレータを制御する実行制御手段と
を備えて成ることを特徴とする論理シミュレーション方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1045745A JPH02224141A (ja) | 1989-02-27 | 1989-02-27 | 論理シミュレーション方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1045745A JPH02224141A (ja) | 1989-02-27 | 1989-02-27 | 論理シミュレーション方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02224141A true JPH02224141A (ja) | 1990-09-06 |
Family
ID=12727854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1045745A Pending JPH02224141A (ja) | 1989-02-27 | 1989-02-27 | 論理シミュレーション方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02224141A (ja) |
-
1989
- 1989-02-27 JP JP1045745A patent/JPH02224141A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1246743A (en) | Array for simulating computer functions for large computer systems | |
JPH05216712A (ja) | コンピュータシステムおよびこのコンピュータシステム上で内観的タスクを遂行する方法並びにi/oプロセッサアセンブリ | |
US8150670B2 (en) | Simulator and simulation method | |
US20080281576A1 (en) | Interface board, simulator, synchronization method, and synchronization program | |
JP3189793B2 (ja) | システムシミュレータおよびシステムシミュレーション方法 | |
JPH02224141A (ja) | 論理シミュレーション方式 | |
JP3212709B2 (ja) | ロジックシミュレーション装置 | |
JPH01305444A (ja) | 論理シミュレーションシステム | |
JPH01305443A (ja) | 論理シミュレーションシステム | |
JPH01147736A (ja) | 論理シミユレーシヨンシステム | |
JP2845032B2 (ja) | 論理シミュレーション装置 | |
JP2563082Y2 (ja) | 疑似通信制御装置 | |
JPH02118849A (ja) | 入出力装置のシミュレーション方式 | |
JP2908337B2 (ja) | マルチプロセス対応vhdlシミュレーション実行システム | |
JPH03130839A (ja) | オンラインシミュレーション方式 | |
JPS6299837A (ja) | 入出力処理装置の検査方式 | |
JP2001209555A (ja) | 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体 | |
JPS61231607A (ja) | 鉄鋼圧延制御システムのシミユレ−シヨン方式 | |
JPH02257339A (ja) | 論理検証方式 | |
JPH0561934A (ja) | 論理シミユレーシヨン方式 | |
JP2001067241A (ja) | 情報処理装置の試験方式 | |
JPH0821043B2 (ja) | シミュレーション方法 | |
JPH0328936A (ja) | 情報処理装置の試験診断方式 | |
JPS62280940A (ja) | デ−タ処理装置 | |
JPH04369044A (ja) | コンピュータ用テスト装置 |