JPH0221649A - Semiconductor device - Google Patents

Abstract

PURPOSE:To prevent the generation of leak current caused due to exposure to radiation, and enable the normal operation of a semiconductor device, by a method wherein, when a metal wiring connects a first and a second active elements in a well region on a field oxide film, said wire is arranged so as to once cross the upper part of a guard band. CONSTITUTION:In order to insulate a gate electrode conductor layer and an aluminum wiring layer, an interlayer insulating film 9 is formed on a field oxide film 3 and gate electrode conductor layers. On the interlayer insulating film 9, an aluminum wiring layer 10 electrically connecting a gate electrode conductor layer 8 and another different gate electrode layer 8' is formed. On an interface between an N-type silicon substrate 1 and a P-type well region 2, a guard band layer 11 of a P<+> type high concentration diffusion layer is formed. The aluminum wiring layer 10 electrically connects the different gate electrode conductor layers 8 and 8' in a part which is in the P-type well region 2 and on the field oxide film 3. This connection is not formed by the shortest distance but by a detour route which crosses once the guard band layer 11.

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、半導体装置に係わり、特に放射線の被爆を
受ける環境下で使用されるＭＯ３型トランジスタを含む
半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a semiconductor device, and particularly to a semiconductor device including an MO3 type transistor used in an environment exposed to radiation.

（従来の技術） 周知の如く、ＭＯＳトランジスタにガンマ線等の放射線
が照射されると、ゲート酸化膜やフィルド酸化膜等の酸
化膜中に固定電荷が蓄積される。(Prior Art) As is well known, when a MOS transistor is irradiated with radiation such as gamma rays, fixed charges are accumulated in an oxide film such as a gate oxide film or a filled oxide film.

この結果、トランジスタのしきい値電圧が負方向にシフ
トし、チャネル移動度が低下したり、フィールド酸化膜
の部分に寄生的に形成されるフィールド・トランジスタ
がオンしてリーク電流が発生することが知られている。As a result, the threshold voltage of the transistor shifts in the negative direction, reducing the channel mobility, and the field transistor formed parasitically in the field oxide film turns on, causing leakage current. Are known.

具体的には、放射線の照射により酸化膜中に電子、正孔
対が発生する。Specifically, electron and hole pairs are generated in the oxide film by radiation irradiation.

酸化膜中の電子の移動度は正孔に比べて数桁大きいため
、電子は酸化膜中を通過するが、正孔は、例えばフィー
ルド酸化膜中、特に３ｉ−３ｉ０２（シリコン−酸化シ
リコン）界面近傍に捕獲されて蓄積される。この結果、
フィールド領域に寄生的に存在するＮチャネルトランジ
スタがデプレション化し、定常的なリーク電流が発生し
、ＭＯＳトランジスタ回路の正常な動作を妨げる。この
ような問題に対処するためにプロセスの低温化や、フィ
ールド酸化膜の薄膜化等による素子パラメーター変動の
抑制が進められている。ところが放射線によるしきい値
シフト量は、酸化膜の厚さが厚ければ厚い程、また、基
板に対して、正のバイアスが大であればある程、大きく
なる。この結果、フィールド・トランジスタにおいては
、ゲート等の正バイアスのかかる部分の直下のフィール
ド酸化膜は、放射線被爆による正孔の蓄積が起こる事に
より、しきい値の低下が生じ、リークを発生する。The mobility of electrons in the oxide film is several orders of magnitude higher than that of holes, so electrons pass through the oxide film, but holes, for example, move through the field oxide film, especially at the 3i-3i02 (silicon-silicon oxide) interface. It is captured and accumulated in the vicinity. As a result,
The N-channel transistor parasitically present in the field region becomes depleted, and a steady leakage current is generated, which disturbs the normal operation of the MOS transistor circuit. In order to deal with such problems, efforts are being made to suppress variations in device parameters by lowering process temperatures, making field oxide films thinner, and so on. However, the amount of threshold shift due to radiation increases as the thickness of the oxide film increases and as the positive bias relative to the substrate increases. As a result, in a field transistor, the field oxide film directly under a portion to which a positive bias is applied, such as the gate, accumulates holes due to exposure to radiation, resulting in a decrease in threshold value and leakage.

この事情は、ゲート以外のアルミニウム配線等でも同様
で、厚いフィールド酸化膜上に配されるアルミニウム配
線に高電位がかかった状態でガンマ線等の放射線を被爆
すると、この下の基板領域のしきい値が下がり反転する
。そこで従来では、半導体基板領域と井戸状領域の境界
上に埋め込み拡散層あるいは、拡散層等のガードバンド
を設けることにより、このリークを少なくする様な構造
が考案されている。第２図は上記の構造で拡散層により
ガードバンドを形成した場合のＭＯ３型半導体装置を示
す図である。This situation is the same for aluminum wiring other than gates, and when exposed to radiation such as gamma rays while a high potential is applied to aluminum wiring arranged on a thick field oxide film, the threshold value of the substrate area below falls and reverses. Conventionally, therefore, a structure has been devised to reduce this leakage by providing a guard band such as a buried diffusion layer or a diffusion layer on the boundary between the semiconductor substrate region and the well-like region. FIG. 2 is a diagram showing an MO3 type semiconductor device with the above structure in which a guard band is formed by a diffusion layer.

第２図（ａ）は、平面パターン構成を示す図、第２図（
ｂ）は、第２図（ａ）におけるＣ−Ｃ断面の断面図であ
る。FIG. 2(a) is a diagram showing the planar pattern configuration, FIG.
b) is a sectional view taken along the line CC in FIG. 2(a).

第２図（ａ）において、Ｎ″″型シリコン基板２１の表
面には、Ｐ型井戸状領域２２が形成され、Ｎ−シリコン
基板２１およびＰ型井戸状領域２２の上には、フィール
ド酸化膜領域２３が形成される。Ｐ型の井戸状領域２２
の上には、Ｎチャネル素子を形成するための能動素子領
域２４が設けられ、能動素子領域２４の上には、互いに
離間してＮ型半導体領域からなるソース・ドレイン領域
２５が形成される。ソース／ドレイン領域２５にはコン
タクトを介して、ソース／ドレイン電極導体層２６が接
続され、フィールド酸化膜領域２３には、熱酸化により
構成されたゲート熱酸化膜領域２７が連結される。ゲー
ト熱酸化膜領域２７とフィールド酸化膜２３領域上には
、ゲート電極導体層２８が形成され、同様な様式でもう
一つのゲート電極導体層２８′も形成される。ゲート電
極層とアルミニウム配線層を絶縁するために、フィール
ド酸化膜２３上、および、ゲート電極層上に層間絶縁膜
２９か形成され、層間絶縁膜２９上には、ゲート電極導
体層２８と、もう一つの異なるゲート電極導体層２８′
を電気的に接続するアルミニウム配線層３０が形成され
る。Ｎ−型シリコン基板２１とＰ型井戸状領域２２の境
界上には、Ｐ十型高濃度拡散層によるガードバンド層３
１が形成される。このような構造の半導体装置によると
、Ｎ−型シリコン基板２１とＰ型井戸状領域２２の境界
上に設けられたガードバンド層３１により、ゲート電極
導体層２８．２８−にハイの電位が印加され、ゲート電
極導体層２８．２８″の直下のフィールド酸化膜に反転
層が形成され、Ｎ−型シリコン基板２１とＰ型井戸状領
域上のＮチャネル素子の形成される能動素子領域２４の
ゲート電極導体層２８．２８′の直下を各々ソース／ド
レイン領域とするフィールド・トランジスタがオンして
も、Ｐ十型高濃度拡散層によるガードバンド層３１が反
転しないため、リーク・パスは形成されず、リーク電流
は発生しない。In FIG. 2(a), a P-type well-like region 22 is formed on the surface of an N""-type silicon substrate 21, and a field oxide film is formed on the N-silicon substrate 21 and the P-type well-like region 22. A region 23 is formed. P-type well-shaped region 22
An active element region 24 for forming an N-channel element is provided above the active element region 24, and source/drain regions 25 made of N-type semiconductor regions are formed spaced apart from each other on the active element region 24. A source/drain electrode conductor layer 26 is connected to the source/drain region 25 via a contact, and a gate thermal oxide film region 27 formed by thermal oxidation is connected to the field oxide film region 23. A gate electrode conductor layer 28 is formed on the gate thermal oxide film region 27 and field oxide film 23 region, and another gate electrode conductor layer 28' is also formed in a similar manner. In order to insulate the gate electrode layer and the aluminum wiring layer, an interlayer insulating film 29 is formed on the field oxide film 23 and on the gate electrode layer, and on the interlayer insulating film 29, a gate electrode conductor layer 28 and another layer are formed. One different gate electrode conductor layer 28'
An aluminum wiring layer 30 is formed to electrically connect the two. On the boundary between the N- type silicon substrate 21 and the P-type well-like region 22, a guard band layer 3 made of a P-type high concentration diffusion layer is formed.
1 is formed. According to the semiconductor device having such a structure, a high potential is applied to the gate electrode conductor layer 28, 28- by the guard band layer 31 provided on the boundary between the N-type silicon substrate 21 and the P-type well-shaped region 22. Then, an inversion layer is formed in the field oxide film directly under the gate electrode conductor layer 28.28'', and the gate of the active device region 24 where the N-channel device is formed on the N-type silicon substrate 21 and the P-type well-like region is formed. Even if the field transistors whose source/drain regions are directly under the electrode conductor layers 28 and 28' are turned on, the guard band layer 31 made of the P-type high concentration diffusion layer is not inverted, so no leak path is formed. , no leakage current occurs.

しかしながら、このようなガードバンド層３１を導入し
ても、リーク電流が発生する場合がある。However, even if such a guard band layer 31 is introduced, leakage current may occur.

具体的な例として、第２図（ａ）、（ｂ）に示すように
、異なるゲート電極導体層２８．２８′をアルミニウム
配線層３０で接続し、その配線層３０がＰ型井戸状領域
２２上で、かつ、フィールド酸化膜領域２３上に存在す
る場合を考える。ここで、放射線の照射が、ゲート電位
がハイの状態で行われると、ゲート電極導体層２８．２
８−の直下のフィールド絶縁膜、および、アルミニウム
配線層３０の直下のフィールド絶縁膜２３におけるしき
い値が低下する。この状態で、再びゲート電極導体層２
８．２８′にハイの電位が与えられると、能動素子領域
２４のゲート電極導体層２８、２８′の直下が双方オン
し、ゲート電極導体層２８．２８′の直下のフィールド
絶縁膜、および、アルミニウム配線層３０の直下のフィ
ールド絶縁膜が反転し、双方の能動素子領域２４内のソ
ース／ドレイン領域２５で挟まれたチャネル部分同士が
導通された状態になる。したがって、本来、分離されて
いるこの２つのＭＯＳ）ランジスタのソース／ドレイン
の電位が異なる場合に、リーク電流を発生する。As a specific example, as shown in FIGS. 2(a) and 2(b), different gate electrode conductor layers 28, 28' are connected by an aluminum wiring layer 30, and the wiring layer 30 is connected to the P-type well region 22. Consider the case where the oxide film exists on the field oxide film region 23. Here, when radiation irradiation is performed in a state where the gate potential is high, the gate electrode conductor layer 28.2
The threshold values in the field insulating film 23 immediately below the aluminum wiring layer 30 and the field insulating film 23 immediately below the aluminum wiring layer 30 are lowered. In this state, the gate electrode conductor layer 2
When a high potential is applied to 8.28', both the gate electrode conductor layers 28, 28' in the active element region 24 are turned on, and the field insulating film directly under the gate electrode conductor layers 28, 28' and The field insulating film immediately below the aluminum interconnection layer 30 is inverted, and the channel portions sandwiched between the source/drain regions 25 in both active element regions 24 are brought into conduction. Therefore, if the source/drain potentials of these two MOS transistors, which are originally separated, differ, a leakage current is generated.

（発明が解決しようとする課題） この発明は前記のような点に鑑みてなされたもので、従
来では、異なる能動素子のゲート電極同士をアルミニウ
ム配線等で接続し、その配線が、第１導電型の半導体基
板に設けられた第２導電型の井戸状領域上で、かつ、フ
ィールド酸化膜上に存在するような半導体装置において
、放射線の被爆に起因するリーク電流の発生する点を改
善し、半導体装置の正常な動作をなしうる信頼性を向上
したＭＯＳトランジスタを含む半導体装置を提供するこ
とを目的とする。(Problems to be Solved by the Invention) The present invention has been made in view of the above-mentioned points. Conventionally, gate electrodes of different active elements are connected to each other by aluminum wiring, etc., and the wiring is connected to the first conductive element. In a semiconductor device that exists on a well-shaped region of a second conductivity type provided in a type semiconductor substrate and on a field oxide film, the leakage current caused by exposure to radiation is improved, It is an object of the present invention to provide a semiconductor device including a MOS transistor with improved reliability so that the semiconductor device can operate normally.

［発明の構成］ （課題を解決するための手段および作用）この発明によ
る半導体装置においては、第１導電型の半導体基板と、
前記第１導電型の半導体基板表面部に設けられる第２導
電型の井戸状領域と、前記第１導電型の半導体基板と前
記第２導電型の井戸状領域の境界上に設けられたガード
バンドと、前記第２導電型の井戸状領域内に設けられる
少なくとも第１、第２の能動素子領域と、前記第１、第
２の能動素子領域を分離するフィールド絶縁膜と、第１
、第２の複数の能動素子をつなぐ金属配線とから成り、
前記金属配線が、前記第１、第２の能動素子同士を前記
第２導電型の井戸状領域上で、かつ、フィールド酸化膜
上でつなぐ場合に、一旦、ガードバンド上を迂回させ、
ハイの電位が印加された時、金属配線直下のフィールド
酸化膜の反転を前記ガードバンドにより遮断し、異なる
能動素子のチャネル部分同士の導通を防ぐ。ゲートアレ
ー等マスタースライス型の半導体装置のように、ゲート
上のアルミニウム配線の端子位置に制限を持つ場合、異
なるゲート間を接続するために、前記第２導電型の井戸
状領域内で、かつ、前記フィールド酸化膜上で接続する
必要が生じる。[Structure of the Invention] (Means and Effects for Solving the Problems) A semiconductor device according to the present invention includes a semiconductor substrate of a first conductivity type;
a well-shaped region of a second conductivity type provided on a surface portion of the semiconductor substrate of the first conductivity type; and a guard band provided on a boundary between the semiconductor substrate of the first conductivity type and the well-shaped region of the second conductivity type. at least first and second active device regions provided in the well-shaped region of the second conductivity type; a field insulating film separating the first and second active device regions;
, and metal wiring connecting the second plurality of active elements,
When the metal wiring connects the first and second active elements on the well-shaped region of the second conductivity type and on the field oxide film, once bypassing the guard band,
When a high potential is applied, the guard band blocks the inversion of the field oxide film directly under the metal wiring, thereby preventing conduction between channel portions of different active elements. When the terminal position of the aluminum wiring on the gate is limited as in a master slice type semiconductor device such as a gate array, in order to connect different gates, in the well-shaped region of the second conductivity type, and It becomes necessary to make a connection on the field oxide film.

このような場合においても、アルミニウム配線をガード
バンド上を、一旦、横切るように配線することにより、
アルミニウム配線の直下のフィールド酸化膜の反転は、
ガードバンド下でカットされ、異なる能動素子領域のチ
ャネル部分が導通することはなくなる。これにより、回
路全体としてのリーク電流は低減し、放射線の被爆に対
して、信頼性の高い半導体装置を供給できる。Even in such cases, by wiring the aluminum wiring across the guard band,
The inversion of the field oxide film directly under the aluminum wiring is
It is cut below the guard band so that the channel portions of different active device regions are no longer conductive. This reduces the leakage current of the entire circuit, making it possible to provide a highly reliable semiconductor device against radiation exposure.

（実施例） 以下、第１図（ａ）乃至第１図（Ｃ）の図面を参照して
、この発明の一実施例に係わる半導体装置を詳細に説明
する。(Embodiment) Hereinafter, a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the drawings of FIG. 1(a) to FIG. 1(C).

第１図（ａ）は、この発明の半導体装置の一実施例の平
面パターン構成を示す図である。FIG. 1(a) is a diagram showing a planar pattern configuration of an embodiment of the semiconductor device of the present invention.

第１図（ａ）において、Ｎ″″型シリコン半導体基板１
の表面には、Ｐ型井戸状領域２が形成され、Ｎ−シリコ
ン基板１および、Ｐ型井戸状領域２の上には、フィール
ド酸化膜領域３が形成される。In FIG. 1(a), an N″″ type silicon semiconductor substrate 1
A P-type well-like region 2 is formed on the surface of the N-silicon substrate 1 and a field oxide film region 3 is formed on the P-type well-like region 2.

Ｐ型井戸状領域２の上には、Ｎチャネル素子の形成する
ための能動素子領域４が設けられ、能動素子領域４の上
には、互いに離間してＮ型半導体領域からなるソース／
ドレイン領域５が形成される。An active device region 4 for forming an N-channel device is provided on the P-type well-like region 2, and a source/source region made of an N-type semiconductor region is provided on the active device region 4 at a distance from each other.
A drain region 5 is formed.

ソース／ドレイン領域５にはコンタクトを介して、ソー
ス／ドレイン電極導体層６が接続され、フィールド酸化
膜領域３には、熱酸化により構成されたゲート熱酸化膜
領域７が連結される。ゲート熱酸化膜領域７とフィール
ド酸化膜３領域上には、ゲート電極導体層８が形成され
、同様な様式でもう一つのゲート電極導体層８も形成さ
れる。ゲート電極導体層とアルミニウム配線層を絶縁す
るために、フィールド酸化膜３上および、ゲート電極導
体層上に層間絶縁膜９が形成され、層間絶縁膜９上には
、ゲート電極導体層８と、もう一つの異なるゲート電極
層８゛を電気的に接続するアルミニウム配線層１０が形
成される。Ｎ−型シリコン基板１と、Ｐ型井戸状領域２
の境界上には、Ｐ＋型高濃度拡散層によるガードバンド
層１１が形成される。前記アルミニウム配線層１０は、
Ｐ型井戸状領域２内で、かつ、フィールド酸化膜領域３
上で異なるゲート電極導体層８と８′を電気的に接続し
ているが、これを最短距離で接続せず、一旦、ガードバ
ンド層１１を横切るように迂回して設けられている。A source/drain electrode conductor layer 6 is connected to the source/drain region 5 via a contact, and a gate thermal oxide film region 7 formed by thermal oxidation is connected to the field oxide film region 3. A gate electrode conductor layer 8 is formed on the gate thermal oxide film region 7 and field oxide film 3 region, and another gate electrode conductor layer 8 is also formed in a similar manner. In order to insulate the gate electrode conductor layer and the aluminum wiring layer, an interlayer insulating film 9 is formed on the field oxide film 3 and on the gate electrode conductor layer, and on the interlayer insulating film 9, a gate electrode conductor layer 8 and An aluminum wiring layer 10 is formed to electrically connect another different gate electrode layer 8'. N-type silicon substrate 1 and P-type well-shaped region 2
A guard band layer 11 made of a P+ type high concentration diffusion layer is formed on the boundary. The aluminum wiring layer 10 is
Within the P-type well-like region 2 and in the field oxide film region 3
Although the different gate electrode conductor layers 8 and 8' are electrically connected above, they are not connected at the shortest distance, but are once provided in a detour so as to cross the guard band layer 11.

このような構造の半導体装置によると、Ｎ−型シリコン
基板１と、Ｐ型井戸状領域２境界上に設けられたガード
バンド層１１により、ゲート電極導体層８．８′にハイ
の電位が印加され、ゲート電極導体層８．８の直下のフ
ィールド酸化膜に反転層が形成され、Ｎ″″型シリコン
基板１と、Ｐ型領域上のＮチャネル素子の形成される能
動素子領域４のゲート電極層８．８′の直下を各々ソー
ス／ドレイン領域とするフィールド・トランジスタがオ
ンしても、Ｐ十型高濃度拡散層によるガードバンド層１
１が反転しないため、リーク・パスは形成されず、リー
ク電流は発生しない。また、異なるゲート電極導体層８
と、８′を接続するアルミニウム配線層１０もガードバ
ンド層１１を横切るように迂回して設けられているので
、上記と同様な現象、すなわち、アルミニウム配線直下
のフィールド酸化膜３の反転が、ガードバンド層１１下
で遮断され、リーク・パスはカットされる。これにより
、ゲート電極導体層８．８′およびアルミラム配線１０
の直下のフィールド酸化膜３の反転による異なる能動素
子のチャネル部分同士の導通はなくなる。According to the semiconductor device having such a structure, a high potential is applied to the gate electrode conductor layer 8,8' by the guard band layer 11 provided on the boundary between the N-type silicon substrate 1 and the P-type well-shaped region 2. Then, an inversion layer is formed in the field oxide film directly under the gate electrode conductor layer 8.8, and the gate electrode of the N'''' type silicon substrate 1 and the active device region 4 where the N channel device is formed on the P type region is formed. Even if the field transistors whose source/drain regions are directly under the layers 8 and 8' are turned on, the guard band layer 1 made of the P-type high-concentration diffusion layer
1 is not inverted, no leakage path is formed and no leakage current occurs. In addition, a different gate electrode conductor layer 8
Since the aluminum wiring layer 10 connecting the wires 8' and 8' is also detoured across the guard band layer 11, the same phenomenon as above, that is, the inversion of the field oxide film 3 directly under the aluminum wiring, occurs in the guard band layer 11. The leak path is cut off under the band layer 11. As a result, the gate electrode conductor layer 8.8' and the aluminum wiring 10
Due to the inversion of the field oxide film 3 directly under the field oxide film 3, conduction between channel portions of different active elements is eliminated.

尚、第１図（ｂ）は、第１図（ａ）におけるＡ−Ａ断面
の断面図を示し、第１図（ｃ）は、第１図（ａ）におけ
るＢ−Ｂ断面の断面図を示す。Note that FIG. 1(b) shows a cross-sectional view taken along line A-A in FIG. 1(a), and FIG. 1(c) shows a cross-sectional view taken along line B-B in FIG. 1(a). show.

［発明の効果］ 以上のようにこの発明によれば、異なる複数の能動素子
同士を接続する様式の半導体装置において、異なる複数
の能動素子同士を接続する配線層を一旦、第１導電型の
半導体基板と第２導電型の井戸状領域の境界上に設けら
れたガードバンド上を横切るように迂回させ、フィール
ド絶縁膜の反転を前記ガードバンド下で遮断することに
より、リーク・パスをカットし、放射線の被爆に起因す
るリーク電流を阻止することができ、異なる能動素子の
チャネル部分同士の導通がなくなり、放射線の被爆を受
ける環境下での動作の信頼性がより向上した半導体装置
を提供できる。[Effects of the Invention] As described above, according to the present invention, in a semiconductor device in which a plurality of different active elements are connected to each other, a wiring layer that connects a plurality of different active elements to each other is once made of a semiconductor of the first conductivity type. The leakage path is cut by making a detour across a guard band provided on the boundary between the substrate and the well-shaped region of the second conductivity type, and blocking the inversion of the field insulating film under the guard band, A semiconductor device can be provided in which leakage current caused by radiation exposure can be prevented, conduction between channel portions of different active elements is eliminated, and operation reliability in an environment exposed to radiation is improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図（ａ）はこの発明における半導体装置の東面パタ
ーン構成図、第１図（ｂ）は第１図（ａ）におけるＡ−
Ａ断面の断面図、第１図（ｃ）は第１図（ａ）における
Ｂ−Ｂ断面の断面図、第２図（ａ）は従来の半導体装置
の平面パターン構成図、第２図（ｂ）は第２図（ａ）に
おけるＣ−Ｃ断面の断面図である。 １・・・・・・Ｎ−型シリコン基板、２・・・・・・Ｐ
型井戸状領域、３・・・・・・フィールド酸化膜、４・
・・・・・能動素子領域、５・・・・・・ソース／ドレ
イン領域、６・・・・・・ソース／ドレイン電極導体層
、７・・・・・・ゲート熱酸化膜、８・・・・・・ゲー
ト電極導体層、８−・・・・・・ゲート電極導体層、９
・・・・・・層間絶縁膜、１０・・・・・・アルミニウ
ム配線層、１１・・・・・・Ｐ＋型ガードバンド層、２
１・・・・・・Ｎ−型シリコン基板、２２・・・・・・
Ｐ型井戸状領域、２３・・・・・・フィールド酸化膜、
２４・・・・・・能動素子領域、２５・・・・・・ソー
ス／ドレイン領域、２６・・・・・・ソース／ドレイン
電極導体層、２７・・・・・・ゲート熱酸化膜、２８・
・・・・・ゲート電極導体層、２８′・・・・・・ゲー
ト電極導体層、２つ・・・・・・層間絶縁膜、３０・・
・・・・アルミニウム配線層、３１・・・・・・Ｐ＋型
ガードバンド層。FIG. 1(a) is a configuration diagram of an east side pattern of a semiconductor device according to the present invention, and FIG. 1(b) is an A-
1(c) is a sectional view taken along the line B-B in FIG. 1(a), FIG. 2(a) is a planar pattern configuration diagram of a conventional semiconductor device, and FIG. ) is a sectional view taken along the line CC in FIG. 2(a). 1...N-type silicon substrate, 2...P
type well-like region, 3...field oxide film, 4.
...Active element region, 5...Source/drain region, 6...Source/drain electrode conductor layer, 7...Gate thermal oxide film, 8... ...Gate electrode conductor layer, 8-...Gate electrode conductor layer, 9
......Interlayer insulating film, 10...Aluminum wiring layer, 11...P+ type guard band layer, 2
1...N-type silicon substrate, 22...
P-type well-like region, 23...field oxide film,
24... Active element region, 25... Source/drain region, 26... Source/drain electrode conductor layer, 27... Gate thermal oxide film, 28・
...Gate electrode conductor layer, 28'...Gate electrode conductor layer, two...Interlayer insulating film, 30...
...Aluminum wiring layer, 31...P+ type guard band layer.

Claims (1)

【特許請求の範囲】[Claims] （１）第１導電型の半導体基板と、前記第１導電型の半
導体基板表面部に設けられる第２導電型の井戸状領域と
、前記第１導電型の半導体基板と前記半導体基板表面部
に設けられる第２導電型の井戸状領域の境界上に設けら
れたガードバンドと、前記第２導電型の井戸状領域内に
設けられる少なくとも第１、第２の能動素子領域と、前
記第１、第２の能動素子領域を分離するフィールド絶縁
膜と、第１と第２の能動素子間をつなぐ金属配線とを具
備し、前記金属配線が前記第１、第２の能動素子を前記
井戸状領域内で、かつ、前記フィールド酸化膜上でつな
ぐ場合に、一旦、前記ガードバンド上を横切るように配
されたことを特徴とした半導体装置。(1) A semiconductor substrate of a first conductivity type, a well-shaped region of a second conductivity type provided on the surface portion of the semiconductor substrate of the first conductivity type, and a well-shaped region provided on the semiconductor substrate of the first conductivity type and the surface portion of the semiconductor substrate. a guard band provided on the boundary of the well-shaped region of the second conductivity type; at least first and second active element regions provided in the well-shaped region of the second conductivity type; A field insulating film separating a second active element region and a metal wiring connecting the first and second active elements, the metal wiring connecting the first and second active elements to the well-shaped region. 1. A semiconductor device, wherein the semiconductor device is disposed so as to once cross over the guard band when the field oxide film is connected within the field oxide film.