JPH02213216A - Comparator - Google Patents

Abstract

PURPOSE:To prevent the production of a time delay in an output signal by inserting a series circuit comprised of a hysteresis resistance and a capacitor between an output and an input of a comparator. CONSTITUTION:A part of an output of an operational amplifier OP is fed back through a resistor RF of 100 kohms in its resistance. Moreover, a capacitor CF is connected in series with the feedback resistor RF. When an output voltage VOUT is inverted to a high level, a 6V bias voltage and a positive differentiating pulse are added to an input signal VIN. On the other hand, when the output voltage VOUT is inverted from a high level to a low level (0V), the DC component of the noninverting input of the operational amplifier OP is the result of adding a negative differentiating pulse to the voltage 6V and decreased.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はコンパレータに係わり、特にノイズの影響を受
けず、しかも時間遅れのない信号の出力ができるコンパ
レータに関する。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a comparator, and particularly to a comparator that is not affected by noise and can output a signal without time delay.

〈従来技術〉 一般にコンパレータは、第６図に示すように比較しよう
とする基準電圧ｖ１Ｆと入力電圧ｖ０の差をみて、その
大小により出力電圧Ｖ。ｕ７のレベルを反転させようと
するものである。かかるコンパレータは、第７図に示す
ように入力電圧■１Ｈがノイズを伴ったり、あるいは第
８図に示すように可成りゆっくりしたスピードで基準電
圧ｖＦ１１！１付近全通過しようという時、出力にチャ
タリングを生じる。<Prior Art> Generally, a comparator looks at the difference between the reference voltage v1F to be compared and the input voltage v0, as shown in FIG. 6, and determines the output voltage V based on the magnitude of the difference. This is intended to invert the level of u7. Such a comparator causes chattering in the output when the input voltage 1H is accompanied by noise as shown in Fig. 7, or when it attempts to pass through the reference voltage vF11!1 at a fairly slow speed as shown in Fig. 8. occurs.

従来、かかるチャタリング発生を防ぐために、出力の一
部を入力段に帰還させてヒステリシス回路を構成したり
、入力側にローパスフィルタを挿入してノイズを減小さ
せる方法がとられている。Conventionally, in order to prevent the occurrence of such chattering, a method has been adopted in which a part of the output is fed back to the input stage to form a hysteresis circuit, or a low-pass filter is inserted on the input side to reduce noise.

しかし、いずれの方法も、入力信号波形を変形させたり
、コンパレータ入力以前に余分な付加回路が必要となっ
たり、あるいは出力信号Ｖ。Ｕアに位相遅れ（時間遅れ
）が発生し１ニー　））　、消費電流が増加したりする
Ｆ、’ｆｆ題があった。However, in either method, the input signal waveform is modified, an extra additional circuit is required before the input to the comparator, or the output signal V. There were problems with F and 'ff, such as a phase delay (time delay) occurring in U, and an increase in current consumption.

第９図は出力の一部を入力に帰還させてヒステリシス回
路を構成する従来回路例であ）Ｊ、ＯＰはオペアンプ、
Ｖ□１は基準電圧源、■、は直流バイアス電圧源、Ｖ、
は入力信号源、Ｒｏ、、　Ｒｏ、は基準電圧源及び信号
源の出力インピーダンス、ＲＦは出力の一部を帰還させ
る帰還抵抗である。帰還抵抗Ｒ２の存在により、出力電
圧Ｖ。ｕｖがハイレベルかローレベルかに応じてオペア
ンプＯＰの反転入力端子の直流電圧レベルが変動し、四
−レベルからハイレベル、ハイレベルからローレベルに
変化する入力信号ｖＩＮの電圧値が異なりヒステリシス
特性が付加される。Figure 9 is an example of a conventional circuit that configures a hysteresis circuit by feeding back part of the output to the input) J, OP are operational amplifiers,
V□1 is a reference voltage source, ■ is a DC bias voltage source, V,
is the input signal source, Ro is the output impedance of the reference voltage source and signal source, and RF is the feedback resistor that feeds back part of the output. Due to the presence of feedback resistor R2, the output voltage V. The DC voltage level of the inverting input terminal of the operational amplifier OP changes depending on whether uv is high level or low level, and the voltage value of the input signal vIN changes from 4-level to high level and from high level to low level, which has hysteresis characteristics. is added.

一般に、抵抗Ｒ０ｓｙＲｏ＊がＲ，、ＲＨに比べ十分に
小さい時には上記１１！Ｉｇ点は無視できるが、回路設
計の都合上小さくできない場合が多い。又、消費電流を
減らす目的で、その他の抵抗を大きくせざるをえず、上
記問題は無視できない。Generally, when the resistance R0syRo* is sufficiently smaller than R,, RH, the above 11! Although the Ig point can be ignored, it is often impossible to reduce it due to circuit design considerations. Further, in order to reduce current consumption, other resistances must be made large, and the above problem cannot be ignored.

第１０図はヒステリシス特性を持たせた従来のコンパレ
ータの具体的回路であり、以下このコンパレータの動作
を説明する。FIG. 10 shows a specific circuit of a conventional comparator having hysteresis characteristics, and the operation of this comparator will be explained below.

図において（専用コンパレータでもよい）、Ｃは直流カ
ット用コンデンサ、ＲＶＧは基準電圧ｖ８Ｕ発生部、ｖ
ＩＮは８ｖｐ−ｐ（振幅４ｖの正弦波）を発生する入力
信号源、Ｒ１−Ｒ４は１００にΩの抵抗、Ｒ２はＣＰの
出力を一部帰還させる１００にΩの抵抗である。In the figure (a dedicated comparator may be used), C is a DC cut capacitor, RVG is a reference voltage v8U generator, and v
IN is an input signal source that generates 8vp-p (sine wave with an amplitude of 4v), R1-R4 are 100Ω resistors, and R2 is a 100Ω resistor that partially feeds back the output of CP.

■　は１２Ｖであり、ＣＰの非反転入力端子における直
流分及び基準電圧ｖ−２はそれぞれ＋６ｖに設定され、
また出力電圧Ｖ。ＵＴのハイレベルは＋１２ｖ１０−レ
ベルはＯｖにそれぞれ設定されている。尚、抵抗ＲＬは
コンパレータＩＧ使用時に必要となるもので、ＯＰアン
プＩＣ使用時には不要である。■ is 12V, and the DC component and reference voltage v-2 at the non-inverting input terminal of CP are each set to +6V,
Also, the output voltage V. The high level of UT is set to +12v10- level is set to Ov. Note that the resistor RL is required when using the comparator IG, but is not required when using the OP amplifier IC.

出力ｖ。Ｕアがハイレベル（＋１２Ｖ）の時には、第１
１図（ａ）に示すように簡略化され、オペアンプＯＰの
非反転入力部の直流電圧Ｖ、は直流等価回路である第１
１図（ｂｌより８ｖとなる。又、出力Ｖ。ＵＴがローレ
ベル（ＯＶ）の時には、第１２図（ａｌに示すように簡
略化され、オペアンプＯＰの非反転入力部の直流電圧Ｖ
、ば直流等価回路である第１２図（ｂ）より４ｖとなる
。Output v. When Ua is at high level (+12V), the first
1 (a), the DC voltage V at the non-inverting input part of the operational amplifier OP is the DC equivalent circuit of the first
It becomes 8V from Figure 1 (bl. Also, when the output V.UT is low level (OV), it is simplified as shown in Figure 12 (al), and the DC voltage V at the non-inverting input part of the operational amplifier OP
, is 4V from the DC equivalent circuit shown in FIG. 12(b).

従って、入力信号ｖｌＮは出力レベルが反転してハイレ
ベルになると、直流分８ｖが付加され、ローレベルにな
ると４ｖが付加される。このため、オペアンプＯＰの非
反転入力信号波形ｖＩＮ′は、第１３図に示すようにな
り、ｖｌＮ′が基準電圧Ｖ□、（＝６Ｖ）以上になると
、出力Ｖ。ＬＩＴはハイレベルになり、■□、以下にな
るとローレベルになる。尚、ｖＩＮ、ｖｏｕ７′はそれ
ぞれ帰還抵抗Ｒ。Therefore, when the output level of the input signal vIN is inverted and becomes high level, a DC component of 8 volts is added, and when it becomes low level, 4 volts is added. Therefore, the non-inverting input signal waveform vIN' of the operational amplifier OP becomes as shown in FIG. 13, and when vIN' exceeds the reference voltage V□ (=6V), the output V. LIT becomes a high level, and becomes a low level when it becomes below ■□. Note that vIN and vou7' are feedback resistors R, respectively.

が存在しない場合における非反転入力信号波形及び出力
信号波形である。These are the non-inverted input signal waveform and output signal waveform in the case where there is no .

このように、従来のヒステリシス機能付きのコンパレー
タでは、入力信号波形が変形し、しかも出力信号に時間
遅れＴｏが発生する。又、出力が常時帰還抵抗Ｒ，全全
通てフィードバックされるため、その分余分な直流電流
を消費することになる。As described above, in the conventional comparator with a hysteresis function, the input signal waveform is deformed, and a time delay To occurs in the output signal. Furthermore, since the output is constantly fed back through the feedback resistor R, extra DC current is consumed accordingly.

〈発明が解決しようとする課題〉 従来のチャタリング防止方法では、入力信号波形が変形
したり、出力信号Ｖ。ＬＩＴに位相遅れ（時間遅れＴ、
）が発生したり、消費電流が増加したり、余分な付加回
路が必要となる問題があった。<Problems to be Solved by the Invention> In the conventional chattering prevention method, the input signal waveform may be deformed or the output signal V may be distorted. Phase delay (time delay T,
), current consumption increases, and extra additional circuits are required.

従って、本発明の目的はコンデンサを帰還抵抗に直列に
接続するだけで、チャ、タリングを防止できると共に、
上記従来方法による問題点を解決できるコンパレータを
提供することである。Therefore, the object of the present invention is to prevent chattering and tarring by simply connecting a capacitor in series with a feedback resistor, and to
The object of the present invention is to provide a comparator that can solve the problems caused by the conventional methods.

く課題を解決するための手段〉 第１図は本発明の課題を解決するらめのコンパレータの
回路図であり、ＲＶＧは基準電圧発生部、ｖＩＮは入力
信号源、ＯＰはオペアンプ、Ｒ１は帰還−抵抗、ＣＦは
帰還コンデンサでである。Means for Solving the Problems> Figure 1 is a circuit diagram of a comparator that solves the problems of the present invention, where RVG is a reference voltage generation section, vIN is an input signal source, OP is an operational amplifier, and R1 is a feedback circuit. -The resistor, CF, is a feedback capacitor.

く作用〉 コンパレータ出力と入力間にヒステリシス用抵抗Ｒ，と
コンデンサＣＦの直列回路を挿入する。これにより、出
力電圧Ｖ。ＬＩＴの反転時にのみ所定時間Ｔ（時定数Ｒ
２・Ｃ，に依存）、出力側と入力側が直流的に接続され
る。Effect> Insert a series circuit of a hysteresis resistor R and a capacitor CF between the comparator output and input. As a result, the output voltage V. The predetermined time T (time constant R
2.C), the output side and the input side are connected in a direct current manner.

この結果、出力電圧Ｖ。ｕＴがノ）イレベルに反転した
時には、前記Ｔの間圧の微分パルスが入力信号ｖ１．４
に加算されて増大し、出力電圧がローレベルに反転した
時には前記Ｔの間、負の微分パルスが入力信号ｖｌＨに
加算されて減少する。このため、基準電圧ｖ、Ｆ付近で
ノイズが発生してもチャタリングが発生せず、また出力
電圧の位相ずれも生じない。As a result, the output voltage V. When uT is inverted to the no) level, the differential pulse of the pressure between T is the input signal v1.4.
When the output voltage is inverted to low level, a negative differential pulse is added to the input signal vlH and decreases during the period T. Therefore, even if noise occurs near the reference voltages v and F, no chattering occurs, and no phase shift of the output voltage occurs.

〈実施例〉 第１図は本発明のコンパレータの回路図であり、第１０
図の従来例と同一部分には同一符号を付している。図に
おいて、ＯＰはオペアンプ（専用コンパレータＩＣでも
よい）、Ｃは直流カット用コンデンサ、ＲＶ　Ｇ　ｔ−
！基準電圧”　ＦＩ　Ｉ！Ｆ　発生部、ｖ　、　Ｎｉｔ
８Ｖｐ−ｐ（振幅４ｖの正弦波）を発生する入力信号源
、Ｒ１〜Ｒ４は１００にΩの抵抗、Ｒ，はオペアンプＯ
Ｐの出力を一部帰還させる１００にΩの抵抗、Ｃ２は帰
還抵抗Ｒ，に直列に接続されたコンデンサである。<Example> FIG. 1 is a circuit diagram of a comparator of the present invention.
The same parts as in the conventional example in the figure are given the same reference numerals. In the figure, OP is an operational amplifier (a dedicated comparator IC may be used), C is a DC cut capacitor, and RV G t-
! Reference voltage "FI I!F generator, v, Nit
An input signal source that generates 8Vp-p (sine wave with an amplitude of 4V), R1 to R4 are 100Ω resistors, and R is an operational amplifier O.
C2 is a capacitor connected in series with the feedback resistor R, which is a 100Ω resistor that partially feeds back the output of P.

ｖｃｏば１２Ｖであり、オペアンプＯＰの非反転入力端
子における直流分及び基準電圧Ｖ□１はそれぞれ＋６ｖ
に設定され、また出力電圧Ｖ。ＬＩＴのハイレベルは＋
１２ｖ１０−レベルはＯｖにそれぞれ設定されている。vco is 12V, and the DC component and reference voltage V□1 at the non-inverting input terminal of operational amplifier OP are each +6V.
and the output voltage V. The high level of LIT is +
The 12v10-levels are each set to Ov.

尚、第１０図の従来回路と異なる点は帰還コンデンサＣ
２を帰還抵抗Ｒ２に直列に接続したことである。The difference from the conventional circuit shown in Fig. 10 is that the feedback capacitor C
2 is connected in series with the feedback resistor R2.

ｔＢ　力Ｔｉ　圧Ｖ。Ｕアがローレベルからハイレベル
（＋１２ｖ）に反転すると、コンパレータは第２図（ａ
ｌに示すようになる。そして、この反転時にのみ所定時
間Ｔ（時定数Ｒ２・Ｃ，に依存）、出力側と入力側が直
流的に接続され、オペアンプＯＰの非反転入力部の直流
分は６ｖに正の微分パルスを付加された形となり上昇す
る（第４図の波形ｖ８参照）。tB Force Ti Pressure V. When Ua is reversed from low level to high level (+12v), the comparator changes as shown in Figure 2 (a).
It becomes as shown in l. Then, only during this inversion, the output side and the input side are connected DC for a predetermined time T (depending on the time constant R2・C), and a positive differential pulse is added to the DC component of the non-inverting input part of the operational amplifier OP at 6V. (see waveform v8 in FIG. 4).

尚、直流分ｖ８は等価的に示される第２図（ｂ）におい
て、出力端子Ｔ。Ｕ７に直流電圧１２Ｖを印加した時の
過渡現象を解析することにより得られる。Note that the DC component v8 is equivalently shown at the output terminal T in FIG. 2(b). This can be obtained by analyzing the transient phenomenon when a DC voltage of 12 V is applied to U7.

この結果、出力電圧■。ｕＴがハイレベルに反転した時
には、前記Ｔの間６ｖのバイアス電圧と正の微分パルス
が入力信号ｖ１Ｈに加算され、非反転入力信号ｖ、Ｎ’
は第４図のＡ、Ａ’で示すようになる。As a result, the output voltage ■. When uT is inverted to high level, a bias voltage of 6V and a positive differential pulse are added to the input signal v1H during the above T, and the non-inverted input signals v, N'
are as shown by A and A' in FIG.

一方、出力Ｔｉ　圧Ｖ。Ｕアがハイレベルからローレベ
ル（Ｏｖ）に反転すると、第３図（ａ）に示すようにな
る。そして、この反転時にのみ所定時間Ｔ（時定数Ｒ，
−Ｃ，に依存）、出力側と入力側が直流的に接続され、
オペアンプＯＰの非反転入力部の直流分ば６ｖに負の微
分パルスを付加された形となり減小する（第４図の波形
Ｖ、参照）。尚、直流分ＶＢは等価的に示される第３図
（ｂ）において、出力端子Ｔ。ＵＴを１２Ｖからアース
にした時の過渡現象を解析することにより得られる。On the other hand, the output Ti pressure V. When Ua is inverted from high level to low level (Ov), the state is as shown in FIG. 3(a). Then, only during this reversal, a predetermined time T (time constant R,
-C,), the output side and the input side are connected in a DC manner,
The DC component at the non-inverting input of the operational amplifier OP becomes a negative differential pulse added to 6V and decreases (see waveform V in FIG. 4). Note that the DC component VB is equivalently shown at the output terminal T in FIG. 3(b). This can be obtained by analyzing the transient phenomenon when the UT is grounded from 12V.

この結果、出力電圧Ｖ。ＵＴがローレベルに反転した時
には、前記Ｔの間６■のバイアス電圧と負の微分パルス
が入力信号ｖ、Ｈに加算され、非反転入力信号ｖＩＮ′
は第４図のＢ、Ｂ’で示すようになる。As a result, the output voltage V. When UT is inverted to low level, the bias voltage and negative differential pulse of 6 during the above T are added to the input signals v and H, and the non-inverted input signal vIN'
are as shown by B and B' in FIG.

従って、オペアンプＯＰの非反転入力信号Ｖ。Therefore, the non-inverting input signal V of the operational amplifier OP.

Ｎ ′は全体的に第４図に示すようになり　Ｖ　、　、　／
が基準電圧■Ｆｌｌ！Ｆ　（＝　６　Ｖ　）以上になる
と、出力ｖ。ｕ７はハイレベルになり、ｖｌＮ′がｖＮ
　！　Ｆ以下になるとローレベルになる。N' becomes as shown in Figure 4 as a whole, and V, , /
is the reference voltage ■Fll! When the voltage exceeds F (= 6 V), the output v. u7 becomes high level and vlN' becomes vN
! When it goes below F, it becomes low level.

〈発明の効果〉 このように、本発明によれば入力信号波形は微分パルス
が付加されて若干変形するだけであり、出力信号に時間
遅れが発生することはない。又、コンパレータ出力はレ
ベル反転時にのみ帰還抵抗Ｒ，を通してフィードバック
される構成であるから、常時雫還されている場合に比べ
て余分な直流電流を消費することはない。<Effects of the Invention> As described above, according to the present invention, the input signal waveform is only slightly deformed by the addition of the differential pulse, and no time delay occurs in the output signal. Furthermore, since the comparator output is fed back through the feedback resistor R only when the level is inverted, no extra DC current is consumed compared to the case where it is constantly fed back.

更に、第５図に示すように入力信号ｖ１Ｈにノイズが乗
っていても、微分パルスの増加、減小分によりｔ、〜１
２，１．〜ｔ４の量基準電圧レベルＶ□。Furthermore, as shown in FIG. 5, even if there is noise on the input signal v1H, t, ~1 due to the increase and decrease of the differential pulse.
2,1. ~t4 quantity reference voltage level V□.

を積切らないようにでき、チャタリングが生じることは
ない。can be prevented from accumulating, and chattering will not occur.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明のコンパレータの回路図、第２図及び第
３図は出力レベル反転時におけるコンパレータの等価回
路、 第４図はコンバレー、夕の各部波形図、第５図は本発明
のノイズによるチャタリング除去説明図、 第６図乃至第８図は従来のチャタリング発生説明図、 第９図及び第１０図は従来のヒステリシス機能付きコン
パレータの回路図、 第１１図及び第１２図は従来のコンパレータの等価回路
、 第１３図は従来のコンパレータ動作説明用波形図である
。 ＯＰ・・オペアンプ、 ＲＶＧ・・基準電圧発生部、 Ｒ２・・帰還抵抗、 ＣＦ・・帰還コンデンサ 特許出願人　　　　　　　　アルパイン株式会社第 ！ 図 第 ２図 第６図 第 ７図 第８図 第９図 第４図 第５図 第１０図Fig. 1 is a circuit diagram of the comparator of the present invention, Figs. 2 and 3 are equivalent circuits of the comparator when the output level is inverted, Fig. 4 is a waveform diagram of various parts of the compare, and Fig. 5 is the noise of the present invention. Figures 6 to 8 are diagrams explaining conventional chattering generation. Figures 9 and 10 are circuit diagrams of conventional comparators with hysteresis function. Figures 11 and 12 are diagrams of conventional comparators. FIG. 13 is a waveform diagram for explaining the operation of a conventional comparator. OP: Operational amplifier, RVG: Reference voltage generator, R2: Feedback resistor, CF: Feedback capacitor Patent applicant Alpine Corporation No. 1! Figure 2 Figure 6 Figure 7 Figure 8 Figure 9 Figure 4 Figure 5 Figure 10

Claims (1)

【特許請求の範囲】[Claims] 　コンパレータにおいて、その出力と入力段間に抵抗と
コンデンサの直列回路を挿入して成ることを特徴とする
コンパレータ。A comparator characterized in that a series circuit of a resistor and a capacitor is inserted between the output stage and the input stage of the comparator.