JPH0220118A - 空間分割スイッチ - Google Patents

空間分割スイッチ

Info

Publication number
JPH0220118A
JPH0220118A JP16897088A JP16897088A JPH0220118A JP H0220118 A JPH0220118 A JP H0220118A JP 16897088 A JP16897088 A JP 16897088A JP 16897088 A JP16897088 A JP 16897088A JP H0220118 A JPH0220118 A JP H0220118A
Authority
JP
Japan
Prior art keywords
transistor
switch
cross
data line
output data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16897088A
Other languages
English (en)
Inventor
Masao Suzuki
正雄 鈴木
Michihiro Hirata
平田 道広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP16897088A priority Critical patent/JPH0220118A/ja
Publication of JPH0220118A publication Critical patent/JPH0220118A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力データ線と出力データ線との間に配設さ
れた叉点スイッチを開閉することにより、空間的に展開
された入力データを変換して出力データとして出力する
空間分割スイッチに関するものである。
〔従来の技術〕
第4図は、従来の同期形空間分割スイッチの構成を示す
構成図である。同図において、1は4×4のマトリクス
状に構成された叉点マトリクススイッチ、2は例えばD
ラッチで構成された人力データレジスタ、3は出力デー
タレジスタ、4−14−2.4−3.4−4はそれぞれ
入力データハイウェイ、5−1.5−2.5−3.5−
4はそれぞれ出力データハイウェイ、6は第1の同期用
のクロックCKIの入力端子、7は第2の同期用のクロ
ックCK2の入力端子、8−1. 8−28−3.8−
4は叉点マトリクススイッチ1への人力データ線、9−
1.9−2.9−3.94は出力データ線である。
次に第4図を参照して従来の空間分割スイッチの動作を
説明する。入力データハイウエイ4−14−2.4−3
.4−4上を伝送されてきたデータ(空間的に展開され
た入力データ)は入力データレジスタ2にラッチされる
。次に、ラッチされた人力データはマトリクス状に構成
された叉点マトリクススイッチ1に送出され、その叉点
の開閉状態に基づき、出力データレジスタ3に伝送され
、そのレジスタ3にランチされる。さらに、この出力デ
ータレジスタ3にランチされたデータは出力データハイ
ウエイ5−1.5−2.5−3゜5−4上に送出される
。入力データレジスタ2および出力データレジスタ3に
対するランチクロックは同期クロックの入力端子6およ
び7がら供給される。
第5図は叉点スイッチの従来の構成例を示す回路図であ
り、同図において、8は人力データ線、9は出力データ
線、10は入力データとスイッチ開閉データを入力とす
るアンドゲート、11はワイヤードオア、12はスイッ
チ開閉データの入力端子である。スイッチの動作を説明
すると、入力端子12に論理1−1」が与えられている
状態ではアンドゲート10は活性状態であり、出力には
人力データと同一極性のデータが現われデータが伝送さ
れる。一方、スイッチ開閉データの入力端子12に論理
rOJが与えられている状態ではアンドゲートlOの出
力は入力データに関係なく論理「0」に保たれている。
従って、ワイヤードオア11はオフであり、出力データ
線9には、図示されていない別の活性状態となっている
叉点スイッチのデータが伝送される。
第6図は第5図の叉点スイッチの具体的なトランジスタ
回路構成の一例を示す回路図であり、N1〕Nトランジ
スタQl−Q4、定電流源11および抵抗R[にて、高
速動作に適した公知の電流切替(CML)形回路を用い
たアンドゲートを構成している。、NPNトランジスタ
フタはエミッタフォロワであり、エミ・7タを出力デー
タ線9に接続することにより、公知のワイヤードオア論
理を実現している。13は電圧Vcc(通常はグランド
レベル)を供給する電#端子、14は電圧VEE(5,
2V)を供給する電源端子、15は参照電圧v1を供給
する参照電圧端子、16は参照電圧V2を供給する参照
電圧端子である。通常、参照電圧V。
は入力データ電圧振幅の中間電圧に設定され、参照電圧
■2はス・インチ開閉データ電圧振幅の中間に設定され
る。
次に、第6図の回路の動作を説明する。入力端子12に
論理ril(スイッチ閉に対応)が与えられている時、
差動トランジスタペアQ3.Q4のうらトランジスタQ
3がオン、Q4がオフとなり、定電流源!1の電流はト
ランジスタQ3に流れ、トランジスタQ3のコレクタに
接続された差動トランジスタペアQl、Q2のスイッチ
を活性状態とする。これにより、入力データが論理「1
」の時はトランジスタQ1がオンで02がオフ、入力デ
ータが論理「0」の時はトランジスタQlがオフで02
がオンとなり、入力データと同極性の論理電圧信号が抵
抗R1に電圧振幅r+XI+(r、は抵抗R1の抵抗値
、■、は定電流源11の電流値)で生し、エミッタフォ
ロワQ5を介して出力データ線9に入力データと同極性
の信号が伝送される。
入力端子12に論理「0」 (スイッチ開に対応)が与
えられている時には差動トランジスタペアQ3、Q4の
うちトランジスタQ3がオフ、Q4がオンであり、定電
流源11の電流はトランジスタQ4を介して常に抵抗R
1を流れるため、トランジスタQ5のベース電位はVc
c  r+XI+の低電位となり、エミッタフォロワト
ランジスタQ5はオフとなり、出力データ線9には信号
が伝送されない。
〔発明が解決しようとする課題〕
このように、従来の叉点マトリクススイッチは叉点1個
について定電流a1個、トランジスタ5個、抵抗1個に
て構成されており、4人力4出力の空間分割スイッチ全
体の叉点マトリクススイッチの場合、この4”=16倍
の素子および定電流源が必要となっていた。一般にN入
力N出力の空間分割スイッチではN2倍となり、極めて
多くの素子数を要し、また消費電力も増大してしまうと
いう欠点があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、素子数および消費電力の少ない
空間分割スイッチを促供することにある。
〔課題を解決するだめの手段〕
このような目的を達成するために本発明は、入力データ
線と出力データ線との間に配設された叉点スイッチを開
閉することにより、空間的に展開された人力データを変
換して出力データとして出力する空間分割スイッチにお
いて、叉点スイッチのうら同じ出力データ線に接続され
た叉点スイッチに対して共通の定電流源を具備するよう
にしたものである。
[作用] 本発明による空間分割スイッチにおいては、同じ出力デ
ータ線に接続された叉点スイッチは共通の定電流源によ
り駆動される。
〔実施例〕
本発明による空間分割スイッチは、同一出力データ線に
接続された叉点スイッチの定電流源を共通とし1、これ
にスイッチ開閉を制御するトランジスタのエミッタを共
通に接続し、F記トランジフタのコレクタに人力データ
伝送用の差動トラ:/・、・フタペアの共通エミッタを
接続し、上記差動トランジスタペアのベースを入力デー
タ線、コレクタを出力データ線に接続して叉点スイッチ
とすることを最も1要な特徴とする。従来の技術とは、
同一出力データ綿に接続された複数の叉点ス・イノ千に
おいて定電流源が1個のみである点、出力ブタ線へのデ
ータ伝送が、エミッタフォロワではなく、差動トランジ
スタベアのコレクタからなされる点が異なる。
第1図は本発明による空間分割スイッチを構成する叉点
マトリクススイッチの第1の実施例を示す回路図である
。同図において、8−1.8−28−3.8−4は入力
データ線、9−1.92.1−3.9−4は出力データ
線、1O−ijN=t、 2.3.4、j=1.2.3
.4)は叉点スイッチ、12はスイッチ開閉データの入
力端子、I3は電圧VCCを供給する電源端子、14は
電圧VEEを供給する電源端子、15は参照電圧■1を
供給する参照電圧端子、QI Q2およびQ3は第1.
第2および第3のトランジスタ、I11□、l l−3
,l 1−1は定電流源であり、これらは4×4の叉点
マトリクススイッチを構成しでいる。
説明を簡争にするため、出力データ線9−4 (こ接続
された叉点スイッチ10−14.10−2110−34
.10−44について以丁に述べる。
各々の叉点スイッチは、ベースが入力端子12に接続さ
れ、エミッタが共通定電流源1.4に接続されたスイッ
チ開閉制御用トランジスタQ3と、共通エミッタがトラ
ンジスタQ3のコ1/クタに接続された入力データ伝送
用の差vJトランジスフタアQl、Q2とから成る。ト
ランジスタω1のコレクタは電源端子13に接続され、
そのベースは入力データvA8−1.8−2.8−3.
8−4に接、続されている。トランジスタQ2のベース
は参照電圧端子15に接続され、そのコレクタは他の叉
点スイッチ10−14,1(1−24,1L−31、L
−共通に出力データ線9−4に接、碕されている。
次に動作について説明する。例えば叉点スイッチl O
−44の入力端子12に論理1−11がL−jえられ、
残りの叉点スイッチto−14,10−24,10−3
4の入力端子12には論理「0」が与えられているとす
ると、公知の電流切替回路の動作により、定電流源11
−1は叉点スイッチl〇−44のトランジスタQ3のみ
に流れ、残りの叉点スイッチ10−14.10−24.
10−34には流れない。よってトランジスタQ3のコ
レクタに接続された差動トランジスタペアQl、Q2は
叉点スイッチ10−44のみが活性となる。ここで、入
力データ線8−4上の論理が「l」であれば、トランジ
スタQ1がオン、Q2がオフで、定電流源11−4の電
流はトランジスタQ1を介して電源端子13から流れる
ため、出力データ線94には電流が流れない。入力デー
タ線8−4上の論理が「0」であれば、トランジスタQ
2がオン、Qlがオフとなるため、定電流源11−4の
電流はトランジスタQ2を介して出力データ線94に流
れる。よって出力データvA9−4の電流を検出して、
電流なしを論理「l」、電流有りを論理「0」と対応さ
せることによって、入力データ線8−4のデータが正し
く出力データ線9−4へと伝送されることが明らかであ
る。
以上のように、同一出力データ線に接続された複数の叉
点スイッチのうち、入力端子12に論理rlJが与えら
れ、トランジスタQ3がオンし、定電流源の電流が流れ
、活性状態となる叉点スイッチは1個のみであり、叉点
スイッチ10−44以外の他の叉点スイッチが活性状態
となる場合の動作も同様になることは明らかである。
また、上記実施例ではトランジスタQ2のコレクタが出
力データ線に接続されている場合について説明したが、
トランジスタQ1のコレクタを出力データ線に接続して
もよく、この場合の動作も出力データが入力データの反
転として得られる以外同様になることは明らかである。
このような構成から明らかなように、叉点スイッチ当た
りの必要素子はトランジスタQ1.Q2Q3のみでよく
、従来構成に比較し大幅な素子数減少が達成される。ま
た消費電力については、従来NXN構成の叉点マトリク
ススインチでN2個の定電流源が必要であったものが、
N個の定電流源で済むことから、1/Nの低電力化が達
成される。
第2図は本発明による空間分割スイッチを構成する叉点
マトリクススインチの第2の実施例を示す回路図であり
、第1図と同一部分又は相当部分には同一符号が付しで
あるので、その部分については説明を省略するが、第1
図との違いは、入力データ線が8−1と8−1’、8−
2と8−218−3と8−3’、8−4と8−4′のよ
うに差動ペア線となっている点であり、8〜11.82
°、8−3°、8−4’の入力データ線には各々8−1
.8−2.8−3.13−4の否定入力データが与えら
れる。該否定入力データ線8−18−2”、8−3°、
8−4°には、叉点スイッチの差動トランジスタペアを
構成し、第1図においては参照電圧端子15に接続され
ていたトランジスタQ2のベースが接続されている。こ
のように構成されているので、叉点マトリクススイッチ
としての動作原理は第1図の実施例と等しくその説明は
省略するものの、入力データ線の論理振幅電圧を第1図
の実施例と比較して1/2にしても同じ動作マージンで
動作可能なため、より高速化、低消費電力化が可能とな
るものである。
第3図は本発明による空間分割スイッチを構成する叉点
マトリクススイッチの第3の実施例を示す回路図であり
、第2図と同一部分又は相当部分には同一符号が付しで
あるので、その部分についての説明は省略するが、第2
図との違いは、出力データ線が9−1と9−1°、9−
2と9−2′9−3と9−3 ’  9−4と9−4′
のように差動ペアとなっている点であり、出力データ線
91’、9−2’、9−3’、9−4’には、叉点スイ
ッチの差動トランジスタペアを構成しており、第2図に
おいては電源端子13に接続されていたトランジスタQ
1のコレクタが接続されている。このように構成されて
いるので、叉点マトリクススインチとしての動作原理は
第1図の実施例と等しくその説明は省略するものの、出
力データ線9−1’、9−2°、9−3’、9−4’に
は各々出力データ線9−1.9−2.!11−3.9−
4上の信号の否定信号が生じるため、出力データ線の検
出電流を第1図の実施例と比較してl/2にしても同じ
動作マージンおよび動作速度で動作可能なため、より低
消費電力化が可能となるものである。
以上の具体的実施例では4×4叉点マトリクススイッチ
を例に説明したが、本発明はマトリクスサイズに関係な
く同様な利点を有することは明らかである。
〔発明の効果〕
以上説明したように本発明による空間分割スイッチは、
叉点スイッチのうち同じ出力データ線に接続された叉点
スイッチに対して共通の定電流源を具備したことにより
、叉点スイッチを構成する素子の数を少なくすることが
できると共に消費電力を少なくすることができる効果が
あり、したがって、高速性を保ったまま高密度にして低
電力な空間分割スイッチを実現できる利点がある。
【図面の簡単な説明】
第1図〜第3図は本発明の第1〜第3の実施例を示す回
路図、第4図は従来の空間分割スイッチを示す構成図、
第5図および第6図は従来の叉点スイッチを示す回路図
である。 8−1.8−2.8−3.8−4・・・入力データ線、
9−1.9−2.9−3.9−4・・・出力データ線、
1O−ij  (i=1,2,3,4、j=12.3.
4)・・・叉点スイッチ、12・・・入力端子、13.
14・・・電源端子、15・・・参照電圧端子、Ql、
Q2.Q3・・・トランジスタ、I +1. + 1−
2.13+’l−4・・・定電流源。

Claims (4)

    【特許請求の範囲】
  1. (1)入力データ線と出力データ線との間に配設された
    叉点スイッチを開閉することにより、空間的に展開され
    た入力データを変換して出力データとして出力する空間
    分割スイッチにおいて、前記叉点スイッチのうち同じ出
    力データ線に接続された叉点スイッチに対して共通の定
    電流源を具備したことを特徴とする空間分割スイッチ。
  2. (2)叉点スイッチは、第1と第2のトランジスタのエ
    ミッタを共通にした差動トランジスタペアと、コレクタ
    が前記共通のエミッタに接続され、ベースがスイッチ開
    閉データの入力端子に接続され、エミッタが共通の電流
    源に接続された第3のトランジスタとを備え、第1のト
    ランジスタのベースに入力データ線を接続し、第1又は
    第2のトランジスタのコレクタに出力データ線を接続し
    たことを特徴とする請求項1記載の空間分割スイッチ。
  3. (3)叉点スイッチは第1と第2のトランジスタのエミ
    ッタを共通にした差動トランジスタペアを有し、入力デ
    ータ線は差動信号線対であり、この差動信号線対の一方
    を第1のトランジスタのベースに接続し、他方を第2の
    トランジスタのベースに接続したことを特徴とする請求
    項1記載の空間分割スイッチ。
  4. (4)叉点スイッチは第1と第2のトランジスタのエミ
    ッタを共通にした差動トランジスタペアを有し、出力デ
    ータ線は差動信号線対であり、この差動信号線対の一方
    を第2のトランジスタのコレクタに接続し、他方を第1
    のトランジスタのコレクタに接続したことを特徴とする
    請求項1記載の空間分割スイッチ。
JP16897088A 1988-07-08 1988-07-08 空間分割スイッチ Pending JPH0220118A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16897088A JPH0220118A (ja) 1988-07-08 1988-07-08 空間分割スイッチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16897088A JPH0220118A (ja) 1988-07-08 1988-07-08 空間分割スイッチ

Publications (1)

Publication Number Publication Date
JPH0220118A true JPH0220118A (ja) 1990-01-23

Family

ID=15877944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16897088A Pending JPH0220118A (ja) 1988-07-08 1988-07-08 空間分割スイッチ

Country Status (1)

Country Link
JP (1) JPH0220118A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237849A (ja) * 1985-08-09 1987-02-18 Denki Onkyo Co Ltd 偏向ヨ−ク装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237849A (ja) * 1985-08-09 1987-02-18 Denki Onkyo Co Ltd 偏向ヨ−ク装置

Similar Documents

Publication Publication Date Title
GB2156614A (en) A switching circuit
JPS6367818A (ja) ドミノcmos論理回路
US4112506A (en) Random access memory using complementary field effect devices
CA1235504A (en) Data storage element having input and output ports isolated from regenerative circuit
EP0573637B1 (en) Eprom-based crossbar switch with zero standby power
US3339089A (en) Electrical circuit
JPH0249024B2 (ja)
JP2636749B2 (ja) Xor回路と反転セレクタ回路及びこれらを用いた加算回路
US4488063A (en) EFL Latch merged with decoder-multiplexer
JPH0220118A (ja) 空間分割スイッチ
JPH02108297A (ja) メモリセル回路
JPH03192921A (ja) スタンバイ電力散逸を減少させたeclカットオフドライバ回路
JPS61278098A (ja) メモリ回路
US3502900A (en) Signal control circuit
US3610959A (en) Direct-coupled trigger circuit
JPS62117410A (ja) フリツプフロツプ
CN112564899A (zh) 双轨mtj与cmos混合查找表电路
US3515904A (en) Electronic circuits utilizing emitter-coupled transistors
JP2782946B2 (ja) 半導体集積回路
SU1185578A1 (ru) @ К-триггер
JPH04219853A (ja) 書込み応答回路
SU1027802A1 (ru) Д-триггер
JPS6273815A (ja) 大きなビツト幅のデ−タを処理するための回路網
JP2612832B2 (ja) デコーダ回路
GB1113129A (en) Improvements in or relating to electric circuits adapted to operate with binary signals