JPH021954Y2 - - Google Patents
Info
- Publication number
- JPH021954Y2 JPH021954Y2 JP1983151735U JP15173583U JPH021954Y2 JP H021954 Y2 JPH021954 Y2 JP H021954Y2 JP 1983151735 U JP1983151735 U JP 1983151735U JP 15173583 U JP15173583 U JP 15173583U JP H021954 Y2 JPH021954 Y2 JP H021954Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control voltage
- variable
- admittance
- agc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 13
- 230000003321 amplification Effects 0.000 description 12
- 238000003199 nucleic acid amplification method Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 230000002238 attenuated effect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【考案の詳細な説明】
本考案は、自動波形等化装置、特にケーブルお
よび伝送線路において、周波数の平方根に比例し
て減衰した信号を等化する自動波形等化装置に関
するものである。
よび伝送線路において、周波数の平方根に比例し
て減衰した信号を等化する自動波形等化装置に関
するものである。
従来、自動波形等化装置は第1図に示された構
成が採られていた。すなわち第1図において、1
は√AGC増幅回路部であつて周波数の平方根
に比例して減衰した信号をAGCをかけて増幅す
る回路部、2は擬似伝送路、3はレベル検出回
路、4は切替回路である。√AGC増幅回路部
1は第2図に示すように、N段にわたつて入力信
号を増幅する√AGC単位増幅回路5−1ない
し5−N、この√AGC単位増幅回路5−Nの
出力信号を検波する検波回路6、検波回路6が出
力する検波信号に基づいて前記各√AGC単位
増幅回路5−1ないし5−NへAGCをかけるた
めのAGC信号を発生させる制御電圧発生回路7
で構成されていた。そして√AGC単位増幅回
路5−1ないし5−Nの回路構成は、第3図に示
された回路であつた。
成が採られていた。すなわち第1図において、1
は√AGC増幅回路部であつて周波数の平方根
に比例して減衰した信号をAGCをかけて増幅す
る回路部、2は擬似伝送路、3はレベル検出回
路、4は切替回路である。√AGC増幅回路部
1は第2図に示すように、N段にわたつて入力信
号を増幅する√AGC単位増幅回路5−1ない
し5−N、この√AGC単位増幅回路5−Nの
出力信号を検波する検波回路6、検波回路6が出
力する検波信号に基づいて前記各√AGC単位
増幅回路5−1ないし5−NへAGCをかけるた
めのAGC信号を発生させる制御電圧発生回路7
で構成されていた。そして√AGC単位増幅回
路5−1ないし5−Nの回路構成は、第3図に示
された回路であつた。
第3図において、8はトランジスタ、9は可変
アドミツタンス回路、10は可変容量ダイオー
ド、11は抵抗、12はコンデンサ、13ないし
17は抵抗、18,19はコンデンサを表わして
いる。なお自己帰還回路は抵抗16,17で構成
されている。
アドミツタンス回路、10は可変容量ダイオー
ド、11は抵抗、12はコンデンサ、13ないし
17は抵抗、18,19はコンデンサを表わして
いる。なお自己帰還回路は抵抗16,17で構成
されている。
√AGC単位増幅回路においては第3図から
わかるように、高周波成分を増幅させる素子とし
て可変容量ダイオード10を用いており、この可
変容量ダイオード10の端子間電圧を変化するこ
とにより、周波数対利得特性を変えている。すな
わち長いケーブルまたは伝送路を通過した入力信
号に対しては、可変容量ダイオード10の端子間
容量が大きくなり、高周波帯域においてより高利
得が得られるように制御電圧V1が印加する。従
がつてこの√AGC単位増幅回路5−1ないし
5−N全体の周波数対利得特性の入力信号レベル
に対する応動幅は、可変容量ダイオード10の特
性と当該可変容量ダイオード10に印加する制御
電圧V1によつて決定される。
わかるように、高周波成分を増幅させる素子とし
て可変容量ダイオード10を用いており、この可
変容量ダイオード10の端子間電圧を変化するこ
とにより、周波数対利得特性を変えている。すな
わち長いケーブルまたは伝送路を通過した入力信
号に対しては、可変容量ダイオード10の端子間
容量が大きくなり、高周波帯域においてより高利
得が得られるように制御電圧V1が印加する。従
がつてこの√AGC単位増幅回路5−1ないし
5−N全体の周波数対利得特性の入力信号レベル
に対する応動幅は、可変容量ダイオード10の特
性と当該可変容量ダイオード10に印加する制御
電圧V1によつて決定される。
今、入力信号がきわめて短かいケーブルまたは
ケーブルを通過しないで加えられる場合、すなわ
ち入力レベルが最大またはそれに近いレベルの場
合、可変容量ダイオード10の両端には最大の制
御電圧V1が印加される。このとき可変容量ダイ
オード10の端子間容量は最小値とはなるが零と
はならず、使用する可変容量ダイオード10の個
有の特性で決まる容量が残留する。このことは入
力信号が過剰に等化される。すなわち高周波帯に
おいて余計に増幅されることを意味する。
ケーブルを通過しないで加えられる場合、すなわ
ち入力レベルが最大またはそれに近いレベルの場
合、可変容量ダイオード10の両端には最大の制
御電圧V1が印加される。このとき可変容量ダイ
オード10の端子間容量は最小値とはなるが零と
はならず、使用する可変容量ダイオード10の個
有の特性で決まる容量が残留する。このことは入
力信号が過剰に等化される。すなわち高周波帯に
おいて余計に増幅されることを意味する。
第2図は第3図に示されたカツト周波数の異な
る可変アドミツタンス回路をもつ√AGC単位
増幅回路を複数個直列に接続した従来の√
AGC増幅回路部であるが、前記説明の如く可変
容量ダイオード10の残留容量により過剰等化の
値は、第4図の曲線に示されたように各√
AGC単位増幅回路5−1ないし5−Nの総和と
なり、無視できない値となる。
る可変アドミツタンス回路をもつ√AGC単位
増幅回路を複数個直列に接続した従来の√
AGC増幅回路部であるが、前記説明の如く可変
容量ダイオード10の残留容量により過剰等化の
値は、第4図の曲線に示されたように各√
AGC単位増幅回路5−1ないし5−Nの総和と
なり、無視できない値となる。
従がつて、従来の自動波形等化装置は第1図に
示すように√AGC増幅回路部1の前に擬似伝
送路(BON)2、レベル検出回路3、切替回路
4を設け、入力信号の高周波成分の減衰が基準値
以下の場合には、擬似伝送路2を通過させ、高域
成分をある一定の値減衰させたのち、√AGC
増幅回路部1に加えるようにしている。
示すように√AGC増幅回路部1の前に擬似伝
送路(BON)2、レベル検出回路3、切替回路
4を設け、入力信号の高周波成分の減衰が基準値
以下の場合には、擬似伝送路2を通過させ、高域
成分をある一定の値減衰させたのち、√AGC
増幅回路部1に加えるようにしている。
これにより√AGC増幅回路部1の周波数利
得特性の入力信号の高域レベルに対する応動幅を
擬似伝送路2の減衰量分だけ少なくでき、第4図
に示された曲線と曲線との間、すなわち斜線
部がその応動幅(使用範囲)となる。従がつて可
剰等化を起さなくできるのである。
得特性の入力信号の高域レベルに対する応動幅を
擬似伝送路2の減衰量分だけ少なくでき、第4図
に示された曲線と曲線との間、すなわち斜線
部がその応動幅(使用範囲)となる。従がつて可
剰等化を起さなくできるのである。
なお、第4図において、曲線は制御電圧V1
が最大の場合、曲線は使用範囲で入力レベルが
最大の場合、曲線は入力レベルが最小で制御電
圧V1が最低の場合である。
が最大の場合、曲線は使用範囲で入力レベルが
最大の場合、曲線は入力レベルが最小で制御電
圧V1が最低の場合である。
しかしながら、第1図に示された従来の回路構
成では、擬似伝送路2、レベル検出回路3および
レベル検出回路3に連動した切替回路4等回路規
模が大きくコストが高くなる。例えばレベル検出
回路3がスレツシヨルドレベル付近で不確定な動
作を起さないようにヒステリシスを持たせなけれ
ばならず、回路が複雑となり、またその調整も難
しかつた。また擬似伝送路2は抵抗、インダクタ
ンス、キヤパシタンスにより構成されており、周
波数が高くなると浮遊容量、浮遊インダクタンス
の影響を受け、周波数の平方根に比例した所望の
特性が得られない。このため混成ハイブリツド
ICという高価なもので実現していた。
成では、擬似伝送路2、レベル検出回路3および
レベル検出回路3に連動した切替回路4等回路規
模が大きくコストが高くなる。例えばレベル検出
回路3がスレツシヨルドレベル付近で不確定な動
作を起さないようにヒステリシスを持たせなけれ
ばならず、回路が複雑となり、またその調整も難
しかつた。また擬似伝送路2は抵抗、インダクタ
ンス、キヤパシタンスにより構成されており、周
波数が高くなると浮遊容量、浮遊インダクタンス
の影響を受け、周波数の平方根に比例した所望の
特性が得られない。このため混成ハイブリツド
ICという高価なもので実現していた。
本考案は、上記の欠点を取り除くためになされ
たものであり、回路構成が簡単でかつ周波数対利
得特性の優れた自動波形等化装置を提供すること
を目的としている。以下図面を参照しながら本考
案について説明する。
たものであり、回路構成が簡単でかつ周波数対利
得特性の優れた自動波形等化装置を提供すること
を目的としている。以下図面を参照しながら本考
案について説明する。
第5図は本考案に係る自動波形等化装置の構成
図、第6図は第5図に用いられている√AGC
単位増幅回路の具体的回路図、第7図は特性曲線
図を示している。
図、第6図は第5図に用いられている√AGC
単位増幅回路の具体的回路図、第7図は特性曲線
図を示している。
第5図の本考案に係る自動波形等化装置の構成
図において、20−1ないし20−Nは√
AGC単位増幅回路であり、これらの√AGC単
位増幅回路20−1ないし20−Nが直列に接続
され、入力信号をN段にわたつて増幅する。最終
段の√AGC単位増幅回路0−Nから出力を得
るとともに、この出力を検波回路22で検波し、
その検波信号を第1の制御電圧発生回路23と第
2の制御電圧発生回路24へ入力させている。そ
して検波回路22からの検波信号に基づいて第1
の制御電圧発生回路23で発生した制御電圧は√
AGC単位増幅回路20−1ないし20−Nへ
のAGC信号となる。また切替回路22からの検
波信号に基づいて第2の制御電圧発生回路24で
発生した制御電圧も、√AGC単位増幅回路2
0−1ないし20−NのAGC信号となる。第1
の制御電圧発生回路23及び第2の制御電圧発生
回路24でそれぞれ発生したAGC信号(制御電
圧)は、第6図に示された回路図のZi,Wiに入
力する。
図において、20−1ないし20−Nは√
AGC単位増幅回路であり、これらの√AGC単
位増幅回路20−1ないし20−Nが直列に接続
され、入力信号をN段にわたつて増幅する。最終
段の√AGC単位増幅回路0−Nから出力を得
るとともに、この出力を検波回路22で検波し、
その検波信号を第1の制御電圧発生回路23と第
2の制御電圧発生回路24へ入力させている。そ
して検波回路22からの検波信号に基づいて第1
の制御電圧発生回路23で発生した制御電圧は√
AGC単位増幅回路20−1ないし20−Nへ
のAGC信号となる。また切替回路22からの検
波信号に基づいて第2の制御電圧発生回路24で
発生した制御電圧も、√AGC単位増幅回路2
0−1ないし20−NのAGC信号となる。第1
の制御電圧発生回路23及び第2の制御電圧発生
回路24でそれぞれ発生したAGC信号(制御電
圧)は、第6図に示された回路図のZi,Wiに入
力する。
第6図において、8,13ないし19は第3図
のものに対応している。自己帰還回路を構成する
帰還抵抗16と17との接続点に接続された第1
の可変アドミツタンス回路25は第3図の可変ア
ドミツタンス回路9と対応し、同一の可変容量ダ
イオード26、抵抗27及び直流阻止用のコンデ
ンサ28から構成されている。また出力回路を構
成する出力抵抗15に対し並列に設けられた第2
の可変アドミツタンス回路29が第3図のものに
新たに付加されている。第2の可変アドミツタン
ス回路29は可変容量ダイオード30、抵抗31
及びコンデンサ32で構成されている。
のものに対応している。自己帰還回路を構成する
帰還抵抗16と17との接続点に接続された第1
の可変アドミツタンス回路25は第3図の可変ア
ドミツタンス回路9と対応し、同一の可変容量ダ
イオード26、抵抗27及び直流阻止用のコンデ
ンサ28から構成されている。また出力回路を構
成する出力抵抗15に対し並列に設けられた第2
の可変アドミツタンス回路29が第3図のものに
新たに付加されている。第2の可変アドミツタン
ス回路29は可変容量ダイオード30、抵抗31
及びコンデンサ32で構成されている。
第1の可変アドミツタンス回路25の入力側Zi
は第1の制御電圧発生回路23の出力側に接続さ
れており、前記の√AGC単位増幅回路5−1
ないし5−Nと同様に第1の制御電圧発生回路2
3が出力する制御電圧によつて、入力信号の高周
波レベルに応じて、高周波の減衰を補うように動
作する。従がつて、第6図で第2の可変アドミツ
タンス回路29がないときの√AGC単位増幅
回路20−1ないし20−N全体の増幅特性は第
7図Aに示すように第4図のものと同一である。
すなわち第7図Aにおいて、曲線はケーブルを
通過しない場合で入力レベルが最大のものを示
し、曲線はケーブル長が最長の場合で入力レベ
ルが最小のものを示している。
は第1の制御電圧発生回路23の出力側に接続さ
れており、前記の√AGC単位増幅回路5−1
ないし5−Nと同様に第1の制御電圧発生回路2
3が出力する制御電圧によつて、入力信号の高周
波レベルに応じて、高周波の減衰を補うように動
作する。従がつて、第6図で第2の可変アドミツ
タンス回路29がないときの√AGC単位増幅
回路20−1ないし20−N全体の増幅特性は第
7図Aに示すように第4図のものと同一である。
すなわち第7図Aにおいて、曲線はケーブルを
通過しない場合で入力レベルが最大のものを示
し、曲線はケーブル長が最長の場合で入力レベ
ルが最小のものを示している。
一方、第2の可変アドミツタンス回路29の
Wiは、第2の制御電圧発生回路24の出力側に
接続されており、入力信号がケーブルによる減衰
量が少ないか、またはケーブルを通過しないで入
力する場合に、この第2の可変アドミツタンス回
路29は第7図Bのように入力信号を減衰させる
ものである。すなわち第7図Bは第6図で第1の
可変アドミツタンス回路25がないときの√
AGC単位増幅回路20−1ないし20−N全体
の損失特性曲線である。第7図Bにおいて、曲線
はケーブルを通過しない場合で入力レベルが最
大のものを示し、曲線はケーブル長が最長の場
合で入力レベルが最小のものを示している。
Wiは、第2の制御電圧発生回路24の出力側に
接続されており、入力信号がケーブルによる減衰
量が少ないか、またはケーブルを通過しないで入
力する場合に、この第2の可変アドミツタンス回
路29は第7図Bのように入力信号を減衰させる
ものである。すなわち第7図Bは第6図で第1の
可変アドミツタンス回路25がないときの√
AGC単位増幅回路20−1ないし20−N全体
の損失特性曲線である。第7図Bにおいて、曲線
はケーブルを通過しない場合で入力レベルが最
大のものを示し、曲線はケーブル長が最長の場
合で入力レベルが最小のものを示している。
第2の可変アドミツタンス回路29による減衰
のカツト角周波数ωは下式で表わされる。
のカツト角周波数ωは下式で表わされる。
ω=1/RC
ここでRは出力抵抗15の抵抗値、Cは第2の
可変アドミツタンス回路29のコンデンサ32側
から見た可変アドミツタンスである。
可変アドミツタンス回路29のコンデンサ32側
から見た可変アドミツタンスである。
当該可変アドミツタンスCは入力レベルが最大
のとき、すなわちケーブルによる高周波減衰が零
のとき最大値となり、その反対のとき最小値とな
るが如く、第2の制御電圧発生回路24から制御
電圧V2が発生し、その制御電圧V2が第2の可変
アドミツタンス回路29のWiにAGC信号として
印加される。
のとき、すなわちケーブルによる高周波減衰が零
のとき最大値となり、その反対のとき最小値とな
るが如く、第2の制御電圧発生回路24から制御
電圧V2が発生し、その制御電圧V2が第2の可変
アドミツタンス回路29のWiにAGC信号として
印加される。
また上記カツト角周波数ωは入力レベルが最大
のとき、過剰等化を相殺する点に設定する。この
設定はコンデンサ32を適当な値を選ぶことによ
り可能である。
のとき、過剰等化を相殺する点に設定する。この
設定はコンデンサ32を適当な値を選ぶことによ
り可能である。
このように第2の可変アドミツタンス回路29
が設定されるので、第5図に示された本考案に係
る自動波形等化装置の出力に現われる増幅特性
は、第7図AとBとの和となり、第7図Cで示さ
れた総合特性曲線が得られる。
が設定されるので、第5図に示された本考案に係
る自動波形等化装置の出力に現われる増幅特性
は、第7図AとBとの和となり、第7図Cで示さ
れた総合特性曲線が得られる。
第7図Cの曲線で示されるケーブルを通過し
ないで入力レベルが最大の場合にはは、同図Aの
第1の可変アドミツタンス回路25による過剰増
幅が同図Bの第2の可変アドミツタンス回路29
による減衰と相殺し、使用帯域では周波数特性が
平たんとなり、過剰等化がなくなる。一方第7図
Cの曲線で示されるケーブル長が最長で入力レ
ベルが最小の場合は、第2の可変アドミツタンス
回路29による減衰のカツト角周波数ωが上限に
移動するため、使用帯域での周波数特性は、第2
の可変アドミツタンス回路29の影響を無視する
ことができ、第1の可変アドミツタンス回路25
による周波数の平方根に比例して減衰した信号を
等化的に増幅する特性が確保される。
ないで入力レベルが最大の場合にはは、同図Aの
第1の可変アドミツタンス回路25による過剰増
幅が同図Bの第2の可変アドミツタンス回路29
による減衰と相殺し、使用帯域では周波数特性が
平たんとなり、過剰等化がなくなる。一方第7図
Cの曲線で示されるケーブル長が最長で入力レ
ベルが最小の場合は、第2の可変アドミツタンス
回路29による減衰のカツト角周波数ωが上限に
移動するため、使用帯域での周波数特性は、第2
の可変アドミツタンス回路29の影響を無視する
ことができ、第1の可変アドミツタンス回路25
による周波数の平方根に比例して減衰した信号を
等化的に増幅する特性が確保される。
以上のように本考案に係る自動波形等化装置が
動作するため、第4図に示した従来の構成に係る
自動波形等化装置の特性に比べ、応動範囲が広く
とれ、従来の擬似伝送路2、レベル検出回路3、
切替回路4を必要としなくなる。
動作するため、第4図に示した従来の構成に係る
自動波形等化装置の特性に比べ、応動範囲が広く
とれ、従来の擬似伝送路2、レベル検出回路3、
切替回路4を必要としなくなる。
以上説明した如く、本考案によれば、構成の簡
単な第2のアドミツタンス回路をトランジスタの
出力抵抗と並列に接続し、かつ当該第2のアドミ
ツタンス回路を制御する第2の制御電圧発生回路
を設けることにより、ケーブル長が0及び近距離
の場合も自動等化されると共に動作の応動範囲が
拡大し、かつ回路構成が簡素化され、高価なハイ
ブリツドICを使用しなくてもすむ自動波形等化
装置が実現する。
単な第2のアドミツタンス回路をトランジスタの
出力抵抗と並列に接続し、かつ当該第2のアドミ
ツタンス回路を制御する第2の制御電圧発生回路
を設けることにより、ケーブル長が0及び近距離
の場合も自動等化されると共に動作の応動範囲が
拡大し、かつ回路構成が簡素化され、高価なハイ
ブリツドICを使用しなくてもすむ自動波形等化
装置が実現する。
第1図は従来の自動波形等化装置の構成図、第
2図は第1図に用いられていた√AGC増幅回
路部の構成図、第3図は第2図に用いられていた
√AGC単位増幅回路の具体的回路図、第4図
は従来の自動波形等化装置の特性曲線図、第5図
は本考案に係る自動波形等化装置の構成図、第6
図は第5図に用いられている√AGC単位増幅
回路の具体的回路図、第7図は本考案に係る自動
波形等化装置の特性曲線図を示している。 図中、1は√AGC増幅回路部、2は擬似伝
送路、3はレベル検出回路、4は切替回路、5−
1ないし5−Nは√AGC単位増幅回路、6は
検波回路、7は制御電圧発生回路、8はトランジ
スタ、9は可変アドミツタンス回路、10は可変
容量ダイオード、11は抵抗、12はコンデン
サ、13ないし17は抵抗、18,19はコンデ
ンサ、20−1ないし20−Nは√AGC単位
増幅回路、22は検波回路、23は第1の制御電
圧発生回路、24は第2の制御電圧発生回路、2
5は第1の可変アドミツタンス回路、26は可変
容量ダイオード、27は抵抗、28はコンデン
サ、29は第2の可変アドミツタンス回路、30
は可変ダイオード、31は抵抗、32はコンデン
サを表わしている。
2図は第1図に用いられていた√AGC増幅回
路部の構成図、第3図は第2図に用いられていた
√AGC単位増幅回路の具体的回路図、第4図
は従来の自動波形等化装置の特性曲線図、第5図
は本考案に係る自動波形等化装置の構成図、第6
図は第5図に用いられている√AGC単位増幅
回路の具体的回路図、第7図は本考案に係る自動
波形等化装置の特性曲線図を示している。 図中、1は√AGC増幅回路部、2は擬似伝
送路、3はレベル検出回路、4は切替回路、5−
1ないし5−Nは√AGC単位増幅回路、6は
検波回路、7は制御電圧発生回路、8はトランジ
スタ、9は可変アドミツタンス回路、10は可変
容量ダイオード、11は抵抗、12はコンデン
サ、13ないし17は抵抗、18,19はコンデ
ンサ、20−1ないし20−Nは√AGC単位
増幅回路、22は検波回路、23は第1の制御電
圧発生回路、24は第2の制御電圧発生回路、2
5は第1の可変アドミツタンス回路、26は可変
容量ダイオード、27は抵抗、28はコンデン
サ、29は第2の可変アドミツタンス回路、30
は可変ダイオード、31は抵抗、32はコンデン
サを表わしている。
Claims (1)
- エミツタ接地形トランジスタのエミツタに直列
に接続された2個の抵抗からなる自己帰還回路と
該トランジスタのコレクタに接続された抵抗の出
力回路とを備えた自己帰還形の増幅器が複数個縦
続接続され、かつ、前記それぞれの増幅器が自己
帰還回路の2つの抵抗の直列接続点に接続された
可変容量素子を有する第1の可変アドミツタンス
回路25と、前記出力回路の抵抗に並列に接続さ
れた可変容量素子を有する第2の可変アドミツタ
ンス回路29とを備えてなる複数個の√AGC
単位増幅回路20−1〜20−Nと;縦続接続最
終段の該√AGC単位増幅回路20−Nの出力
信号を検波する検波回路22と;該検波回路の検
波出力信号を受けて第1の制御電圧を発生させ、
該第1の制御電圧を前記第1の可変アドミツタン
ス回路の可変容量素子に印加し前記第1の可変ア
ドミツタンス回路のアドミツタンスを変えさせる
第1の制御電圧発生回路23と;該検波回路の検
波出力信号を受けて前記第1の制御電圧と逆相の
第2の制御電圧を発生させ、該第2の制御電圧を
前記第2の可変アドミツタンス回路の可変容量素
子に印加し前記第2の可変アドミツタンス回路の
アドミツタンスを変えさせる第2の制御電圧発生
回路24とを備えた自動波形等化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15173583U JPS6059619U (ja) | 1983-09-30 | 1983-09-30 | 自動波形等化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15173583U JPS6059619U (ja) | 1983-09-30 | 1983-09-30 | 自動波形等化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6059619U JPS6059619U (ja) | 1985-04-25 |
JPH021954Y2 true JPH021954Y2 (ja) | 1990-01-18 |
Family
ID=30336164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15173583U Granted JPS6059619U (ja) | 1983-09-30 | 1983-09-30 | 自動波形等化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6059619U (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS562719A (en) * | 1979-06-22 | 1981-01-13 | Nippon Telegr & Teleph Corp <Ntt> | f agc amplifying circuit |
-
1983
- 1983-09-30 JP JP15173583U patent/JPS6059619U/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS562719A (en) * | 1979-06-22 | 1981-01-13 | Nippon Telegr & Teleph Corp <Ntt> | f agc amplifying circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS6059619U (ja) | 1985-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2723228B2 (ja) | 利得可変増幅回路 | |
US3940709A (en) | Equalization circuit | |
US4403199A (en) | Gain control systems | |
US6028482A (en) | Wide dynamic range transimpedance amplifier circuit | |
JPS626722Y2 (ja) | ||
JPH0474882B2 (ja) | ||
JPH0683113B2 (ja) | 回線等化回路 | |
US4300102A (en) | Variable gain control circuit | |
JPH021954Y2 (ja) | ||
US4961057A (en) | Automatic gain control amplifier for compensating cable loss | |
US5113144A (en) | Feed-back type emphasis circuit | |
JPS6143889B2 (ja) | ||
US5394113A (en) | High impedance low-distortion linear amplifier | |
JPH0661874A (ja) | 線形送信回路 | |
JPH0537530Y2 (ja) | ||
JP2546279B2 (ja) | 可変振幅等化器 | |
JP3041871B2 (ja) | 信号補正回路 | |
JPS6052105A (ja) | 高周波増幅装置 | |
JPS6317244B2 (ja) | ||
JPH0447835A (ja) | 雑音裕度補正回路 | |
JPS6154289B2 (ja) | ||
JPS6161286B2 (ja) | ||
JPH10256852A (ja) | 可変伝達コンダクタンス増幅装置 | |
JPH05206747A (ja) | 広帯域増幅器 | |
JPH0451787B2 (ja) |