JPH02190020A - ディジタル信号波形制御装置 - Google Patents

ディジタル信号波形制御装置

Info

Publication number
JPH02190020A
JPH02190020A JP854589A JP854589A JPH02190020A JP H02190020 A JPH02190020 A JP H02190020A JP 854589 A JP854589 A JP 854589A JP 854589 A JP854589 A JP 854589A JP H02190020 A JPH02190020 A JP H02190020A
Authority
JP
Japan
Prior art keywords
voltage
digital signal
circuit
component
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP854589A
Other languages
English (en)
Other versions
JP2592321B2 (ja
Inventor
Akira Enari
亮 江成
Sumio Saito
斎藤 澄夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP854589A priority Critical patent/JP2592321B2/ja
Publication of JPH02190020A publication Critical patent/JPH02190020A/ja
Application granted granted Critical
Publication of JP2592321B2 publication Critical patent/JP2592321B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル信号発生器、特に高速及び超高速
ディジタルパルスの振幅及びオフセット電圧を制御する
ものに係り、出力するディジタル信号のパルスパターン
及び出力側の負荷条件が変っても、常に設定された振幅
及びオフセット電圧がそれぞれ保持されるディジタル信
号波形制御装置に関するものである。
〔従来の技術〕
−Cに、パルスパターン発生器は発生するディジタルパ
ルスの極性、振幅及び直流分、すなわちオフセット電圧
が任意にそれぞれ可変設定でき、顧客の色々な使用要求
に応じることができる回路構成となっている。
従来の高速成いは超高速ディジタル信号の振幅及びオフ
セット電圧をそれぞれ個別に独立して任意に可変設定で
きるディジタル信号波形制御装置として、第10図に示
す様に、パルスパターン発生器の最終出力段にFET)
ランジスタ1を用い、該FET+−ランジスタ1のソー
ス電位Vsを変えることで振幅(第11図のVA )を
可変し、またFETl−ランジスタ1のドレイン側にチ
ョークコイル2で直流分を重畳することによりオフセッ
ト電圧(第11図のV。)を任意に可変制御できる定電
流制御回路が用いられていた。なお第10図において3
は定電流源、4はコンデンサである。
(発明が解決しようとする課題〕 しかしながら、第1O図に示された様な最終段のFET
 l−ランジスタ1の電圧、電流を制御するディジタル
信号波形制御装置では、基本的には定電流制御であるた
め、使用上要求される負荷インピーダンスの値またはそ
の負荷の終端電圧の違いに応じて、出力信号の振幅■、
及びオフセット電圧■。が変ってしまう欠点があった。
すなわち、第12図は従来のパルスパターン発生器をモ
デル化した回路構成であり、従来の様にチョークコイル
2を介してディジタル信号源5からのパルス信号に直流
分を重ねる回路構成では、負荷8の種類に応じてその終
端条件が異なる場合、例えば第13図の如く負荷8がア
ース電位で終端される場合と、第14図の如<ECLの
様な負荷8で、一般に一2■の電位で終端される場合と
では、第13図、第14図の点Aにおける直流電圧が一
定でなくなって、振幅可変回路6から出力されるパルス
信号に重畳される直流分が変化してしまう欠点があった
。なお第12図ないし第14図において、7は定電流源
、9はパルスパターン発生器を表わしている。
また、チョークコイル2の直流抵抗骨10も温度によっ
て変化し、温度変化によっても点Aは′r雷電圧はなら
ず、パルスパターン発生器9から出力されるパルス信号
の直流分が変化する欠点があった。
本発明は、上記の欠点を解決することを目的としており
、負荷側の条件にかかわらず、また温度変化にかかわら
ず、更にディジタル信号源から出力されるパルスパター
ンのマーク率が変化しても、そして該パルスパターンの
極性が逆に設定されても、常に設定された一定の振幅及
びオフセット電圧を伴ったパルス信号を発生させること
が可能なディジタル信号波形制御装置を提供することを
目的とする。
〔課題を解決するための手段〕
上記目的を達成するために、本発明のディジタル信号波
形制御装置はディジタル信号に直流分が重畳されたオフ
セット電圧付ディジタル信号を発生させるディジタル信
号波形制御装置において、前記ディジタル信号について
の、任意に可変設定されるオフセット電圧値情報と、任
意に可変設定されるその振幅値情報と、その出カバター
ンのマーク率情報とを基に、ディジタル信号に重畳すべ
き直流分重畳設定電圧を求め該直流分重畳設定電圧を出
力する直流分重畳電圧発生回路と、前記設定された振幅
値情報に応じてディジタル信号の振幅を可変させる振幅
可変回路と、前記振幅可変回路によってその振幅が設定
された振幅値となっているディジタル信号に、前記直流
分重畳電圧発生回路からの直流分重畳設合圧に基づいて
出力される直流分を重畳し、出力端のオフセット電圧付
ディジタル信号の直流分及びその振幅を設定されたオフ
セット電圧値及び振幅値に制御する直流分重畳電圧回路
とを備えている。
そして前記直流分重畳定電圧回路は、ディジタル信号源
に並列に接続された直流分重畳回路と、該直流分重畳回
路を介してディジタル信号源からのディジタル信号に重
畳されたオフセット電圧付ディジタル信号の直流平均値
を検出する出力電圧検出回路と、該出力電圧検出回路で
検出された検出電圧と、前記直流分重畳電圧発生回路か
ら出力される直流分重畳設定電圧とを比較増幅し、その
比較増幅した電圧を前記直流分重畳回路に与える比較増
幅とを備えた構成としてもよい。
また、前記直流分重畳定電圧回路は、ディジタル信号源
に並列に接続された直流分重畳回路と、該直流分重畳回
路に直列接続されたダミー回路と、該ダミー回路のダミ
ー電圧を検出する電位差検出回路と、該電位差検出回路
によって検出されたダミー電圧と、前記直流分重畳電圧
発生回路から出力される直流分重畳設定電圧とを比較増
幅し、その比較増幅した電圧を前記直流分重畳回路に与
える比較増幅器とを備えた構成としてもよい。
そして前記マーク率情報については、前記ディジタル信
号源が出力するディジタル信号からそのマーク率を検出
するマーク率検出回路を設け、前記直流分重畳電圧発生
回路へのマーク率情報を得る構成とすることもできる。
さらに前記マーク率情報については、前記ディジタル信
号源を制御し、出力されるディジタル信号を所定のマー
ク率で発生させる制御装置を備え、発生するディジタル
信号のマーク率情報を該制御装置から前記直流分重畳電
圧発生回路へ入力する構成とすることもできる。
以下図面を参照しながら本発明の一実施例を説明する。
C実施例〕 第1図は本発明に係るディジタル信号波形制御装置の一
実施例基本構成図、第2図は直流分重畳電圧回路の一実
施例基本構成図、第3図はその具体的一実施例構成、第
4図は直流分重畳定電圧回路の他の実施例基本構成図、
第5図はその具体的一実施例構成、第6図は直流分重畳
電圧発生回路の一実施例構成、第7図は本発明に係るデ
ィジタル信号波形制御装置の一実施例構成、第8図(1
)ないしくIV)は直流分重畳設定電圧の発生波形説明
図、第9図は本発明に係るディジタル信号波形制御装置
の他の実施例構成である。
第1図の本発明に係るディジタル信号波形制御装置の一
実施例基本構成図において、5,6.8は第12図のも
のに対応し、11は直流分重畳電圧発生回路、12は直
流分重畳定電圧回路、13は出力端である。
直流分重畳電圧発生回路1工は、外部から設定される所
望のオフセット電圧W値情報及び所望の振幅値情報と、
ディジタル信号源5から出力されるパルスパターンのマ
ーク率情報とを受け、出力端13に出力されるべきディ
ジタル信号のパルスパターンにおいて、前記設定された
所望のオフセット電圧及び振幅を備えたオフセット電圧
付ディジタル信号となるべき理論上の直流重畳設定電圧
を発生する回路部である。ここで前記オフセット電圧平
年とは第11図図示の■。を指し、振幅は■えを指す。
またマーク率は振幅VAを有するパルス(第11図の斜
線を施した部分)のパルス信号列に対する百分率を言う
。なお前記オフセット電圧は第11図においてVloを
指すこともできるが、本発明では該パルス信号の11レ
ベルの■。を指すことにして以下説明する。
これらのオフセット電圧■。、振幅v7は前述の通り夕
■部のパネル面から任意に設定できるようになっており
(図示ゼず)、その設定された者値がオフセット電圧値
情報及び振幅値情報として該直流分重畳電圧発生回路1
1に入力されるようになっている。
直流分重畳定電圧回路12は、振幅可変回路6からのパ
ルス信号と、前記直流分重畳電圧発生回路11からのオ
フセット・電圧値情報、振幅値情報及びマーク率情報に
基づいて出力される理論上の前記直流分重畳設定電圧を
受は該直流分重畳定電圧回路12で作成される直流分と
を重畳し、設定されたオフセット電圧と振幅とを有する
オフセット電圧付ディジタル信号を出力すると共に、負
荷8の種類及びその終端条件が変っても、またディジタ
ル信号源5から出力されるパルスパターンのマーク率が
変っても、出力端13に出力されるパルスパターン、す
なわちオフセット電圧付ディジタル信号のオフセット電
圧及び振幅が常に設定された値を保持させるようになっ
ている。
次にその直流分重畳定電圧回路12の実施例について説
明する。
第2図は直流分重畳定電圧回路の一実施例基本構成図を
示しており、5.6.8は第12図のものに対応し、1
2.13は第1図のものに対応している。
14は直流分重畳回路、15は出力電圧検出回路16は
比較増幅器である。
直流重畳回路14及び出力電圧検出回路15は、ディジ
タル信号源5系のラインに接続されているため、該ディ
ジタル信号源5から発生する超高速又は高速パルス信号
の波形に大きな影響を及ぼしやすく、そのためその影響
を及ぼす度合いの少なディジタル信号源5から発生した
パルス信号は、葎 外部から設定された栖幅VAとなるように振幅可変回路
6で増幅または減衰される。該振幅可変回路6は、ディ
ジタル信号源5から発生したパルス信号のLレベル又は
Hレベルを基準にして設定された振幅値■、が得られる
直流増幅器等が用いられる。この振幅可変回路6で所定
の振幅値■、を有するに到ったディジタル信号源5から
のパルス信号は、直流分重畳回路14から供給される直
流分が重畳され、夕(部から設定されたオフセット電圧
■oのオフセット電圧付パルス信号となって出力端13
に出力されて、所望のオフセット電圧付パルス信号が負
荷8へ印加される。
出力電圧検出回路15は、点Aで上記オフセフ1−電圧
付パルス信号の直流平均値を検出し、その検G 比電圧を比較増幅器付へフィードバックさせている。該
検出電圧と、出力端13から出力されるオフセット電圧
付パルス信号の直流分を定める直流分重畳設定電圧、す
なわち第1図の直流分重畳電圧発生回路11から直流分
重畳定電圧回路12へ向は出力される直流分重畳設定電
圧とが比較増幅器16で比較され、両者間の電圧が雰と
なるように該比較増幅器16から直流電圧が直流分重畳
回路14へ供給され、該直流分重畳回路14を介して振
幅可変回路6からのパルス信号に直流分が点Aで重畳さ
れる。
従って比較増幅器16の利得を充分にとることにより、
出力電圧検出回路15からの帰還Yが増え、点Aから直
流分重畳回路14及び出力電圧検出回路15側を見たと
き、定電圧源と見なされ、かつ点Aの電圧ははヌ′直流
供給電圧となる。
従って負荷8及びその終端条件が変化しても、出力端1
3から出力されるオフセット電圧付パルス信号のオフセ
ット電圧■。は、外部から設定された電圧通り一定電圧
に保持される。
また上記説明から明らかな様に、比較増幅器16に入力
される前記直流分重畳設定電圧の変化に応じ、出力端工
3から出力されるオフセット電圧付パルス信号の直流分
が変化することは言うまでもない。従って直流分重畳定
電圧回路12から発生するパルスパターンの極性を切換
えても、該直流分重畳定電圧回路12内のフィードバッ
クが掛り、出力端13から出力されるオフセット電圧付
パルス信号のオフセット電圧は、外部から設定された設
定電圧となり、しかも負荷8及びその終端条件が変化し
てもその設定電圧が常に保持される。
第3図は第2図の具体的一実施例構成を示しており、第
2図の直流分重畳回路14及び出力電圧検出回路15を
同一のチョークコイル17.18で構成したものである
該チョークコイル17.18は高周波に対し高いインピ
ーダンスとなり、またそのような高インピーダンスとな
る巻数のチョークコイル17.18を使用している。従
ってディジタル信号源5からのパルス信号を該チョーク
コイル17.18は高周波的に阻止し、該パルス信号の
エネルギーの全てが点Aで示される接続点を介して負荷
8へ印加されることになる。これらのチョークコイル1
7.18に換え、高周波的にパルス信号を阻止できる、
例えば高周波抵抗を用いることも可能である。
またチョークコイル18のインピーダンスは負荷8のイ
ンピーダンスに比べ充分に高く、比較増幅器16のイン
ピーダンスに比べ低いものが選ばれていることは言うま
でもない。
なおチョークコイル17の直流抵抗分が温度変化等で変
化しても、負帰還が掛けられているので、点Aでの直流
分は定電圧に保持される。
第3図の動作は第2図のものと同様でるあるので、その
説明は省略する。
第4図は直流分重畳定電圧回路の他の実施例基本構成図
を示しており、5,6.8は第12図のものに対応し、
12.13は第1図のものに対応し、14は第2図のも
のに対応している。
直流分重畳回路14は第2図のものと同様に、ディジタ
ル信号源5から発生する超高速又は高速パルス信号に対
しインピーダンスの高い素子が用いられる。第4図の構
成では、パルス信号に直流分を重畳するための直流分重
畳回路14だけが接続されており、該パルス信号ライン
に更に出力電圧検出回路I5が接続されている第2図の
構成に比べ、パルス信号への影響が少ない構成となって
いる。
ダミー回路19は直流分重畳回路14と直列接続されて
比較増幅器21に接続される構成となっており、浅 該ダミー回路19に流れる直流電流が直流分重畳回路1
4に流れ込む。従って負荷8の種類に応じてその終端条
件が変ってもダミー回路19と直流分重畳回路14に流
れる直流電流は同じである。
今、直流的に見て、直流分重畳回路14の直流抵抗値Z
Iとダミー回路19の直流抵抗値Z2とを同じに選んで
おくと、すなわち同じ素子を用いると、点A−B間と点
B−C間との電圧降下は同じとなり、温度、電流による
変化も同じとなる。つまり直流分重畳回路14の電圧降
下がダミー回路19に投影される。電位差検出回路20
で該ダミー回路19の電圧降下を検出し、その検出電圧
を加算回路22で前述の直流分重畳設定電圧と加算し、
該加算電圧とダミー回路19の出力電圧、すなわち点B
の電圧との差が零となるように比較増幅器21で比較増
幅され、その比較増幅された電圧がダミー回路19に印
加されている。従って点Bの電圧は、負荷8の種類に応
じてその終端条件が変っても、また温度変化が生じても
、直流分重畳回路14による電圧降下分だけ常に高くな
っており、出力端13から出力されるオフセット電圧付
パルス信号のオフセット電圧■。は一定に保持される。
一方、直流分重畳回路14の直流抵抗値Z1とダミー回
路19の直流抵抗(a!Zzとが異ったものが用いられ
る場合、点A−B間と点B−C間との電圧降下が電流や
温度の環境が変化しても常に同じになるように、電位差
検出回路20の検出電圧を補償して点已に正帰還を掛け
るようにして、点Bの電圧が直流分重畳回路I4による
電圧降下分だけ常に高くなるよう制御される。
第4図において、比較増幅器21は点Bから帰還を掛け
るようにしているが、点線で表わされている様に点Cか
ら帰還を掛ける構成とすることもできる。
この場合点Cが定電圧源となり、点Bが定電圧源となる
」二足の場合に比べ、直流分重畳回路14とダミー回路
19との2倍の電圧降下が生じ、従って電位差検出回路
20の検出電圧を2倍にして正帰還を掛ける必要がある
。この帰還量を2倍にすることの他は上記説明と同じで
あり、点Cの電圧は直流分重畳回路14による電圧降下
分とダミー回路19による電圧降下分との和の電圧分だ
け点Aより高くなるように制御される。
第5図は第4図の具体的一実施例構成を示しており、直
流分重畳回路14及びダミー回路19にチョークコイル
を用いた例が描かれている。
直流分重畳回路14のチョークコイルの直流抵抗値Z、
とダミー回路19のチョークコイルの直流抵抗値Z2と
が等しく、電流、温度などの環境の変化に対してもその
抵抗値が2.、−22である場合、つまり同じチョーク
コイルを用いる場合は電位差検出回路20で検出される
検出電圧を利得が1で加算回路220点Eへ正帰還する
ようにしている。
そして他の実施態様として、次のものがある。
すなわち、 直流分重畳回路14のチョークコイルとダミー回路19
のチョークコイルの直流抵抗値Z3、Z2が同じ2.=
2.で、その温度変化が異なるときには、電位差検出回
路20の利得が1で温度変化が等しくなる素子で該電位
差検出回路20を構成するようにする。
直流分重畳回路14とダミー回路19の各チョークコイ
ルの直流抵抗値Z1、Z、が異なり(Z、〜Z−1その
温度変化が等しい場合は、電位差検出回路20の利得を
変え、直流分重畳回路14の電圧降下と同じ電圧を正帰
還させるようにする。
直流分重畳回路14とダミー回路19の各チョークコイ
ルの直流抵抗値ハ+Lが異なり(ZINZ2)、温度変
化も異なる場合は、温度変化が等しくなる素子で電位差
検出回路20を構成し、直流分重畳回路14の電圧降下
と同じ電圧が帰還されるよ・うに電位差検出回路20の
利得を決める。
なお、第4図の点線で表わされている様に、比較増幅器
21の帰還位置を点Cからとるときには、上述したよう
に上記の実施態様において、電位差検出回路20で検出
される検出電圧を2倍にして帰還させることを要するこ
とは言うまでもない。
そして、直流分重畳回路14及びダミー回路19の例と
して、チョークコイルとしているが、それぞれ高周波用
抵抗に置き換えることも可能である。
以−J二説明した様な動作を直流分重畳定電圧回路12
が行うので、ディジタル信号源5から発生するパルスパ
ターンのマーク率が予め判っている場合又は該パルスパ
ターンのマーク率を検出して該マーク率情報を得た場合
等何んらかの手段で該マーク率情報が既知の場合、直流
分重畳設定電圧発生回路11から前述の直流分重畳定電
圧回路12への直流分重畳設定電圧を発生させることが
でき、マーク率が変化しても、すなわちディジタル信号
源5から出力されるパルスパターンに変化が生じても、
また負荷8の種類に応じてその終端条件が変っても、出
力端13に出力されるオフセット電圧付ディジタル信号
の第11図に示されたオフセット電圧■。
及びその振幅■1を外部のパネル面から設定された各個
に常に一定に保持することができるのである。
外部のパネル面から任意に設定されるオフセット電圧値
情報、振幅値情報、及び上記何んらかの手段によって得
られたマーク率情報を入力し、これら3つの情報に基づ
き直流分重畳定電圧回路12へ向けて出力される上述の
直流分重畳設定電圧の発生のさせ方として、計算による
方法、これら3つの情報に基づき予めメモリに格納され
ている直流分重畳設定電圧を読出する方法等が用いられ
る。
第6図は直流分重畳電圧発生回路の一実施例構成を示し
ており、メモリから直流分重畳設定電圧を発生させる方
法のものである。
11は第1図のものに対応し、25ないし27はアナロ
グ−ディジタル変換器、28はアドレス発生回路、29
はメモリ、30はディジタル−アナログ変換器を表わし
ている。
アナログ−ディジタル変換器25ないし27には外部パ
ネルから設定されるオフセット電圧値情報及び振幅情報
と、上述の如く何んらかの手段によって得られたマーク
率情報とが入力され、それぞれの情報がディジタル化さ
れる。これら3つの情報のうち既にディジタル化されて
いるときには、対応して設けられているアナログ−ディ
ジタル変換器25ないし27は必要としない。
アナログ−ディジタル変換器25ないし27でディジタ
ル化された上記3つの各情報はアドレス発生回路28に
入力し、該アドレス発生回路28でメモリ29をアクセ
スするためのアドレスに変換される。
該メモリ29には上記3つの情報値の種々の組合せ、す
なわちオフセット電圧値情報、振幅値情報及びマーク率
事情をパラメータとする各個に対する直流分重畳設定電
圧の情報データが前もって所定のアドレス上に格納され
ている。このメモリ29に前もって格納される上記直流
分重畳設定電圧の情報データは実験によって得ても、ま
た計算によって求めてもよい。
アドレス発生回路28から発生されたアドレスでメモリ
29をアクセスすることにより、該メモリ29から、直
流分重畳設定電圧発生回路11へ入力されたオフセット
電圧値情報、振幅値情報及びマーク率情報に対応する直
流分重畳設定電圧の情報データが読み出される。このメ
モリ29から読出された直流分重畳設定電圧の情報デー
タは、ディジタル−アナログ変換器30でアナログ化さ
れ、直流分重畳設定電圧となって直流分重畳設定電圧発
生回路11から出力される。
第7図は本発明に係るディジタル信号波形制御装置の一
実施例構成を示しており、5. 6. 8は第12図の
ものに対応し、11ないし13は第1図のものに対応し
ている。31はマーク率検出回路、32゜33はディジ
タル−アナログ変換器、34はアナログ乗算器、35は
加算器を表わしている。
マーク率検出回路31はディジタル信号源5から発生す
るパルスパターンのマーク率を検出し、第1図図示の直
流分重畳設定電圧発生回路11へ入力されているマーク
率情報を得ている。このマーク率情報は、例えばダイオ
ードとコンデンサとからなる整流回路や高周波用抵抗を
用いたマーク率検出回路31によって得られる。
ディジタル信号源5から発生するパルスパターの出力は
該パルス信号列の直流平均値■。。、=(VAS  V
AsXMs)=Vas (Ms   1 )となる。
VASはディジタル信号源5から発生するパルス信号の
振幅、Msはマーク率(0≦Ms≦1)である。
マーク率検出回路31から得られたマーク率情報を含む
アナログ信号は、ディジタル−アナログ変換器33を介
してアナログ化された振幅値情報のアナログ信号とアナ
ログ乗算器34で乗算される。ディジタル−アナログ変
換器33を介してアナログ化された振幅値情報のアナロ
グ信号を■、とすると、アナログ乗算器34の出力SA
は5A=KxVa xVocs=KXVaXVAs(M
s・ 1)となる。Kはアナログ乗算器34の利得であ
り、K=1/VAsを選べば5A=VA (M、−1)
となる。第8図(II)にこの様子が示されている。
該アナログ乗算器34の出力SAとディジタルアナログ
変換器32でアナログ化されたオフセット電圧値信号S
。(第8図(III)に図示)とが、加算器35で加算
される。
該加算器35のS、は、S s = S o + S 
A= S o + V sX(M!−1)となる。すな
わち第8図(IV)に示された直流分重畳設定電圧が得
られる。
該加算器35の出力Ssは直流分重畳定電圧回路12に
入力される。
直流分重畳設定電圧発生回路11からの出力端13に出
力されるべき直流平均値の理論値、すなわち上記直流分
重畳設定電圧が、ディジタル信号源5からの発生するパ
ルスパターンの変化に応じて、すなわちマーク率情報の
値の変化に応じて変化し、該直流分重畳設定電圧を基に
直流分重畳定電圧回路12は、出力端13へ出力される
オフセット電圧付ディジタル信号を常に一定に保持する
ように動作する。この直流重畳定電圧回路12は、第2
図ないし第5図で説明した回路構成のものが用いられて
いるので、その動作の仕方の説明は省略するが、ディジ
タル信号源5から発生ずるパルスバター・ンが変化して
も、従来の外部から設定されたオフセット電圧■。及び
振幅VAが設定された通り保持される。
なお、振幅値情報は振幅可変回路6にも入力されるよう
になっており、振幅値情報の変化に応じて該振幅可変回
路6によりパルスの振幅が連動して変化するようになっ
ている。例えば該振幅可変回路6として直流増幅器が用
いられた場合、振幅値情報の変化に応じてそのゲインが
変化し、所望の振幅値Vヶを発生させている。また該振
幅可変回路6は、前述した如くディジタル信号源5から
発生したパルス信号の■、レベル(又は1ルベル)を基
率にして設定された振幅値■、が得られるものが用いら
れることは言うまでもない。
第9図は本発明に係るディジタル信号波形制御装置の他
の実施例構成を示しており、5.6.8は第12図のも
のに対応し、11ないし13は第1図のものに対応し、
32ないし、35は第8図のものに対応している。36
はCP U、37はディジタル−アナログ変換器を表わ
している。
第9図においては第1図で示されているマーク率情報が
CPU36から入力されるようになっており、そして該
CPU36がディジタル信号源5からのパルスパターン
の発生を制御するようになっている。つまり、ディジタ
ル信号artsから発生させるパルスパターンがCPU
36の指示に基づくようになっており、従って該CPU
36ではディジタル信号源5から発生するパルスパター
ンのマーク率が既知である。この既知のマーク率情報は
CP tJ36から直流分重畳設定電圧発汁回路11へ
送られ、ディジタル−アナログ変換器37でアナログ信
号に変換される。以下第8図とその動作が同じなのでそ
の動作の説明は省略する。
なお第8図、第9図では、直流分重畳設定電圧発生回路
11内でアナログ信号による直流分重畳設定電圧を発生
させているが、第6図に示されている様にディジタル信
号で処理し最後の出力の際、ディジタル−アナログ変換
器でアナログ化し直流分重畳設定電圧を発生させるよう
にしてもよい。
このときアナログ乗算器34、加算器35はディジタル
式のものを使用する。
第7図及び第9図の各直流分重畳電圧発生回路11に替
え、第6図図示の直流分重畳電圧発生回路11を用いて
もよいことは言うまでもない。
以上の説明ではオフセット電圧■。は第11図図ことが
できる。
〔発明の効果〕
以上説明した如く、本発明によれば、定電圧制御を利用
しているので、負荷の種類、すなわち負荷のインピーダ
ンスが変っても、またその終端条件が変っても設定され
たオフセット電圧が保持され、常に正しいオフセット電
圧付ディジタル信号を負荷に印加することができる。
またマーク率情報を直流分重畳電圧発生回路に入力させ
、オフセット電圧付ディジタル信号の制御を行うように
しているので、ディジタル信号源から発生するパルスパ
ターンのマーク率が変化しても、設定されたオフセット
電圧及び振幅が保持されるオフセット電圧付ディジタル
信号を常に発生でき、設定し直さなければならなかった
不便さが無くなる。
そしてパルス信号の極性を反転しても、直流分重畳電圧
発生回路からそれに応じた直)lltl重分設定電圧が
発生ずるので、設定された通りのオフセット電圧及び振
幅を有するオフセラ1−電用件ディジタル信号が得られ
、正逆反転を必要とする場合は極めて便利となる。
請求項3の場合は、ディジタル信号源に接続される回路
が少なくなるので信号波形への影響が少なくなり、良好
な波形のパルス信号を出力することができる。
【図面の簡単な説明】
第1図は本発明に係るディジタル信号波形制御装置の一
実施例基本構成図、第2同は直流分重畳定電圧回路の一
実施例基本構成図、第3図はその具体的−実施例構成、
第4図は直流分重畳定電圧回路の他の実施例基本構成図
、第5図はその具体的一実施例構成、第6図は直流分重
畳電圧発生回路の一実施例構成、第7図は本発明に係る
ディジタル信号波形制御装置の一実施例構成、第8図(
1)ないしくIV)は直流分重畳設定電圧の発生波形説
明図、第9図は本発明に係るディジタル信号波形制御装
置の他の実施例構成、第10図は従来のディジタル信号
波形制御装置の最終段構成図、第11図はオフセット電
圧付ディジタル信号の信号説明図、第12図は従来のパ
ルスパターン発生器のモデル回路図、第13図、第14
図はパルスパターン発生器に接続される負荷の終端説明
図である。 図中、1はFET)ランジスタ、2はチョークコイル、
3は定電流源、4はコンデンサ、5はディジタル信号源
、6は振幅可変回路、7は定電流源、8は負荷、9はパ
ルスパターン発生器、11は直流分重畳電圧発生回路、
12は直流分重畳定電圧回路、13は出力端、14は直
流分重畳回路、15は出力検出回路、16は比較増幅器
、17.18はチョークコイル、19はダミー回路、2
0は電位差検出回路、21は比較増幅器、22は加算回
路、25.26.27はアナログ−ディジタル変換器、
28はアドレス発生回路、29はメモリ、30はディジ
タル−アナログ変換器30.31はマーク率検出回路、
32.33はディジタル−アナログ変換器、34はアナ
ログ乗算器、35は加算器、36はCPU、37はディ
ジタル−アナログ変換器である。 竿1 図 第3図 第2図 ■了 第4図 rr 第5図 第6図 第9 図 第7 図 第8L−4 (II) 第10図 第11図

Claims (1)

  1. 【特許請求の範囲】 1、ディジタル信号に直流分が重畳されたオフセット電
    圧付ディジタル信号を発生させるディジタル信号波形制
    御装置において、 前記ディジタル信号についての、任意に可変設定される
    オフセット電圧値情報と、任意に可変設定されるその振
    幅値情報と、その出力パターンのマーク率情報とを基に
    、ディジタル信号に重畳すべき直流分重畳設定電圧を求
    め該直流分重畳設定電圧を出力する直流分重畳電圧発生
    回路と、 前記設定された振幅値情報に応じてディジタル信号の振
    幅を可変させる振幅可変回路と、前記振幅可変回路によ
    ってその振幅が設定された振幅値となっているディジタ
    ル信号に、前記直流分重畳電圧発生回路からの直流分重
    畳設定電圧に基づいて出力される直流分を重畳し、出力
    端のオフセット電圧付ディジタル信号の直流分及びその
    振幅を設定されたオフセット電圧値及び振幅値に制御す
    る直流分重畳定電圧回路とを備えたことを特徴とするデ
    ィジタル信号波形制御装置。 2、前記直流分重畳定電圧回路は、 ディジタル信号源に並列に接続された直流分重畳回路と
    、 該直流分重畳回路を介してディジタル信号源からのディ
    ジタル信号に重畳されたオフセット電圧付ディジタル信
    号の直流平均値を検出する出力電圧検出回路と、 該出力電圧検出回路で検出された検出電圧と、前記直流
    分重畳電圧発生回路から出力される直流分重畳設定電圧
    とを比較増幅し、その比較増幅した電圧を前記直流分重
    畳回路に与える比較増幅器 とを備えたことを特徴とするディジタル信号波形制御装
    置。 3、前記直流分重畳定電圧回路は、 ディジタル信号源に並列に接続された直流分重畳回路と
    、 該直流部重畳回路に直列接続されたダミー回路と、 該ダミー回路のダミー電圧を検出する電位差検出回路と
    、 該電位差検出回路によって検出されたダミー電圧と、前
    記直流分重畳電圧発生回路から出力される直流分重畳設
    定電圧とを比較増幅し、その比較増幅した電圧を前記直
    流分重畳回路に与える比較増幅器 とを備えたことを特徴とするディジタル信号波形制御装
    置。 4、前記ディジタル信号源が出力するディジタル信号か
    らそのマーク率を検出するマーク率検出回路を設け、前
    記直流分重畳電圧発生回路へのマーク率情報を得るよう
    にしたことを特徴とする請求項1、2又は3いずれか記
    載のディジタル信号波形制御装置。 5、前記ディジタル信号源を制御し、出力されるディジ
    タル信号を所定のマーク率で発生させる制御装置を備え
    、発生するディジタル信号のマーク率情報を該制御装置
    から前記直流分重畳電圧発生回路へ入力するようにした
    ことを特徴とする請求項1、2又は3いずれか記載のデ
    ィジタル信号波形制御装置。
JP854589A 1989-01-19 1989-01-19 ディジタル信号波形制御装置 Expired - Lifetime JP2592321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP854589A JP2592321B2 (ja) 1989-01-19 1989-01-19 ディジタル信号波形制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP854589A JP2592321B2 (ja) 1989-01-19 1989-01-19 ディジタル信号波形制御装置

Publications (2)

Publication Number Publication Date
JPH02190020A true JPH02190020A (ja) 1990-07-26
JP2592321B2 JP2592321B2 (ja) 1997-03-19

Family

ID=11696111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP854589A Expired - Lifetime JP2592321B2 (ja) 1989-01-19 1989-01-19 ディジタル信号波形制御装置

Country Status (1)

Country Link
JP (1) JP2592321B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04117834A (ja) * 1990-09-07 1992-04-17 Mitsubishi Electric Corp デジタル伝送回路
JP2010028661A (ja) * 2008-07-23 2010-02-04 Anritsu Corp Nrz信号増幅装置
JP2014170449A (ja) * 2013-03-05 2014-09-18 Renesas Sp Drivers Inc ドライバic及び表示入力装置
CN116500568A (zh) * 2023-06-29 2023-07-28 成都华兴汇明科技有限公司 一种长时动态多目标重叠信号的生成方法及***

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04117834A (ja) * 1990-09-07 1992-04-17 Mitsubishi Electric Corp デジタル伝送回路
JP2010028661A (ja) * 2008-07-23 2010-02-04 Anritsu Corp Nrz信号増幅装置
JP2014170449A (ja) * 2013-03-05 2014-09-18 Renesas Sp Drivers Inc ドライバic及び表示入力装置
CN116500568A (zh) * 2023-06-29 2023-07-28 成都华兴汇明科技有限公司 一种长时动态多目标重叠信号的生成方法及***
CN116500568B (zh) * 2023-06-29 2023-10-13 成都华兴汇明科技有限公司 一种长时动态多目标重叠信号的生成方法及***

Also Published As

Publication number Publication date
JP2592321B2 (ja) 1997-03-19

Similar Documents

Publication Publication Date Title
US6373334B1 (en) Real time correction of a digital PWM amplifier
US5764039A (en) Power factor correction circuit having indirect input voltage sensing
JP4298075B2 (ja) 実効値測定方法及び装置
JP2001095254A (ja) 制御回路を有する直列共振変換器
JPH07177746A (ja) 力率向上システム
WO1996041415A1 (en) Detection circuit with hysteresis proportional to the peak input voltage
JPS5839272A (ja) 周波数変更装置の入力力率を制御する方法および周波数変更装置
KR950029835A (ko) 초 전기 및 유사한 검출기의 출력에서 dc 바이어스를 제거하기 위한 디지탈 신호 처리 시스템
JPH02190020A (ja) ディジタル信号波形制御装置
JPS59183516A (ja) Agc増幅器負帰還回路
JPS60113521A (ja) タイミング回路
JPS5824792Y2 (ja) ダンピング回路
JPH0539460Y2 (ja)
JPS5941635Y2 (ja) 絶対値電圧比較器
JPS60234466A (ja) Pwmインバ−タの制御装置
JPS64613Y2 (ja)
SU960643A1 (ru) Способ контрол переменного напр жени
JPS5837142Y2 (ja) 自動利得制御装置
JP2911084B2 (ja) 低ノイズ直流定電圧回路
JPH0637449Y2 (ja) 基準電圧発生器
JPS63311806A (ja) 自動利得制御方式
JPS62104209A (ja) オフセツト自動補償回路
JPS6143807A (ja) 直流電流安定化装置
JPH025051B2 (ja)
JPS633618B2 (ja)

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 13