JPH02189423A - Hybrid recorder - Google Patents
Hybrid recorderInfo
- Publication number
- JPH02189423A JPH02189423A JP924889A JP924889A JPH02189423A JP H02189423 A JPH02189423 A JP H02189423A JP 924889 A JP924889 A JP 924889A JP 924889 A JP924889 A JP 924889A JP H02189423 A JPH02189423 A JP H02189423A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- microprocessor
- measurement
- signal
- paper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 claims abstract description 46
- 230000009977 dual effect Effects 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 13
- 238000011084 recovery Methods 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 230000008929 regeneration Effects 0.000 abstract 2
- 238000011069 regeneration method Methods 0.000 abstract 2
- 230000004044 response Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 101000795167 Homo sapiens Tumor necrosis factor receptor superfamily member 13B Proteins 0.000 description 1
- 102100029675 Tumor necrosis factor receptor superfamily member 13B Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Recording Measured Values (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、ハイブリッドレコーダに関し、更に詳しくは
、記録紙切れによる記録の欠落防止に関する。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a hybrid recorder, and more specifically, to prevention of missing records due to running out of recording paper.
〈従来の技術〉
アナログ入力信号の大きさを測定記録するレコーダの一
種に、アナログ入力信号をデジタル信号に変換し、変換
されたデジタル信号に従って測定値を表示するとともに
記録するように構成されたハイブリッドレコーダがある
。<Prior Art> A type of recorder that measures and records the magnitude of an analog input signal is a hybrid device configured to convert the analog input signal into a digital signal and display and record the measured value according to the converted digital signal. There's a recorder.
ところで、このようなハイブリッドレコーダは前述のよ
うにアナログ入力信号をデジタル信号に変換してデジタ
ル処理を行っていることから、記録紙切れか生じた場合
には記録紙が補充されるまでの間の変換データをＩＣメ
モリカードなどに格納しておき、記録紙を補充した後に
該ＩＣメモリカードに格納された変換データを記録紙に
記録再生させることが行われている。By the way, as mentioned above, such a hybrid recorder converts an analog input signal into a digital signal and performs digital processing, so if the recording paper runs out, the conversion will continue until the recording paper is replenished. Data is stored in an IC memory card or the like, and after replenishing recording paper, the converted data stored in the IC memory card is recorded and reproduced on the recording paper.
〈発明が解決しようとする課題〉
しかし、従来の装置では、ＩＣメモリカードに格納され
た変換データを記録紙に記録再生させるのにあたって、
記録紙に記録を行う記録系を通常の測定記録と同様のタ
イミングで作動させているために、記録紙か切れていた
間の７１１１１定時間の遅れを挽回することはできず、
結果的には記録紙切れによる記録の欠落か発生すること
になる。<Problems to be Solved by the Invention> However, in conventional devices, when recording and reproducing converted data stored in an IC memory card onto recording paper,
Because the recording system that records on the recording paper operates at the same timing as normal measurement recording, it is not possible to make up for the 71111 fixed time delay when the recording paper ran out.
As a result, recordings may be missing due to running out of recording paper.
本発明はこのような点に着目してなされたものであり、
その目的は、記録紙切れによる記録の欠落が防止できる
ハイブリッドレコーダを提供することにある。The present invention has been made with attention to these points,
The purpose is to provide a hybrid recorder that can prevent missing records due to running out of recording paper.
く課題を解決するだめの手段〉
上記課題を解決する本発明は、
アナログ入力信号をデジタル信号に変換し、変換された
デジタル信号に従って測定値を表示するととも１こｔ己
録するハイブリッドレコーダ１こおいて、第１のマイク
ロプロセッサにより制御され、アナログ入力信号をデジ
タル信号に変換し、変換されたデジタル信号にｉノｔっ
でＡ１１ｌ定値を表示する測定表示系と、
第２のマイクロプロセッサにより制御され、前記測定表
示系で変換されたデジタル信号に従って測定値を記録す
る記録系と、
これら第１のマイクロプロセッサおよび第２のマイクロ
プロセッサにより制御されるデュアルポートメモリと、
前記第１のマイクロプロセッサに記録紙切れ検出信号を
出力する記録紙検出機構とを具備し、記録紙切れ検出信
号が出力されない通常状態では１周期の測定か終了する
毎に第１のマイクロプロセッサは第２のマイクロプロセ
ッサに割り込みをかけて記録を指示し、
記録紙切れ検出信号が出力された記録紙切れの状態では
第１のマイクロプロセッサは１周期の測定が終了する毎
に第２のマイクロプロセッサに割り込みをかけることな
く変換されたデジタル信号を前記デュアルポートメモリ
に格納し、記録紙が補充された後は第１のマイクロプロ
セッサは測定周期とは無関係に第２のマイクロプロセッ
サに割り込みをかけてデュアルポートメモリに格納され
ているデジタル信号の記録を指示するとともに、測定動
作と記録動作の位相差がなくなるまでは１周期の測定が
終了する毎に変換されたデジタル信号を前記デュアルポ
ートメモリに格納することを特徴とするものである。Means for Solving the Problems The present invention solves the above problems by converting an analog input signal into a digital signal, displaying a measured value according to the converted digital signal, and recording a self-recording. a measurement display system that is controlled by a first microprocessor and that converts an analog input signal into a digital signal and displays an A11l constant value on the converted digital signal; and a measurement display system that is controlled by a second microprocessor. a recording system for recording measured values in accordance with digital signals converted by the measurement display system; a dual port memory controlled by the first microprocessor and the second microprocessor; and a recording paper detection mechanism that outputs a recording paper out detection signal, and in a normal state where the recording paper out detection signal is not output, the first microprocessor interrupts the second microprocessor every time one cycle of measurement is completed. When the recording paper is out, the first microprocessor outputs the converted digital signal without interrupting the second microprocessor every time one period of measurement is completed. is stored in the dual port memory, and after the recording paper is replenished, the first microprocessor interrupts the second microprocessor regardless of the measurement period to read the digital signal stored in the dual port memory. The present invention is characterized in that it instructs recording and stores a converted digital signal in the dual port memory each time one period of measurement is completed until the phase difference between the measurement operation and the recording operation disappears.
〈作用〉
本発明のハイブリッドレコーダは、測定表示系と記録系
は独立したタイミングで作動することから、記録系は記
録紙が切れていた間にデュアルポートメモリに格納され
ていた変換データの記録紙への記録再生を通常の測定表
示記録よりも高速で行うことにより測定時間の遅れを挽
回することができ、記録の欠落を防止できる。<Operation> In the hybrid recorder of the present invention, since the measurement display system and the recording system operate at independent timings, the recording system uses the recording paper for converted data stored in the dual port memory while the recording paper is out. By recording and reproducing data at a higher speed than normal measurement display recording, it is possible to make up for the delay in measurement time and prevent recording omissions.
〈実施例〉
以下、図面を参照して本発明の実施め１を詳細に説明す
る。<Embodiment> Hereinafter, a first embodiment of the present invention will be described in detail with reference to the drawings.
第１図は本発明の一実施例を示すブロック図である。図
において、１は第１のマイクロプロセッサであり、主に
アナログ入力信号をデジタル信号に変換し変換されたデ
ンタル信号に従って測定値を表示する測定表示系を制御
する。２は記録系を制御する第２のマイクロプロセッサ
である。３は大容量のデュアルポートメモリであり、第
１のマイクロプロセッサ１から第２のマイクロブロセッ
サ２に／１ｌｌｊ定データを伝送する機能を持つ。４は
システム全体の時間を管理するためのクロックを発生す
るタイマ回路であり、第１のマイクロプロセッサ１に定
期的に時間割り込みをかける。５は第１のマイクロプロ
セッサ１から第２のマイクロプロセッサ２への割り込み
を制御する第１の割り込み制御回路、６は第２のマイク
ロプロセッサ２から第１のマイクロプロセッサ１への割
り込みを制御する第２の割り込み制御回路である。７は
記録紙の有無を検出する記録紙検出回路であり、検出信
号は第１のマイクロプロセッサ１によって認識される。FIG. 1 is a block diagram showing one embodiment of the present invention. In the figure, numeral 1 denotes a first microprocessor, which mainly controls a measurement display system that converts analog input signals into digital signals and displays measured values in accordance with the converted dental signals. 2 is a second microprocessor that controls the recording system. Reference numeral 3 denotes a large-capacity dual port memory, which has a function of transmitting constant data from the first microprocessor 1 to the second microprocessor 2. A timer circuit 4 generates a clock for managing the time of the entire system, and periodically issues time interrupts to the first microprocessor 1. 5 is a first interrupt control circuit that controls interrupts from the first microprocessor 1 to the second microprocessor 2; 6 is a first interrupt control circuit that controls interrupts from the second microprocessor 2 to the first microprocessor 1; This is the second interrupt control circuit. A recording paper detection circuit 7 detects the presence or absence of recording paper, and the detection signal is recognized by the first microprocessor 1.
８はアナログ入力信号Ａｉｎを増幅するプリアンプ、９
は該プリアンプ８のアナログ出力信号をデジタル信号に
変換して第１のマイクロプロセッサ１に出力するＡ／Ｄ
変換器である。１０は測定動作に関連した各種のパラメ
ータを設定するキーボード、設定された条件やＡＰＩ定
結果を表示する表示器などで構成される操作表示部、１
１は該操作表示部１０と第１のマイクロプロセッサ１と
を接続する操作表示インタフェースである。１２は記録
部、１３は該記録部１２を駆動する記録部駆動回路であ
る。8 is a preamplifier that amplifies the analog input signal Ain; 9
is an A/D that converts the analog output signal of the preamplifier 8 into a digital signal and outputs it to the first microprocessor 1.
It is a converter. 10 is an operation display section consisting of a keyboard for setting various parameters related to measurement operations, a display for displaying set conditions and API determination results, etc.;
Reference numeral 1 denotes an operation display interface that connects the operation display section 10 and the first microprocessor 1. 12 is a recording section, and 13 is a recording section drive circuit for driving the recording section 12.
このように構成される装置の動作は、
■１周期分の測定が終了する毎に記録紙に記録を行う通
常記録モードと、
■記録紙が切れていてｎ１定は行うが記録は行わない記
録紙切れモードと、
■記録紙が補充されて通常の測定動作と記録紙切れ期間
中の測定データの再生記録を行うリカバリー記録モード
、
の３つの動作モードに分けることができる。The operation of the device configured in this way is: (1) normal recording mode in which recording is performed on the recording paper every time one period of measurement is completed, and (2) recording in which the recording paper is out and n1 constant is performed but no recording is performed. It can be divided into three operation modes: paper out mode, and recovery recording mode in which recording paper is replenished and normal measurement operation and measurement data during the period when the recording paper is out are reproduced and recorded.
第２図は第１図の装置のこれらの動作を説明するタイミ
ングチャートである。図において、（ア）はタイマ回路
４から第１のマイクロプロセッサ１に送出される割り込
み信号ＩＮＴＲＱＩ、（イ）は該割り込み信号ＩＮＴＲ
ＱＩに応答して第１のマイクロプロセッサ１からタイマ
回路４に返送される割り込み応答信号ＩＮＴＡｃＩ、（
つ）は第１のマイクロプロセッサ１による測定表示動作
期間、（１）は第１のマイクロプロセッサ１から第２の
マイクロプロセッサ２に送出される割り込み信号ＩＮＴ
ＲＱ２、（オ）は該割り込み信号ｌＮＴｌ？Ｑ２に応答
して第２のマイクロプロセッサ２から第１のマイクロプ
ロセッサ１に返送される割り込み応答信号ＩＮＴＡｃ２
、（力）は第２のマイクロプロセッサ２による記録動作
期間である。FIG. 2 is a timing chart illustrating these operations of the device shown in FIG. In the figure, (a) is the interrupt signal INTRQI sent from the timer circuit 4 to the first microprocessor 1, and (b) is the interrupt signal INTRQI sent from the timer circuit 4 to the first microprocessor 1.
The interrupt response signal INTAcI, (
(1) is the measurement display operation period by the first microprocessor 1; (1) is the interrupt signal INT sent from the first microprocessor 1 to the second microprocessor 2;
RQ2, (o) is the corresponding interrupt signal lNTl? Interrupt response signal INTAc2 sent back from the second microprocessor 2 to the first microprocessor 1 in response to Q2
, (force) is the recording operation period by the second microprocessor 2.
■通常記録モード
通常記録モードでは、第１のマイクロプロセッサ１はタ
イマ回路４から入力される割り込み信号ｌ ＮＴＲＱ
ｌに基づいてアナログ入力信号Ａｉｎの測定表示動作を
実行するとともにタイマ回路４に割り込み応答信号ＩＮ
ＴＡＣＩを返送する。１周期分の測定表示動作が終了す
ると、第１のマイクロプロセッサ１は第２のマイクロプ
ロセッサ２に割り込み信号１ＮＴＲＱ２を送出して１周
期分の測定データを記録するように指示する。第２のマ
イクロプロセッサ２は第１のマイクロプロセッサ１に割
り込み応答信号ＩＮＴＡＣ２を返送するとともに１周期
分の測定データの記録を行う。１周期分の１ｌｐ１定デ
ータの記録が終了した時点て第２のマイクロプロセッサ
２は第１のマイクロプロセッサ１に記録動作が終了した
ことを通知するために割り込み信号ＩＮＴＲＱ３を送出
し、第１のマイクロプロセッサ１は第２のマイクロプロ
セッサ２に割り込み応答信号ＩＮＴＡＣ３を返送する。■Normal recording mode In the normal recording mode, the first microprocessor 1 receives the interrupt signal lNTRQ input from the timer circuit 4.
The measurement display operation of the analog input signal Ain is executed based on the input signal Ain, and the interrupt response signal IN is sent to the timer circuit 4.
Return TACI. When the measurement display operation for one cycle is completed, the first microprocessor 1 sends an interrupt signal 1NTRQ2 to the second microprocessor 2 to instruct it to record the measurement data for one cycle. The second microprocessor 2 returns an interrupt response signal INTAC2 to the first microprocessor 1, and records measurement data for one cycle. When the recording of the 1lp1 constant data for one cycle is completed, the second microprocessor 2 sends an interrupt signal INTRQ3 to the first microprocessor 1 to notify that the recording operation has ended, and the first microprocessor 1 Processor 1 returns an interrupt response signal INTAC3 to second microprocessor 2.
第２図では、１番目の測定表示周期Ｔ１では通常の測定
記録動作が実行された例を示している。FIG. 2 shows an example in which a normal measurement recording operation is performed in the first measurement display cycle T1.
■記録紙切れモード
第１のマイクロプロセッサ１は記録紙検出回路７から入
力される記録紙切れ検出信号を認識することにより第２
のマイクロプロセッサ２への割り込み信号ＩＮＴＲＱ２
の送出を行わず、アナログ入力信号Ａｌｎの測定表示の
みを行ってδｐ１定結果を逐次デュアルポートメモリ３
に格納する。第２のマイクロプロセッサ２に割り込み信
号ＩＮＴＲＱ２が人力されないことから記録動作は行わ
れない。第２図では、１番目の測定表示周期Ｔ１の測定
記録後に記録紙切れになり、２番目、３番目の測定表示
周期Ｔ２゜Ｔ３の測定データは一旦デュアルボートメモ
リ３に格納されてすぐには記録されなかった例を示して
いる。■ Recording paper out mode The first microprocessor 1 recognizes the recording paper out detection signal inputted from the recording paper detection circuit 7 and
interrupt signal INTRQ2 to microprocessor 2 of
The δp1 constant result is sequentially stored in the dual port memory 3 by only measuring and displaying the analog input signal Aln without transmitting the .
Store in. Since the interrupt signal INTRQ2 is not input to the second microprocessor 2, no recording operation is performed. In Figure 2, the recording paper runs out after recording the first measurement display cycle T1, and the measurement data for the second and third measurement display cycles T2 and T3 are temporarily stored in the dual boat memory 3 and are not recorded immediately. This shows an example where it was not done.
■リカバリー記録モード
記録紙が補充されると、記録紙検出回路７から第１のマ
イクロプロセッサ１に送出される記録紙切れ検出信号が
反転する。第１のマイクロプロセッサ１は記録紙が補充
されたことを認識すると、デュアルポートメモリ３に格
納されている記録紙切れ期間中の測定データの記録再生
が終了して記録動作の遅れを挽回するまでの間、通常の
測定周期とは関係なく第２のマイクロプロセッサ２に割
り込み信号ＩＮＴＲＱ２を送り続ける。記録動作の遅れ
が挽回された時点で７１Ｐ１定表示動作と記録動作の位
相合わせを行い、通常記録動作に復帰する。この期間中
における第１のマイクロプロセッサ１と第２のマイクロ
プロセッサ２との間の調停はお互いの割り込み信号を使
って行われる。なお、この間、第１のマイクロプロセッ
サ１は記録紙切れモードと同様にアナログ入力信号Ａｌ
ｎの測定表示のみを行って測定結果を逐次デュアルポー
トメモリ３に格納する。第２図では、デュアルポートメ
モリ３に格納されている２番目、３番目の測定表示周期
Ｔ２．Ｔ３の７Ｉｐ＋定データの記録再生動作中に４番
目の測定表示周期Ｔ４のハ１定データを一旦デュアルボ
ートメモリ３に格納し、この４番目の測定表示周期Ｔ４
の測定データをデュアルポートメモリ３から読み出して
記録再生した時点て記録動作の遅れを挽回して５番目の
測定表示周期Ｔ５から通常記録動作に復帰した例を示し
ている。(2) Recovery recording mode When recording paper is replenished, the recording paper out detection signal sent from the recording paper detection circuit 7 to the first microprocessor 1 is inverted. When the first microprocessor 1 recognizes that the recording paper has been replenished, the first microprocessor 1 finishes recording and reproducing the measurement data stored in the dual port memory 3 during the period when the recording paper ran out and makes up for the delay in the recording operation. During this period, the interrupt signal INTRQ2 continues to be sent to the second microprocessor 2 regardless of the normal measurement cycle. When the delay in the recording operation is recovered, the phases of the 71P1 constant display operation and the recording operation are aligned, and the normal recording operation is resumed. During this period, arbitration between the first microprocessor 1 and the second microprocessor 2 is performed using each other's interrupt signals. Note that during this time, the first microprocessor 1 receives the analog input signal Al as in the recording paper out mode.
Only the measurement display of n is performed and the measurement results are sequentially stored in the dual port memory 3. In FIG. 2, the second and third measurement display cycles T2. stored in the dual port memory 3 are shown. During the recording and reproducing operation of the 7Ip + constant data of T3, the C1 constant data of the fourth measurement display cycle T4 is temporarily stored in the dual boat memory 3, and the fourth measurement display cycle T4 is stored.
An example is shown in which the delay in the recording operation is recovered and the normal recording operation is resumed from the fifth measurement display cycle T5 when the measured data is read out from the dual port memory 3 and recorded and reproduced.
このように構成することにより、第１のマイクロプロセ
ッサで制御される測定表示系と第２のマイクロプロセッ
サで制御される記録系とが独立したタイミングで動作で
きることから記録紙か切れていた時間を挽回して実時間
記録を行うことができ、記録の欠落が防止できる。With this configuration, the measurement display system controlled by the first microprocessor and the recording system controlled by the second microprocessor can operate at independent timings, making it possible to recover the time when the recording paper ran out. This allows real-time recording to be performed, and recording loss can be prevented.
〈発明の効果ン
以上詳細に説明したように、本発明によれば、記録紙切
れによる記録の欠落が防ｌにできるハイブリッドレコー
ダを提供することができる。<Effects of the Invention> As described in detail above, according to the present invention, it is possible to provide a hybrid recorder that can prevent recording loss due to running out of recording paper.
第１図は本発明の一実施例のブロック図、第２図は第１
図の動作を説明するためのタイミングチャートである。
１・・・第１マイクロプロセツサ
２・・・第２マイクロプロセツサ
３・・・デュアルポートメモリ ４・・タイマ回路５
・・・第１割り込み制御回路
６・・・第２割り込み制御回路
７・・・記録紙検出回路 ８・・・プリアンプ
９・・・Ａ／Ｄ変換器 １０・・・操作表示
部１１・・・操作表示インタフェース
１２・・・記録部
１３・・・記録部駆動回路FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a block diagram of an embodiment of the present invention.
5 is a timing chart for explaining the operation shown in the figure. 1... First microprocessor 2... Second microprocessor 3... Dual port memory 4... Timer circuit 5
...First interrupt control circuit 6...Second interrupt control circuit 7...Record paper detection circuit 8...Preamplifier 9...A/D converter 10...Operation display section 11... Operation display interface 12...Recording section 13...Recording section drive circuit
Claims (1)
デジタル信号に従って測定値を表示するとともに記録す
るハイブリッドレコーダにおいて、第１のマイクロプロ
セッサにより制御され、アナログ入力信号をデジタル信
号に変換し、変換されたデジタル信号に従って測定値を
表示する測定表示系と、 第２のマイクロプロセッサにより制御され、前記測定表
示系で変換されたデジタル信号に従って測定値を記録す
る記録系と、 これら第１のマイクロプロセッサおよび第２のマイクロ
プロセッサにより制御されるデュアルポートメモリと、 前記第１のマイクロプロセッサに記録紙切れ検出信号を
出力する記録紙検出機構とを具備し、記録紙切れ検出信
号が出力されない通常状態では１周期の測定が終了する
毎に第１のマイクロプロセッサは第２のマイクロプロセ
ッサに割り込みをかけて記録を指示し、 記録紙切れ検出信号が出力された記録紙切れの状態では
第１のマイクロプロセッサは１周期の測定が終了する毎
に第２のマイクロプロセッサに割り込みをかけることな
く変換されたデジタル信号を前記デュアルポートメモリ
に格納し、 記録紙が補充された後は第１のマイクロプロセッサは測
定周期とは無関係に第２のマイクロプロセッサに割り込
みをかけてデュアルポートメモリに格納されているデジ
タル信号の記録を指示するとともに、測定動作と記録動
作の位相差がなくなるまでは１周期の測定が終了する毎
に変換されたデジタル信号を前記デュアルポートメモリ
に格納することを特徴とするハイブリッドレコーダ。[Claims] A hybrid recorder that converts an analog input signal into a digital signal, and displays and records measured values according to the converted digital signal, the hybrid recorder being controlled by a first microprocessor, converting the analog input signal into a digital signal. a measurement display system that converts and displays measured values in accordance with the converted digital signals; a recording system that is controlled by a second microprocessor and records measured values in accordance with the digital signals converted by the measurement display system; A dual port memory controlled by a first microprocessor and a second microprocessor, and a recording paper detection mechanism that outputs a recording paper out detection signal to the first microprocessor. In this state, each time one period of measurement is completed, the first microprocessor interrupts the second microprocessor and instructs it to record, and in the state where the chart paper is out, where the chart paper out detection signal is output, the first microprocessor interrupts the second microprocessor. stores the converted digital signal in the dual port memory without interrupting the second microprocessor every time one period of measurement is completed, and after the recording paper is replenished, the first microprocessor starts the measurement. An interrupt is sent to the second microprocessor regardless of the cycle to instruct the recording of the digital signal stored in the dual port memory, and one cycle of measurement is completed until the phase difference between the measurement operation and the recording operation disappears. A hybrid recorder characterized in that a digital signal converted each time is stored in the dual port memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP924889A JPH0778434B2 (en) | 1989-01-18 | 1989-01-18 | Hybrid recorder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP924889A JPH0778434B2 (en) | 1989-01-18 | 1989-01-18 | Hybrid recorder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02189423A true JPH02189423A (en) | 1990-07-25 |
| JPH0778434B2 JPH0778434B2 (en) | 1995-08-23 |
Family
ID=11715107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP924889A Expired - Lifetime JPH0778434B2 (en) | 1989-01-18 | 1989-01-18 | Hybrid recorder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778434B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0723226U (en) * | 1993-10-08 | 1995-04-25 | グラフテック株式会社 | Recorder |
-
1989
- 1989-01-18 JP JP924889A patent/JPH0778434B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0723226U (en) * | 1993-10-08 | 1995-04-25 | グラフテック株式会社 | Recorder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0778434B2 (en) | 1995-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02189423A (en) | Hybrid recorder | |
| KR930005340B1 (en) | Head drum traveling control device for video tape recorder | |
| JPS61155819A (en) | Recorder | |
| JPH0216260Y2 (en) | ||
| JPH0720974Y2 (en) | Double PLL device | |
| JPH0595386A (en) | Alarm interface circuit | |
| JP2909784B2 (en) | Video playback device | |
| JPS63201937A (en) | Real time recording system | |
| JPS60245382A (en) | Magnetic recording and reproducing device | |
| JPS6044823A (en) | Multichannel recorder | |
| JP2537490B2 (en) | Magnetic disk drive | |
| JPH0291873A (en) | Magnetic recording and reproducing device | |
| KR940022451A (en) | VRL's recording / playback speed variable circuit | |
| KR940016060A (en) | Method and device for controlling connection record of tape recorder | |
| JP2001069438A (en) | Time code signal reader | |
| JPH0191581A (en) | Video tape recorder | |
| JPS63103457A (en) | Nonaudio suppressing system for voice recorder | |
| JPS6258466A (en) | Data recording system | |
| JPH04249783A (en) | Reverberation region detecting circuit | |
| JPH0584716B2 (en) | ||
| JPS5658120A (en) | Record/reproduction state detector for recorder/ reproducer | |
| JPH02146882A (en) | Sv floppy reproduction transmission device | |
| JPS5813774U (en) | Image information density determination circuit for facsimile equipment | |
| JPS58144977U (en) | video tape recorder | |
| JPS6448620U (en) |