JPH02181796A - Electronic musical instrument - Google Patents
Electronic musical instrumentInfo
- Publication number
- JPH02181796A JPH02181796A JP64000951A JP95189A JPH02181796A JP H02181796 A JPH02181796 A JP H02181796A JP 64000951 A JP64000951 A JP 64000951A JP 95189 A JP95189 A JP 95189A JP H02181796 A JPH02181796 A JP H02181796A
- Authority
- JP
- Japan
- Prior art keywords
- musical tone
- tone signal
- pitch
- musical
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 75
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 19
- 230000001360 synchronised effect Effects 0.000 claims abstract description 18
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 18
- 239000011295 pitch Substances 0.000 claims description 120
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 105
- 238000004364 calculation method Methods 0.000 claims description 45
- 238000006243 chemical reaction Methods 0.000 claims description 37
- 238000009826 distribution Methods 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 description 46
- 230000005428 wave function Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 12
- 238000004422 calculation algorithm Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000001308 synthesis method Methods 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012887 quadratic function Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ピッチ同期型の楽音信号発生回路とピッチ
非同期型の楽音信号発生回路の両方を具備した電子楽器
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electronic musical instrument equipped with both a pitch-synchronized musical tone signal generating circuit and a pitch-asynchronous musical tone signal generating circuit.
楽音信号発生方式が異なる２つの楽音信号発生回路を具
備し、演奏者等によって選択された同一の名目上の音色
に対応して、共通の音高で、画架音信号発生回路から夫
々楽音信号を発生し、画架音信号を組合せるようにした
電子楽器が、特開昭５８−１０２２９６号に示されてい
る。そこにおいて、第１の楽音信号発生回路では、各種
音色に対応して複数周期の楽音波形を記憶したメモリを
具備し、選択された音色に対応する複数周期楽音波形を
読み出すことにより楽音信号を発生する。It is equipped with two musical tone signal generation circuits with different musical tone signal generation methods, and generates musical tone signals from each of the musical tone signal generation circuits at a common pitch in response to the same nominal tone selected by a performer, etc. An electronic musical instrument that generates and combines picture frame sound signals is shown in Japanese Patent Laid-Open No. 102296/1983. Therefore, the first musical tone signal generation circuit includes a memory that stores musical waveforms of multiple periods corresponding to various tones, and generates musical tone signals by reading out the musical waveforms of multiple periods corresponding to the selected tone. do.
第２の楽音信号発生回路では、周波数変調型の楽音合成
演算を実行することにより選択された音色に対応する楽
音信号を発生する。例えば、楽音波形が複雑に変化する
音の立上り部においては、主に第１の楽音信号発生回路
から楽音信号を発生し、その後の持続部においては、主
に第２の楽音信号発生回路から楽音信号を発生し、両者
を組合せることにより１つの楽音信号を合成する。The second musical tone signal generation circuit generates a musical tone signal corresponding to the selected timbre by executing a frequency modulation type musical tone synthesis calculation. For example, in the rising part of a sound where the musical sound waveform changes complexly, the musical tone signal is mainly generated from the first musical tone signal generating circuit, and in the subsequent sustaining part, the musical tone signal is mainly generated from the second musical tone signal generating circuit. A musical tone signal is synthesized by generating signals and combining the two signals.
ここにおいて、第１の楽音信号発生回路と第２の楽音信
号発生回路は共通のサンプリング周波数に従って楽音発
生動作を行ない、共通のサンプリングクロックタイミン
グで両出力楽音信号の加算合成が行なわれていた。その
場合、第１の楽音信号発生回路と第２の楽音信号発生回
路は共に、発生する楽音信号のピッチには非同期のサン
プリング周波数に従って夫々楽音信号を発生する構成で
あった。特に、周波数変調型の楽音合成演算により楽音
信号を発生する第２の楽音信号発生回路では、ピッチに
同期したサンプリング周波数に従って楽音信号を発生す
る構成を採用するのは困難であった。一般に変調演算型
の楽音信号発生回路では、周波数変調演算式の各項の演
算を時分割処理したり、複数チャンネルの楽音信号を時
分割発生したりする場合に、動作タイミングクロックの
高速化に照度があること等の理由から、ピッチに同期し
たサンプリング周波数に従って楽音信号を発生する構成
を採用するのは困難若しくは面倒であるためである。そ
のため、第１の楽音信号発生回路でも必然的にピッチ非
同期のサンプリング周波数に従って楽音信号を発生する
構成となっていた。Here, the first musical tone signal generating circuit and the second musical tone signal generating circuit perform musical tone generating operations according to a common sampling frequency, and additive synthesis of both output musical tone signals is performed at a common sampling clock timing. In this case, both the first musical tone signal generating circuit and the second musical tone signal generating circuit are configured to generate musical tone signals according to sampling frequencies asynchronous to the pitch of the generated musical tone signals. In particular, in the second musical tone signal generation circuit that generates musical tone signals through frequency modulation type musical tone synthesis calculations, it is difficult to adopt a configuration that generates musical tone signals according to a sampling frequency synchronized with pitch. In general, in a modulation calculation type musical tone signal generation circuit, when the calculation of each term of the frequency modulation calculation formula is time-divisionally processed, or when the musical tone signal of multiple channels is time-divisionally generated, it is important to speed up the operation timing clock. This is because it is difficult or troublesome to adopt a configuration that generates a musical tone signal according to a sampling frequency synchronized with the pitch. For this reason, the first musical tone signal generating circuit is also necessarily configured to generate musical tone signals in accordance with pitch-asynchronous sampling frequencies.
しかし、周知のように、ピッチ非同期のサンプリング周
波数に従って楽音信号を発生する場合は、発生楽音のピ
ッチに非調和な折返しノイズの発生が問題となる。However, as is well known, when a musical tone signal is generated according to a pitch-asynchronous sampling frequency, a problem arises in that aliasing noise is generated that is inharmonious with the pitch of the generated musical tone.
また、第１の楽音信号発生回路と第２の楽音信号発生回
路の出力楽音信号を常に１つの楽音の合成のために組合
せて利用するだけであったため、２つの楽音信号発生回
路を十分に利用しつくしているとはいえない面があった
。In addition, since the output musical tone signals of the first musical tone signal generating circuit and the second musical tone signal generating circuit were always used in combination to synthesize one musical tone, the two musical tone signal generating circuits were fully utilized. In some ways, I could not say that I was being disciplined.
この発明は上述の点に鑑みてなされたもので、２つの楽
音信号発生回路を具えた電子楽器において、発生する楽
音信号のピッチに同期したサンプリング周波数に従って
楽音信号を発生するピッチ同期型の楽音信号発生回路を
採用できるようにすることを１つの目的と・する。The present invention has been made in view of the above points, and is a pitch-synchronized musical tone signal that generates a musical tone signal according to a sampling frequency synchronized with the pitch of the generated musical tone signal in an electronic musical instrument equipped with two musical tone signal generation circuits. One purpose is to enable the adoption of a generation circuit.
この発明は、２つの楽音信号発生回路を具えた電子楽器
において、これらの楽音信号発生回路を十分有効に利用
できるようにすることを別の目的とする。Another object of the present invention is to enable an electronic musical instrument equipped with two musical tone signal generating circuits to utilize these musical tone signal generating circuits sufficiently effectively.
この発明に係る電子楽器は、発生すべき楽音の音高を指
定する音高指定情報を出力する音高指定手段と、前記音
高指定情報によって定まるピッチを持つ楽音信号を、該
ピッチに同期した実効サンプリング周波数に従って発生
すると共に共通の第１のサンプリング周波数に従うサン
プリングタイミングで出力する第１の楽音信号発生手段
と、前記音高指定情報によって定まるピッチを持つ楽音
信号を発生し、このピッチに非同期の第２のサンプリン
グ周波数で該楽音信号を出力する第２の楽音信号発生手
段と、前記第１及び第２の楽音信号発生手段の出力楽音
信号を加算するディジタル加算手段と、前記ディジタル
加算手段の出力楽音信号をアナログ変換するディジタル
／アナログ変換手段とを具え、前記第１及び第２のサン
プリング周波数が整数倍の関係であることを特徴とする
ものである。The electronic musical instrument according to the present invention includes a pitch specifying means for outputting pitch specifying information specifying the pitch of a musical tone to be generated, and a musical tone signal having a pitch determined by the pitch specifying information, which is synchronized with the pitch. a first musical tone signal generation means that generates according to an effective sampling frequency and outputs at a sampling timing according to a common first sampling frequency; a second musical tone signal generation means for outputting the musical tone signal at a second sampling frequency; a digital addition means for adding the output musical tone signals of the first and second musical tone signal generation means; and an output of the digital addition means. and digital/analog converting means for converting a musical tone signal into analog, and the first and second sampling frequencies are integer multiples.
また、この発明に係る電子楽器は、発生すべき楽音の音
高を指定するための音高指定手段と、供給された音高指
定情報によって定まるピッチを持つ楽音信号を、該ピッ
チに同期した実効サンプリング周波数に従って発生する
と共に共通の第１のサンプリング周波数に従うサンプリ
ングタイミングで出力する第１の楽音信号発生手段と、
供給された音高指定情報によって定まるピッチを持つ楽
音信号を発生し、このピッチに非同期の第２のサンプリ
ング周波数で該楽音信号を出力する第２の楽音信号発生
手段と、モード選択手段と、前記音高指定手段で指定さ
れた音高を示す音高指定情報を前記第１の楽音信号発生
手段及び第２の楽音信号発生手段の一方または両方に供
給する制御を前記モード選択手段で選択されたモードに
応じて行なう供給制御手段とを具え、同一の指定音高の
楽音信号を前記第１及び第２の楽音信号発生手段の両方
で発生するか若しくは一方で発生するかの制御を前記モ
ード選択手段で選択されたモードに応じて行なうことが
できるようにしたものである。Further, the electronic musical instrument according to the present invention includes a pitch specifying means for specifying the pitch of a musical tone to be generated, and an effective output signal that is synchronized with the pitch of the musical tone signal having a pitch determined by the supplied pitch specifying information. a first musical tone signal generating means that generates according to a sampling frequency and outputs at a sampling timing according to a common first sampling frequency;
a second musical tone signal generating means for generating a musical tone signal having a pitch determined by the supplied pitch designation information and outputting the musical tone signal at a second sampling frequency asynchronous to the pitch; a mode selecting means; The mode selection means selects control for supplying pitch specification information indicating the pitch specified by the pitch specification means to one or both of the first musical tone signal generation means and the second musical tone signal generation means. supply control means for controlling the supply control according to the mode, and controlling whether a musical tone signal of the same specified pitch is generated by both the first and second musical tone signal generating means or one of the musical tone signal generation means, the mode selection being provided. This can be done according to the mode selected by the means.
第１の楽音信号発生手段では、楽音信号を、そのピッチ
に同期した実効サンプリング周波数に従って発生すると
共に共通の第１のサンプリング周波数に従うサンプリン
グタイミングで出力する。The first musical tone signal generation means generates a musical tone signal according to an effective sampling frequency synchronized with the pitch thereof, and outputs the musical tone signal at a sampling timing according to a common first sampling frequency.
これにより、該第１の楽音信号発生手段において発生す
る楽音信号における折返しノイズの問題を解決すること
ができる。This makes it possible to solve the problem of aliasing noise in the musical tone signal generated in the first musical tone signal generating means.
また、第１のサンプリング周波数と第２のサンプリング
周波数が整数倍の関係であるから、ディジタル加算手段
において、第１及び第２の楽音信号発生手段の出力楽音
信号を加算する場合、調和したタイミングで両者を問題
なく加算することができる。換言すれば、このように第
１のサンプリング周波数と第２のサンプリング周波数を
整数倍の関係としたことにより、第２の楽音信号発生手
段がピッチ非同期型のものであっても、第１の楽音信号
発生手段をピッチ同期型のものとすることができるよう
になり、しかも両者の出力楽音信号を、調和したタイミ
ングで問題なくディジタル加算合成することができるよ
うになったのである。Furthermore, since the first sampling frequency and the second sampling frequency are integer multiples, when the digital adding means adds the output musical tone signals of the first and second musical tone signal generating means, they are added at harmonious timing. Both can be added without any problem. In other words, by setting the first sampling frequency and the second sampling frequency to be integral multiples, even if the second musical tone signal generating means is of a pitch asynchronous type, the first musical tone It has become possible to use a pitch-synchronized signal generating means, and it has become possible to digitally add and synthesize both output musical tone signals at harmonious timing without any problem.
第１の楽音信号発生手段と第２の楽音信号発生手段で共
通の音高に対応する楽音信号を夫々発生しく但し必要に
応じて適宜のピッチずれを施して）、音の立上り部と持
続部というように夫々分担して組合せ合成すれば、発音
段階に応じた最適な楽音合成を行なうのに適している。The first musical tone signal generating means and the second musical tone signal generating means each generate musical tone signals corresponding to a common pitch (however, with an appropriate pitch shift as necessary), the rising part and the sustaining part of the sound. If the respective parts are divided and combined and synthesized in this way, it is suitable for performing optimal musical tone synthesis according to the stage of production.
また、第１の楽音信号発生手段と第２の楽音信号発生手
段で共通の音高で（但し必要に応じて適宜のピッチずれ
を施して）楽音信号を夫々発生し、これを全発音期間で
適宜組合せ合成すれば５重奏効果を得るのに適している
。Further, the first musical tone signal generating means and the second musical tone signal generating means each generate musical tone signals at a common pitch (however, with an appropriate pitch shift as necessary), and these signals are generated during the entire sound generation period. If they are combined and synthesized as appropriate, they are suitable for obtaining a quintet effect.
更に、モード選択手段と供給制御手段を設けた場合は、
第１の楽音信号発生手段と第２の楽音信号発生手段の有
効利用を図ることができる。同一の指定音高の楽音信号
を第１及び第２の楽音信号発生手段の両方で発生するモ
ードを選択した場合は、上述のように重奏効果や発音段
階に応じた最適な楽音合成効果を得ることができる。ま
た、指定された音高の楽音信号を第１及び第２の楽音信
号発生手段の一方で発生するモードを選択した場合は、
第１の楽音信号発生手段と第２の楽音信号発生手段を別
々の音高の楽音信号発生のために使用することができ、
同時発音可能数を増すことができる。こうして、第１の
楽音信号発生手段と第２の楽音信号発生手段のより一層
の有効利用を図ることができるのである。Furthermore, if mode selection means and supply control means are provided,
It is possible to effectively utilize the first musical tone signal generating means and the second musical tone signal generating means. If a mode is selected in which musical tone signals of the same specified pitch are generated by both the first and second musical tone signal generating means, an optimal musical tone synthesis effect according to the duel effect or the production stage can be obtained as described above. be able to. Furthermore, if a mode is selected in which one of the first and second musical tone signal generating means generates a musical tone signal of a specified pitch,
The first musical tone signal generating means and the second musical tone signal generating means can be used to generate musical tone signals of different pitches,
The number of simultaneous sounds can be increased. In this way, the first musical tone signal generating means and the second musical tone signal generating means can be used more effectively.
以下この発明の実施例を添付図面を参照して詳細に説明
しよう。Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
（実施例の全体構成説明）
第１図において、鍵盤１０は発生すべき楽音の音高を指
定するための複数の鍵を具備しており、押鍵検出回路１
１は鍵盤１０における押鍵、離鍵を検出し、検出した押
鍵又は離鍵に対応する信号を発音割当て回路１２に与え
る。発音割当て回路１２は、複数の楽音発生チャンネル
の何れかに押圧鍵に対応する楽音の発音を割当てるため
のものであり、各チャンネルに対応する時分割タイミン
グにおいてそのチャンネルに割当てた鍵を示すキーコー
ドＫＣとその鍵の抑圧が持続しているか否かを示すキー
オン信号ＫＯＮと該キーオン信号ＫＯＨの立上りに対応
するキーオンパルスＫＯＮＰとを出力する。−例として
楽音発生チャンネル数は８チヤンネルである。(Explanation of the overall configuration of the embodiment) In FIG. 1, a keyboard 10 is equipped with a plurality of keys for specifying the pitch of musical tones to be generated,
1 detects key presses and key releases on the keyboard 10, and provides a signal corresponding to the detected key presses and key releases to the sound generation assignment circuit 12. The sound generation assignment circuit 12 is for allocating the sound generation of a musical sound corresponding to a pressed key to one of a plurality of musical sound generation channels, and generates a key code indicating the key assigned to that channel at the time division timing corresponding to each channel. It outputs a key-on signal KON indicating whether or not the suppression of KC and its key continues, and a key-on pulse KONP corresponding to the rise of the key-on signal KOH. - As an example, the number of musical tone generation channels is 8 channels.
発音割当て回路１２から出力されたキーコードＫＣは第
１の楽音信号発生回路１３及び第２の楽音信号発生回路
１４に与えられる。The key code KC output from the sound generation assignment circuit 12 is given to a first musical tone signal generating circuit 13 and a second musical tone signal generating circuit 14.
第１の楽音信号発生回路１３は、与えられたキーコード
ＫＣによって定まるピッチを持つ楽音信号を発生し、こ
のピッチに同期した第１のサンプリング周波数ｆｓ、で
該楽音信号を出力するものであり、ピッチ同期型の楽音
信号発生回路である。The first musical tone signal generation circuit 13 generates a musical tone signal having a pitch determined by a given key code KC, and outputs the musical tone signal at a first sampling frequency fs synchronized with this pitch, This is a pitch-synchronized musical tone signal generation circuit.
この第１の楽音信号発生回路１３における楽音発生チャ
ンネル数は上述のように８チヤンネルであり、各チャン
ネルに割当てられたキーコードＫＣに応じてディジタル
の楽音信号を夫々発生する。The number of musical tone generation channels in the first musical tone signal generation circuit 13 is eight as described above, and digital musical tone signals are generated in accordance with the key code KC assigned to each channel.
−例として、この第１の楽音信号発生回路１３における
楽音信号発生方式は、各種音色に対応した複数の楽音波
形の波形データを予め記憶した記憶手段を含み、選択さ
れた音色に対応する楽音波形の波形データをこの記憶手
段から読み出し、読み出した波形データにもとづき楽音
信号を発生するものであり、この方式を便宜上ｒＰＣＭ
方式」と略称す′る。- As an example, the musical tone signal generation method in the first musical tone signal generation circuit 13 includes a storage means in which waveform data of a plurality of musical waveforms corresponding to various tones are stored in advance, and the musical tone signal generation method corresponds to the selected tone. waveform data is read from this storage means, and a musical tone signal is generated based on the read waveform data.For convenience, this method is referred to as rPCM.
It is abbreviated as ``Method''.
第２の楽音信号発生回路１４は、与えられたキーコード
ＫＣによって定まるピッチを持つ楽音信号を発生し、こ
のピッチに非同期の第・２のサンプリング周波数ｆｓ２
で該楽音信号を出力するものであり、ピッチ非同期型の
楽音信号発生回路である。The second musical tone signal generating circuit 14 generates a musical tone signal having a pitch determined by the given key code KC, and a second sampling frequency fs2 asynchronous to this pitch.
This is a pitch-asynchronous type musical tone signal generation circuit.
この第２の楽音信号発生回路１４における楽音発生チャ
ンネル数も上述のように８チヤンネルであり、各チャン
ネルに割当てられたキーコードＫＣに応じてディジタル
の楽音信号を夫々発生する。The number of musical tone generation channels in this second musical tone signal generation circuit 14 is also 8, as described above, and digital musical tone signals are generated in accordance with the key code KC assigned to each channel.
−例として、この第２の楽音信号発生回路１４における
楽音信号合成方式は、周波数変調型の楽音合成演算を実
行することにより楽音信号を発生するものであり、この
方式を便宜上ｒＦＭ方式」と略称する。- As an example, the musical tone signal synthesis method in the second musical tone signal generating circuit 14 is to generate musical tone signals by executing a frequency modulation type musical tone synthesis operation, and for convenience, this method is abbreviated as "rFM method". do.
第１の楽音信号発生回路１３と第２の楽音信号発生回路
１４の出力楽音信号は加算器１５でディジタル的に加算
合成され、その加算出力はディジタル／アナログ変換器
１６でアナログ変換された後、サウンドシステム１７に
与えられる。The output musical tone signals of the first musical tone signal generating circuit 13 and the second musical tone signal generating circuit 14 are digitally added and synthesized by an adder 15, and the added output is converted into analog by a digital/analog converter 16, and then the sound system 17;
音色データ発生回路１８は、選択された音色に対応する
音色データＴＣを出力するものである。The timbre data generation circuit 18 outputs timbre data TC corresponding to the selected timbre.
この音色データＴＣは第１の楽音信号発生回路１３及び
第２の楽音信号発生回路１４に夫々与えられ、各楽音信
号発生回路１３．１４で発生すべき楽音信号の音色を指
定する。各楽音信号発生回路１３．１４はこの音色デー
タＴＣによって名目上は共通の音色が指定されるが、そ
の音色は楽音信号合成方式の相違によって微妙に違って
いてもよいし、また、音色の時間変化の有無やその態様
が適宜異なっていてもよく、いずれにせよ発生音の音質
は画架音信号発生回路１３．１４間で適宜異なっていて
よい。This tone color data TC is applied to the first musical tone signal generating circuit 13 and the second musical tone signal generating circuit 14, respectively, and specifies the tone of the musical tone signal to be generated by each musical tone signal generating circuit 13, 14. Each musical tone signal generation circuit 13, 14 is nominally designated with a common tone by this tone data TC, but the tone may be slightly different depending on the musical tone signal synthesis method, and the time of the tone may be slightly different. The presence or absence of the change and its mode may be different as appropriate, and in any case, the sound quality of the generated sound may be different between the picture frame sound signal generation circuits 13 and 14 as appropriate.
エンベロープ発生器１９は、各楽音信号発生回路１３．
１４で利用するエンベロープ信号ＥＶＩ。The envelope generator 19 is connected to each musical tone signal generating circuit 13.
Envelope signal EVI used in 14.
ＥＶ２を発生するものである。このエンベロープ信号Ｅ
ＶＩ、ＥＶ２には、各楽音信号発生回路１３．１４から
出力する楽音信号の音量レベルを設定するためのエンベ
ロープ信号や音色等の時間的可変制御を設定するための
エンベロープ信号など各種機能のエンベロープ信号が含
まれる。なお、各楽音信号発生回路１３．１４から出力
する楽音信号の音量レベルをそれぞれ設定するためのエ
ンベロープ信号は、結局、加算器１５における各楽音信
号発生回路１３．１４の出力楽音信号の加算割合を制御
するための係数として機能し、また、その加算割合を時
間的に変化させるために時間的に変化する係数としても
機能する。It generates EV2. This envelope signal E
VI and EV2 contain envelope signals for various functions, such as an envelope signal for setting the volume level of the musical tone signal output from each musical tone signal generation circuit 13 and 14, and an envelope signal for setting temporally variable control of the tone color, etc. is included. Note that the envelope signals for setting the volume levels of the musical tone signals output from each musical tone signal generating circuit 13.14 ultimately determine the addition ratio of the musical tone signals output from each musical tone signal generating circuit 13.14 in the adder 15. It functions as a coefficient for controlling, and also functions as a coefficient that changes over time to change the addition rate over time.
タイミング信号発生器２０は、時分割処理やその他各種
動作を制御するための各種タイミング信号を発生するも
のである。The timing signal generator 20 generates various timing signals for controlling time division processing and other various operations.
・第１の楽音信号発生回路１３及び第２の楽音信号発生
回路１４では、発音割当て回路１２から与えられた各チ
ャンネル毎のキーコードＫＣに応じた共通の指定音高に
対応するピッチを持つ楽音信号を各チャンネル毎に夫々
発生する。勿論、第１の楽音信号発生回路１３及び第２
の楽音信号発生回路１４間では、必要に応じて適宜のピ
ッチずれ若しくは音高又は音階シフトが施されていてよ
い。- The first musical tone signal generation circuit 13 and the second musical tone signal generation circuit 14 generate a musical tone having a pitch corresponding to a common designated pitch according to the key code KC for each channel given from the sound generation assignment circuit 12. A signal is generated for each channel. Of course, the first musical tone signal generating circuit 13 and the second musical tone signal generating circuit 13
An appropriate pitch shift, pitch, or scale shift may be applied between the musical tone signal generating circuits 14 as necessary.
例えば、各楽音信号発生回路１３．１４で夫々独立にチ
ューニングや移調、ビブラート、グライド、ピッチコン
トロール等の制御が行なわれるようになっていてよい。For example, each of the musical tone signal generating circuits 13 and 14 may independently perform controls such as tuning, transposition, vibrato, glide, and pitch control.
−例として、画架音信号発生回路１３．１４の出力楽音
信号の加算合成にあたって、発音開始から終了に至るま
での全発音期間にわたって両者を適宜の加算割合で組合
せ合成すれば、共通音高・共通音色（実祭のピッチや音
質は適宜微妙に相違させることができるが）の２音を同
時に発生する重奏効果を得ることができる。すなわち、
最大発音数は各楽音信号発生回路１３．１４におけるチ
ャンネル数に対応する８音であるが、これらが２系列で
同時発音されることにより重奏効果を得ることができる
。- For example, when adding and synthesizing the output musical tone signals of the picture frame tone signal generation circuits 13 and 14, if they are combined and synthesized at an appropriate addition rate over the entire sound generation period from the start of sound generation to the end of sound generation, it is possible to achieve a common pitch and common pitch. It is possible to obtain a duet effect in which two tones of different tones (although the actual pitch and tone quality can be slightly different as appropriate) are generated simultaneously. That is,
The maximum number of sounds is eight, which corresponds to the number of channels in each musical tone signal generation circuit 13, 14, and by simultaneously producing two series of these tones, a multiplayer effect can be obtained.
また、別の例として、音の立上り部と持続部のような発
音段階に応じて１画架音信号発生回路１３．１４の出力
楽音信号を適宜クロスフェードさせながら切り換えて分
担させ、これを組合せ合成してもよく、そうすると１発
音段階に応じた最適な楽音合成を行なうことができる。In addition, as another example, the output musical tone signals of the one-stroke tone signal generation circuits 13 and 14 are switched and distributed while being cross-faded as appropriate depending on the sound generation stage such as the rising part and the sustaining part of the sound, and these are combined and synthesized. In this case, it is possible to perform optimal musical tone synthesis according to one pronunciation stage.
第１の楽音信号発生回路１３では、ピッチ同期のために
、ノートクロック発生回路２１ （第３図）が設けられ
ており、発生すべき楽音の音高に対応する周波数を持つ
ノートクロックパルスＮＣＫを発生する。このノートク
ロックパルスＮＣＫの発生タイミングに対応して楽音信
号を発生させれば、該楽音信号の実効サンプリング周波
数とそのピッチとが調和し、更に、全ての音高のノート
クロックパルスＮＣＫがシステムの基本的なサンプリン
グ周波数ｆｓ、に調和するように設定すれば、ピッチ同
期が達成される。The first musical tone signal generation circuit 13 is provided with a note clock generation circuit 21 (Fig. 3) for pitch synchronization, which generates a note clock pulse NCK having a frequency corresponding to the pitch of the musical tone to be generated. Occur. If a musical tone signal is generated in accordance with the generation timing of this note clock pulse NCK, the effective sampling frequency of the musical tone signal and its pitch are harmonized, and furthermore, note clock pulses NCK of all pitches are the basis of the system. Pitch synchronization is achieved by setting the sampling frequency fs to match the standard sampling frequency fs.
ところで、この実施例では、第１の楽音信号発生回路１
３において、各チャンネルの楽音信号を時分割で発生す
るようになっており、各チャンネルに割当てられた音の
ノートクロックパルスＮＣＫを各チャンネル毎に時分割
で発生しなければならない、また、ピッチ同期の精度を
高めるためにはノートクロツタパルスＮＣＫの周波数も
比較的高いことが望ましい。従って、第１の楽音信号発
生回路１３におけるノートクロックパルスＮＣＫの発生
及びピッチ同期処理は、比較的高速の時分割タイミング
で動作することが要求される。By the way, in this embodiment, the first musical tone signal generation circuit 1
3, musical tone signals for each channel are generated in a time-division manner, and the note clock pulse NCK for the sound assigned to each channel must be generated in a time-division manner for each channel. In order to improve the accuracy of the clock pulse NCK, it is desirable that the frequency of the note clock pulse NCK be relatively high. Therefore, note clock pulse NCK generation and pitch synchronization processing in the first musical tone signal generation circuit 13 are required to operate at relatively high-speed time division timing.
一方１発音割当て回路１２及びピッチ非同期の第２の楽
音信号発生回路１４はそれほど高速の時分割タイミング
で動作することが要求されず、むしろ時分割タイミング
は比較的低速の方が回路構成上あるいは楽音発生演算処
理上好ましい。On the other hand, the 1-tone sound assignment circuit 12 and the pitch-asynchronous second musical tone signal generation circuit 14 are not required to operate at such high-speed time division timing; rather, the time division timing should be relatively slow due to the circuit configuration or musical tone signal generation circuit 14. This is preferable in terms of generation arithmetic processing.
そこで、この実施例では、高速と低速の２通りの時分割
動作速度で必要な回路を動作させるようにしている。つ
まり１発音割当て回路１２、ピッチ非同期の第２の楽音
信号発生回路１４及び第１の楽音信号発生回路１３にお
ける高速時分割処理が不要な回路部分け低速の時分割タ
イミングで各チャンネルの時分割処理を行い、第１の楽
音信号発生回路１３における高速時分割処理が必要な回
路部分け高速の時分割タイミングで各チャンネルの時分
割処理を行うようにしている。従って１発音割当て回路
１２の出力ＫＣ，ＫＯＮ、ＫＯＮＰは低速の時分割タイ
ミングで出力される。しかし、第１の楽音信号発生回路
１３では、高速時分割処理が必要な回路部分があるので
、これに合わせるために、信号の時分割速度を低速から
高速に変換する手段や逆に高速から低速に変換する手段
が該楽音信号発生回路１３の内部に設けられている。Therefore, in this embodiment, the necessary circuits are operated at two time-division operation speeds: high speed and low speed. In other words, the time-sharing processing of each channel is performed at low-speed time-sharing timing in the circuit portions that do not require high-speed time-sharing processing in the 1-tone allocation circuit 12, the pitch-asynchronous second musical tone signal generation circuit 14, and the first musical tone signal generation circuit 13. The time-division processing of each channel is performed at the high-speed time-division timing in the circuit portions of the first musical tone signal generation circuit 13 that require high-speed time-division processing. Therefore, the outputs KC, KON, and KONP of the one-tone allocating circuit 12 are output at slow time division timing. However, in the first musical tone signal generation circuit 13, there are circuit parts that require high-speed time division processing, so in order to match this, there is a method for converting the time division speed of the signal from low to high speed, and conversely, from high to low speed. Means for converting the tone signal into the musical tone signal generating circuit 13 is provided inside the musical tone signal generating circuit 13.
次に第１図における各回路の詳細例について説明する。Next, detailed examples of each circuit in FIG. 1 will be explained.
（時分割タイミングの説明）
まず、低速及び高速時分割タイミングの一例について第
２図と共に説明する。(Explanation of time division timing) First, an example of low speed and high speed time division timing will be described with reference to FIG. 2.
高速の時分割タイミングはマスタクロックパルスφ。の
１周期を１タイムスロツトとして形成される。時分割楽
音発生チャンネル数が８であるとすると、高速時分割タ
イミングにおける第１〜第８チヤンネルのタイムスロッ
トすなわち高速チャンネルタイミングは第２図のＨｃｈ
の欄に示すようである。従って、高速時分割タイミング
におけるｌ音のサンプリング周期はマスタクロックパル
スφＭの８倍である。High-speed time division timing is master clock pulse φ. is formed with one period of time as one time slot. Assuming that the number of time-division musical tone generation channels is 8, the time slots of the 1st to 8th channels in the high-speed time-division timing, that is, the high-speed channel timing, are Hch in FIG.
It seems to be shown in the column. Therefore, the sampling period of the l tone at high-speed time division timing is eight times the master clock pulse φM.
低速の時分割タイミングはマスタクロックパルスへの８
倍の周期を持つクロックパルスφＬの１周期を１タイム
スロツトとして形成される。低速時分割タイミングにお
ける第１〜第８チヤンネルのタイムスロットすなわち低
速チャンネルタイミングは第２図のＬｃｈの欄に示すよ
うである。従って、低速時分割タイミングにおける１音
のサンプリング周期はクロックパルスφＬの８倍（マス
タクロックパルスへの６４倍）である。Slow time division timing is 8 to master clock pulse.
It is formed with one period of the clock pulse φL having twice the period as one time slot. The time slots of the first to eighth channels in the low-speed time division timing, that is, the low-speed channel timings are shown in the Lch column of FIG. 2. Therefore, the sampling period of one note at the low-speed time division timing is eight times the clock pulse φL (64 times the master clock pulse).
マスタクロックパルスへの周波数を３．２ＭＨｚとする
と、高速時分割タイミングＨｃｈにおける１音のサンプ
リング周波数（これは第１のサンプリング周波数ｆｓ、
に対応する）は４００ｋＨｚであり、低速時分割タイミ
ングＬｃｈにおける１音のサンプリング周波数（これは
第２のサンプリング周波数ｆｓ２に対応する）は５０ｋ
Ｈｚである。このように、第１のサンプリング周波数ｆ
ｓ１と第２のサンプリング周波数ｆｓ２が整数倍の関係
となるように設定されている。If the frequency to the master clock pulse is 3.2 MHz, the sampling frequency of one note at the high-speed time division timing Hch (this is the first sampling frequency fs,
(corresponding to the second sampling frequency fs2) is 400kHz, and the sampling frequency of one note at the low-speed time division timing Lch (corresponding to the second sampling frequency fs2) is 50kHz.
It is Hz. In this way, the first sampling frequency f
The relationship between s1 and the second sampling frequency fs2 is set to be an integral multiple.
第２図において、チャンネル同期パルスＣＨは、信号の
時分割速度を低速から高速にあるいはその逆に変換する
ときに使用されるものである。このパルスＣＨは低速チ
ャンネルタイミングが１巡する６４Ｉｉ６Ｍ（マスタク
ロックパルスへの６４周期）の間に、各チャンネル１〜
８の高速時分割タイミングに夫々１度だけ対応して発生
される合計８つのパルスからなる。例えば、チャンネル
１の高速時分割タイミングで１パルス発生し、その９へ
（マスタクロツタパルスへの９周期）後のチャンネル２
の高速時分割タイミングで１パルス発生し、更にその９
へ後のチャンネル３の高速時分割タイミングで１パルス
発生し、以下順次９へ毎に各チャンネル４．５，６，７
．８の高速時分割タイミングで夫々１パルスづつ発生し
、チャンネル８の高速時分割タイミングで１パルス発生
した後はその１へ（マスタクロツタパルス〜の１周期）
後のチャンネル１の高速時分割タイミングに戻って１パ
ルス発生する。In FIG. 2, a channel synchronization pulse CH is used when converting the time division speed of a signal from low speed to high speed or vice versa. This pulse CH is applied to each channel 1 to 64Ii6M (64 cycles to the master clock pulse) when the low-speed channel timing completes one cycle.
It consists of a total of 8 pulses that are generated only once in response to 8 high-speed time division timings. For example, one pulse is generated at the high-speed time division timing of channel 1, and the channel 2 after that 9 (9 cycles to the master cross pulse)
One pulse is generated at the high-speed time division timing of
1 pulse is generated at high-speed time division timing of channel 3 after 9, and then 4.5, 6, 7 for each channel sequentially every 9.
．． One pulse is generated each at the high-speed time division timing of channel 8, and after one pulse is generated at the high-speed time division timing of channel 8, it returns to that 1 (one cycle of the master Kurotsuta pulse).
Returning to the later high-speed time division timing of channel 1, one pulse is generated.
（Ｐナンバの説明）
第１の楽音信号発生回路１３において、ピッチ同期型の
楽音信号形成を行なうために、−例として「Ｐナンバ」
という情報を使用している。「Ｐナンバ」とは、各音高
に対応する周波数を持つ楽音波形の１周期中のサンプル
点数を示す数である。(Explanation of P number) In order to perform pitch-synchronized musical tone signal formation in the first musical tone signal generation circuit 13, for example, a "P number" is used.
The information is used. The "P number" is a number indicating the number of sample points in one period of a musical sound waveform having a frequency corresponding to each pitch.
任意の音高の複数音の時分割的発生を可能にしているた
め、第１の楽音信号発生回路１３における基本的なサン
プリング周波数すなわち第１のサンプリング周波数ｆｓ
１はどの音高でも共通であり、これは前述の通り、マス
タクロックパルスへの８倍の周期（４００ｋＨｚの周波
数）を持つものである。他方、基本的なサンプリング周
波数が共通であるため、各音高のＰナンバは、その音高
周波数に対応して夫々異なる値を示す。成る音高の周波
数をｆｎとし、上述の共通のサンプリング周波数をｆｓ
ｌとすると、その音高に対応するＰナンバは例えば次の
ようにして定めることができる。Since it is possible to time-divisionally generate multiple tones of arbitrary pitches, the basic sampling frequency in the first musical tone signal generation circuit 13, that is, the first sampling frequency fs
1 is common to all pitches, and has a period eight times the master clock pulse (frequency of 400 kHz), as described above. On the other hand, since the basic sampling frequency is common, the P number of each pitch shows a different value depending on the pitch frequency. Let fn be the frequency of the pitch, and let fs be the common sampling frequency mentioned above.
1, the P number corresponding to the pitch can be determined as follows, for example.
Ｐナンバ＝ｆｓ、÷ｆｎ ・・・（１）（
ノートクロツタパルスの説明）
ノートクロック発生回路２１（第３図）において。P number = fs, ÷ fn ... (1) (
Description of Note Clock Pulse) In the note clock generation circuit 21 (FIG. 3).
ノートクロックパルスＮＣＫは、マスタクロツタパルス
へに基づき確立される共通サンプリング周波数ｆｓ工を
Ｐナンバに応じて分周することにより得られる。前述か
ら明らかなように、Ｐナンバは１周期波形中の共通サン
プリング周波数ｆｓ工の周期数つまりサンプル点数であ
り、一方、第１の楽音信号発生回路１３で発生可能な楽
音波形１周期当りの実効的なサンプル点数をＮ（例えば
Ｎ＝６４）とすると、共通サンプリング周波数ｆｓ工を
分周する分周数を
分周数＝Ｐナンバ÷Ｎ、、、（２）
とすれば、その分周出力として楽音１周期当りＮ個のパ
ルスを得ることができ、これによりＮ個の実効的なサン
プル点をすべて確立することができる。このようにして
定まる分周数によって共通サンプリング周波数ｆｓ□を
分周すると、前記（１）、（２）式より。The note clock pulse NCK is obtained by dividing the common sampling frequency fs established based on the master clock pulse according to the P number. As is clear from the above, the P number is the number of cycles of the common sampling frequency fs in one cycle waveform, that is, the number of sample points, and on the other hand, the P number is the number of cycles of the common sampling frequency fs in one cycle waveform. If the number of sample points is N (for example, N = 64), then the dividing number for dividing the common sampling frequency fs is dividing number = P number ÷ N, (2), then the divided output is As a result, N pulses can be obtained per period of musical tone, and thus all N effective sample points can be established. If the common sampling frequency fs□ is divided by the frequency division number determined in this way, then from equations (1) and (2) above.
ｆｓｉ÷分局数＝ （ｆｎ Ｘ Ｐナンバ）÷（Ｐナン
バ÷Ｎ）＝ｆｎＸＮ＝ｆｅ 、、、（３）とな
り、この分周出力によってサンプル点アドレスを変化さ
せることにより実効サンプリング周波数ｆｅを確立する
ことができる。このようにして確立される実効サンプリ
ング周波数ｆｅは、音高周波数ｆｎに調和しており、ピ
ッチ同期が実現される。ノートクロック発生回路２１か
ら発生されるノードクロックパルスＮＣＫは上記（３）
式で示されるような分周出力信号すなわち実効サンプリ
ング周波数ｆｅを持つ信号である。fsi ÷ number of divisions = (fn X P number) ÷ (P number ÷ N) = fn be able to. The effective sampling frequency fe established in this way is in harmony with the pitch frequency fn, and pitch synchronization is achieved. The node clock pulse NCK generated from the note clock generation circuit 21 is as described in (3) above.
This is a frequency-divided output signal, that is, a signal having an effective sampling frequency fe as shown in the equation.
ところで、上記（２）式で定まる分周数は整数になると
は限らず、小数を含むことが多い。そこで、ノートクロ
ック発生回路２１における分周動作は、（２）式で定ま
る分局数に近い２つの整数で適宜分周し、その平均的な
結果として（２）式で定まる分周数で分周したのと同じ
結果が得られるようにしている。By the way, the frequency division number determined by the above equation (2) is not necessarily an integer, but often includes a decimal number. Therefore, the frequency division operation in the note clock generation circuit 21 is to appropriately divide the frequency by two integers close to the number of divisions determined by equation (2), and then divide the frequency by the division number determined by equation (2) as the average result. I am trying to get the same result as I did.
（第１の楽音信号発生回路１３の詳細例）第３図は第１
の楽音信号発生回路１３の詳細例を示すもので、Ｐナン
バメモリ２２は各音高のＰナンバを予め記憶したもので
ある。発音割当て回路１２から低速時分割タイミングＬ
ｃｈで与えられる各チャンネルのキーコードＫＣがＰナ
ンバメモリ２２に入力され、このキーコードＫＣの音高
に対応してＰナンバを読み出す。読み出されたＰナンバ
は同様の低速時分割タイミングＬｃｈの信号である。(Detailed example of the first musical tone signal generation circuit 13) FIG.
This figure shows a detailed example of the musical tone signal generation circuit 13 in which the P number memory 22 stores P numbers for each pitch in advance. Low speed time division timing L from the sound generation allocation circuit 12
The key code KC of each channel given by ch is input into the P number memory 22, and the P number is read out corresponding to the pitch of this key code KC. The read P number is a signal of the same low-speed time division timing Lch.
低／高速変換部２３は、Ｐナンバメモリ２２から読み出
されたＰナンバの時分割タイミングを高速に変換するも
のである。この低／高速変換部２３は、Ｐナンバメモリ
２２の出力を「１」入力に入力したセレクタ２４と、チ
ャンネル数８に対応する８ステージのシフトレジスタ２
５とを含んでおり、シフトレジスタ２５の出力がセレク
タ２４のｒＯＪ入力を介して循環するようになっている
。The low/high speed converter 23 converts the time division timing of the P number read from the P number memory 22 at high speed. This low/high speed conversion unit 23 includes a selector 24 which inputs the output of the P number memory 22 to the "1" input, and an 8-stage shift register 2 corresponding to the number of channels 8.
5, and the output of the shift register 25 is circulated through the rOJ input of the selector 24.
セレクタ２４の選択制御信号としてチャンネル同期パル
スＣＨ（第２図参照）が入力されており、これがＩＩ
１１）のとき「１」入力を選択し、“０″のとき「○」
入力を選択する。シフトレジスタ２５はマスタクロック
パルスへによってシフト制御される。A channel synchronization pulse CH (see FIG. 2) is input as a selection control signal to the selector 24, and this
11), select “1” input, and select “0”, select “○”
Select input. Shift register 25 is shift controlled by master clock pulses.
低速タイミングのチャンネル１のときメモリ２２から読
み出されたＰナンバが、高速のチャンネル１のタイミン
グでチャンネル同期パルスＣＨが“１”になったときセ
レクタ２４で選択され、シフトレジスタ２５に取込まれ
る。同様に、他の低速のチャンネル２〜８のタイミング
で読み出されたＰナンバが、夫々に対応する高速のチャ
ンネル２〜８のタイミングでパルスＣＨｆＪ＜１１１″
になったときセレクタ２４で選択され、シフトレジスタ
２５に取込まれる。シフトレジスタ２５に取込まれたＰ
ナンバは、次にそのチャンネルの高速タイミングでパル
スＣＨが“１″になるときがくるまで、セレクタ２４の
「０」入力を介して該シフトレジスタ２５で循環保持さ
れる。こうして、シフトレジスタ２５の８つのステージ
にはチャンネル１〜８に割当てられた鍵の音高に対応す
るＰナンバが入っており、マスタクロックパルスφ間に
従ってシフトされながらその８倍の周期で（つまり共通
サンプリング周波数ｆｓ１の周期で）繰返し出力される
。The P number read from the memory 22 when channel 1 has a low speed timing is selected by the selector 24 and taken into the shift register 25 when the channel synchronization pulse CH becomes "1" during the high speed channel 1 timing. . Similarly, the P numbers read at the timing of other slow channels 2 to 8 are pulsed CHfJ<111'' at the timing of the corresponding high speed channels 2 to 8, respectively.
When this happens, it is selected by the selector 24 and taken into the shift register 25. P taken into the shift register 25
The number is cyclically held in the shift register 25 via the "0" input of the selector 24 until the next time when the pulse CH becomes "1" at the high speed timing of that channel. In this way, the eight stages of the shift register 25 contain P numbers corresponding to the pitches of the keys assigned to channels 1 to 8, and are shifted in accordance with the interval between master clock pulses φ and at eight times the period (that is, (with a period of the common sampling frequency fs1) is repeatedly output.
従って、シフトレジスタ２５から出力される各チャンネ
ルのＰナンバのタイミングは第２図のＨｃｈの欄に示す
ような高速時分割タイミングとなる。Therefore, the timing of the P number of each channel output from the shift register 25 is a high-speed time division timing as shown in the Hch column of FIG.
高速時分割タイミングに変換された各チャンネルのＰナ
ンバデータはノートクロック発生回路２１に入力される
。ノートクロック発生回路２１では、入力されたＰナン
バに応じて前述のように分局動作を行ない、各チャンネ
ルに割当てられた楽音の音高に対応する周波数を持つノ
ートクロックパルスＮＣＫを高速時分割タイミングＨｃ
ｈに従って時分割的に発生する。The P number data of each channel converted into high-speed time division timing is input to the note clock generation circuit 21. The note clock generation circuit 21 performs the division operation as described above according to the input P number, and sends the note clock pulse NCK having a frequency corresponding to the pitch of the musical tone assigned to each channel to the high-speed time division timing Hc.
This occurs in a time-divisional manner according to h.
なお、上述の説明では、Ｐナンバは個々の音高に対応し
てメモリ２２に記憶されているものとして説明したが、
これに限らず、成る基準オクターブにおける１２の各音
名Ｃ−Ｂに対応するＰナンバのみをメモリ２２に記憶し
、オクターブ制御はノートクロック発生回路２１の内部
で行なうようにしてもよいのは勿論である。Note that in the above explanation, it was assumed that the P number was stored in the memory 22 in correspondence with each pitch.
Of course, the present invention is not limited to this, and only the P numbers corresponding to each of the 12 note names C-B in the standard octave may be stored in the memory 22, and the octave control may be performed within the note clock generation circuit 21. It is.
この第１の楽音信号発生回路１３における音源として、
各種音色に対応した複数の楽音波形の波形データを予め
記憶した波形メモリ２６が用いられる。−例として、音
の立上りから発音終了までの全波形を波形メモリ２６に
記憶しているものとする。As a sound source in this first musical tone signal generation circuit 13,
A waveform memory 26 is used in which waveform data of a plurality of tone waveforms corresponding to various tones are stored in advance. - As an example, it is assumed that the entire waveform from the start of the sound to the end of the sound is stored in the waveform memory 26.
この波形メモリ２６の読み出しそれ自体は高速時分割タ
イミングで行なう必要がないため、ノートクロック発生
回路２１から発生したノードクロックパルスＮＣＫの時
分割レートを低速に落す処理が高／低速変換部２７で行
なわれる。Since the readout of the waveform memory 26 itself does not need to be performed at high-speed time division timing, the high/low speed converter 27 performs a process of lowering the time division rate of the node clock pulse NCK generated from the note clock generation circuit 21 to a low speed. It will be done.
高／低速変換部２７において、ノートクロックパルスＮ
ＣＫはオア回路２８を介してゲート２９に与えられる。In the high/low speed converter 27, the note clock pulse N
CK is applied to gate 29 via OR circuit 28.
ゲート２９は低速時分割タイミングに従って発音割当て
回路１２（第１図）から与えられるキーオンパルスＫＯ
ＮＰを反転した信号によって制御されるもので、鍵の押
し始めだけで不能化され、それ以外のときは可能化され
ている。The gate 29 receives a key-on pulse KO given from the sound generation allocation circuit 12 (FIG. 1) according to low-speed time division timing.
It is controlled by a signal that is an inversion of NP, and is disabled only when the key is first pressed, and enabled at all other times.
ゲート２９の出力は１ビツト／８ステージのシフトレジ
スタ３０に入力され、マスタクロックパルス〜に従って
シフトされる。シフトレジスタ３゜の出力はゲート３１
、オア回路２８、ゲート２９を介して入力側に戻される
。ゲート３１はチャンネル同期パルスＣＨをインバータ
３２で反転した信号によって可能化される。一方、シフ
トレジスタ３０の出力は更にラッチ回路３３に加わり、
チャンネル同期パルスＣＨのタイミングで該ラッチ回路
３３に取込まれる。The output of gate 29 is input to a 1-bit/8-stage shift register 30 and shifted in accordance with master clock pulses. The output of shift register 3° is gate 31
, the OR circuit 28, and the gate 29, and are returned to the input side. The gate 31 is enabled by a signal obtained by inverting the channel synchronization pulse CH with an inverter 32. On the other hand, the output of the shift register 30 is further applied to the latch circuit 33,
The signal is taken into the latch circuit 33 at the timing of the channel synchronization pulse CH.
この構成により、各チャンネルのノートクロックパルス
ＮＣＲがシフトレジスタ３０に一時記憶され、高速時分
割タイミングに従って循環する・そして、第２図に示す
ように発生するチャンネル同期パルスＣＨによって、シ
フトレジスタ３０の各チャンネルの出力がほぼ低速時分
割タイミングの周期で１チヤンネルづつラッチ回路３３
にラッチされる。シフトレジスタ３０の出力がラッチ回
路３３にラッチされたときゲート３１が閉じ、そのデー
タの循環が阻止され、記憶がクリアされる。With this configuration, the note clock pulse NCR of each channel is temporarily stored in the shift register 30 and circulated according to high-speed time division timing.Then, each channel synchronization pulse NCR of the shift register 30 is The latch circuit 33 outputs one channel at a time almost at the low-speed time division timing period.
latched to. When the output of shift register 30 is latched into latch circuit 33, gate 31 closes, preventing the data from circulating and clearing the memory.
一方、ラッチ回路３３にラッチされた成るチャンネルの
データも次にチャンネル同期パルスＣＨが発生したとき
クリアされる。従って、成るチャンネルのノートクロッ
クパルスＮＣＫが１′Ｉ Ｉｔのとき、そのデータ１１
１ Ｉ＋はそのチャンネルの高速時分割タイミングに対
応してチャンネル同期パルスＣＨが発生したときから該
パルスＣＨが次に発生するまでのマスタクロックパルス
への９又は１周期分の時間の間だけラッチ回路３３に保
持される。On the other hand, the data of the channel latched by the latch circuit 33 is also cleared when the channel synchronization pulse CH is generated next time. Therefore, when the note clock pulse NCK of a channel is 1'I It, the data 11
1 I+ is a latch circuit corresponding to the high-speed time division timing of the channel for a period of 9 or 1 cycle of the master clock pulse from when the channel synchronization pulse CH is generated until the next generation of the pulse CH. It is held at 33.
位相アドレスカウンタ３４は、ラッチ回路３３の出力を
入力した加算器３５と、ゲート３６と、低速クロックパ
ルスφＬによってシフト制御される８ステージのシフト
レジスタ３７とを含んでいる。シフトレジスタ３７の出
力は加算器３５に与えられ、ゲート３６を介して入力側
に戻される。The phase address counter 34 includes an adder 35 inputting the output of the latch circuit 33, a gate 36, and an eight-stage shift register 37 whose shift is controlled by the low-speed clock pulse φL. The output of the shift register 37 is applied to an adder 35 and returned to the input side via a gate 36.
キーオンパルスＫＯＮＰを反転した信号がオア回路３８
を介してゲート３６に与えられ、これにより該ゲート３
６は鍵の押し始めで不能化され、該鍵が割当てられたチ
ャンネルに関するシフトレジスタ３７の古い記憶がクリ
アされる。The signal obtained by inverting the key-on pulse KONP is the OR circuit 38
is applied to gate 36 via gate 36, thereby causing gate 3
6 is disabled at the beginning of a key press, and the old memory in the shift register 37 regarding the channel to which the key is assigned is cleared.
ラッチ回路３３の出力は加算器３５に加わり、シフトレ
ジスタ３７の出力と加算され、その加算結果がシフトレ
ジスタ３７に記憶される。この加算は、１チヤンネルに
関して低速クロックパルスφＬの８倍の周期で行われる
。一方、ラッチ回路３３から成るチャンネルのデータが
出力される時間幅はマスタクロックパルスへの９又は１
周期であるため、ラッチ回路３３の出力は同じチャンネ
ルに関するシフトレジスタ３７の出力に対して１度だけ
しか加算されない。例えば、シフトレジスタ３７は、低
速クロックパルスφＬの立上り（“０″から１１１１１
への変化）に同期してデータの取込み及びデータのシフ
ト動作を行う。こうして１位相アドレスカウンタ３４に
おいては、成るチャンネルに対応してノードクロックパ
ルスＮＣＫが１回発生する毎に、そのチャンネルに対応
するカウント値を１増加する。The output of the latch circuit 33 is applied to the adder 35 and added to the output of the shift register 37, and the result of the addition is stored in the shift register 37. This addition is performed at a period eight times as long as the low-speed clock pulse φL for one channel. On the other hand, the time width in which the data of the channel consisting of the latch circuit 33 is output is 9 or 1 to the master clock pulse.
Because of the period, the output of the latch circuit 33 is added only once to the output of the shift register 37 regarding the same channel. For example, the shift register 37 controls the rise of the low-speed clock pulse φL (from “0” to 11111
Data import and data shift operations are performed in synchronization with the change in data. In this way, in the one-phase address counter 34, each time a node clock pulse NCK is generated corresponding to a channel, the count value corresponding to that channel is increased by one.
位相アドレスカウンタ３４の出力は、相対的な位相アド
レス信号として加算器３９に与えられる。The output of phase address counter 34 is provided to adder 39 as a relative phase address signal.
この位相アドレスカウンタ３４の出力の時分割タイミン
グは第２図に示されたような低速時分割タイミングＬｃ
ｈである。The time division timing of the output of this phase address counter 34 is the low speed time division timing Lc shown in FIG.
It is h.
選択された音色に対応して発生された音色データＴＣが
スタートアドレス発生回路４０及びエンドアドレス発生
回路４１に与えられ、該音色に対応する楽音波形の波形
メモリ２６における記憶アドレス領域を絶対アドレスに
て示すスタートアドレス値データとエンドアドレス値デ
ータとが各回路４０．４１から出力される。スタートア
ドレス値データはスタートアドレス発生回路４０から加
算器３９に与えられ１位相アドレスカウンタ３４から出
力される相対的な位相アドレス信号と加算される。この
加算器３９の出力が波形メモリ２６のアドレス入力に与
えられる。加算器３９の出力は比較器４２にも与えられ
、エンドアドレス発生回路４１から与えられるエンドア
ドレス値データと比較され、両者が一致したときエンド
パルスＥＮＤが出力される。このエンドパルスＥＮＤを
反転した信号がオア回路３８を介してゲート３６に与え
られ、位相アドレスカウンタ３４における対応するチャ
ンネルのカウント内容をクリアする。Tone color data TC generated corresponding to the selected tone color is given to a start address generation circuit 40 and an end address generation circuit 41, and the storage address area in the waveform memory 26 of the musical sound waveform corresponding to the tone color is stored in an absolute address. Start address value data and end address value data shown are output from each circuit 40, 41. The start address value data is applied from the start address generation circuit 40 to the adder 39 and added to the relative phase address signal output from the 1-phase address counter 34. The output of this adder 39 is applied to the address input of the waveform memory 26. The output of the adder 39 is also applied to a comparator 42, where it is compared with the end address value data applied from the end address generation circuit 41, and when the two match, an end pulse END is output. A signal obtained by inverting this end pulse END is applied to the gate 36 via the OR circuit 38, and the count contents of the corresponding channel in the phase address counter 34 are cleared.
こうして、ノードクロックパルスＮＣＫに応じてスター
トアドレスからエンドアドレスまでアドレス値が順次変
化し、これに応じて、波形メモリ２６から音の立上りか
ら発音終了までの全波形の波形データが順次読み出され
る。In this way, the address value changes sequentially from the start address to the end address in response to the node clock pulse NCK, and in response, the waveform data of the entire waveform from the start of the sound to the end of sound generation is sequentially read out from the waveform memory 26.
波形メモリ２６から読み出された波形データは乗算器４
３に与えられ、エンベロープ発生器１９（第１図）から
与えられるエンベロープ信号ＥＶＩが乗算される。こう
して乗算器４３から出力されるエンベロープ制御済みの
ディジタル楽音信号は、第２図に示されたような低速時
分割タイミングＬａｈに従うものである。The waveform data read from the waveform memory 26 is sent to the multiplier 4.
3 and is multiplied by an envelope signal EVI provided from envelope generator 19 (FIG. 1). The envelope-controlled digital musical tone signal thus output from the multiplier 43 follows the low-speed time division timing Lah as shown in FIG.
乗算器４３の出力は低／高速変換部４４に入力され、高
速時分割タイミングＨｃｈに変換される。The output of the multiplier 43 is input to a low/high speed conversion section 44 and converted into high speed time division timing Hch.
低／高速変換部４４は前述の低／高速変換部２３と同様
にセレクタ４５と８ステージのシフトレジスタ４６とを
含んでおり、同様に動作して楽音信号の時分割タイミン
グを高速時分割タイミングＨｃｈに変換する。The low/high speed converter 44 includes a selector 45 and an 8-stage shift register 46 like the low/high speed converter 23 described above, and operates similarly to change the time division timing of the musical tone signal to the high speed time division timing Hch. Convert to
ピッチ同期回路４７は、波形メモリ２６から読み出した
楽音波形サンプル点振幅データをその音高すなわちピッ
チに同期してサンプリングし直すこと（これをピッチ同
期動作という）を行なうものである。このピッチ同期動
作はノートクロック発生回路２１から発生したノートク
ロックパルスＮＣＫによって行なわれる。従って、ピッ
チ同期回路４７におけるピッチ同期動作はノートクロッ
クパルスＮＣＫと同様の高速時分割タイミングＨｃｈで
行なう必要がある。そのために、上述の低／高速変換部
４４が設けられ、波形メモリ２６から読み出した楽音波
形サンプル点振幅データ信号を高速時分割タイミングＨ
ｃｈに変換するのである。The pitch synchronization circuit 47 resamples the musical waveform sample point amplitude data read from the waveform memory 26 in synchronization with its pitch (this is referred to as a pitch synchronization operation). This pitch synchronization operation is performed by the note clock pulse NCK generated from the note clock generation circuit 21. Therefore, the pitch synchronization operation in the pitch synchronization circuit 47 needs to be performed at the same high speed time division timing Hch as the note clock pulse NCK. For this purpose, the above-mentioned low/high speed converter 44 is provided, and converts the musical waveform sample point amplitude data signal read from the waveform memory 26 to the high speed time division timing H.
It is converted to ch.
ピッチ同期回路４７は、低／高速変換部４４のシフトレ
ジスタ４６の出力を「１」入力に入力したセレクタ４８
と、マスタクロックパルスへによってシフト制御される
８ステージのシフトレジスタ４９とを含んでおり、シフ
トレジスタ４９の出力はセレクタ４８の「Ｏ」入力を介
して該シフトレジスタ４９の入力側に戻される。The pitch synchronization circuit 47 has a selector 48 which inputs the output of the shift register 46 of the low/high speed converter 44 to the "1" input.
and an eight-stage shift register 49 that is shifted and controlled by a master clock pulse, and the output of the shift register 49 is returned to the input side of the shift register 49 via the "O" input of the selector 48.
セレクタ４８の制御入力には、ノートクロツタ発生回路
２１から発生したノードクロックパルスＮＣＫが遅延回
路５０を経由して与えられる。セレクタ４８は制御入力
に与えられるノートクロックパルスＮＣＫが“１”のと
き、低／高速変換部４４のシフトレジスタ４６から「１
」入力に与えられる楽音波形サンプル点振幅データを選
択し、それ以外のときは「０」入力に与えられるシフト
レジスタ４９の出力を選択して該シフトレジスタ４９の
内容を循環保持する。遅延回路５０は、ノートクロック
パルスＮＣＫが与えられるもう一方のルートすなわち高
／低速変換部２７から波形メモリ２６を通って低／高速
変換部４４に至るルートにおける信号遅延時間に見合っ
た時間遅延を設定するものである。A node clock pulse NCK generated from the note clock generation circuit 21 is applied to a control input of the selector 48 via a delay circuit 50. When the note clock pulse NCK applied to the control input is "1", the selector 48 selects "1" from the shift register 46 of the low/high speed converter 44.
'' input is selected, and in other cases, the output of the shift register 49 that is applied to the ``0'' input is selected, and the contents of the shift register 49 are cyclically held. The delay circuit 50 sets a time delay commensurate with the signal delay time on the other route to which the note clock pulse NCK is applied, that is, the route from the high/low speed converter 27 to the low/high speed converter 44 via the waveform memory 26. It is something to do.
高速時分割タイミングＨｃｈにおける成るチャンネルの
タイムスロットでノートクロックパルスＮＣＫが“１”
になると、そのチャンネルの楽音波形サンプル点振幅デ
ータがセレクタ４８で選択され、シフトレジスタ４９に
ストアされる。こうして、ピッチ同期回路４７のシフト
レジスタ４９がら出力される各チャンネルの楽音波形サ
ンプル点振幅データは、そのチャンネルのノートクロッ
クパルスＮＣＫに同期して変化するものとなり、ピッチ
同期が実現される。The note clock pulse NCK is “1” in the time slot of the channel at the high-speed time division timing Hch.
Then, the tone waveform sample point amplitude data of that channel is selected by the selector 48 and stored in the shift register 49. In this way, the musical waveform sample point amplitude data of each channel output from the shift register 49 of the pitch synchronization circuit 47 changes in synchronization with the note clock pulse NCK of that channel, and pitch synchronization is realized.
ピッチ同期回路４７の出力すなわちシフトレジスタ４９
の出力は、アキュムレータ５１に与えられ、１サンプル
点分の各チャンネルの楽音波形サンプル点振幅データが
該アキュムレータ５１において合計される。アキュムレ
ータ５１は、シフトレジスタ４９の出力信号を入力する
加算器５２と。The output of the pitch synchronization circuit 47, that is, the shift register 49
The output is given to an accumulator 51, and the accumulator 51 sums up the musical waveform sample point amplitude data of each channel for one sample point. The accumulator 51 has an adder 52 which inputs the output signal of the shift register 49.
加算器５２の出力信号をマスタクロックパルス〜に従っ
て１ビツトタイム遅延するレジスタ５３と、このレジス
タ５３の出力を加算器５２に入力するためのゲート５４
と、レジスタ５３の出力を保持するためのラッチ回路５
５とを有する。高速時分割タイミングＨｃｈにおける第
１チヤンネルのタイムスロットに同期するクロックパル
スＣＨＩ （第２図参照）をインバータ５６で反転した
信号によりゲート５４が制御される。また、このクロッ
クパルスＣＨＩによりラッチ回路５５のラッチ動作が制
御される。A register 53 for delaying the output signal of the adder 52 by one bit time according to the master clock pulse ~, and a gate 54 for inputting the output of this register 53 to the adder 52.
and a latch circuit 5 for holding the output of the register 53.
5. The gate 54 is controlled by a signal obtained by inverting the clock pulse CHI (see FIG. 2) synchronized with the time slot of the first channel at the high speed time division timing Hch by an inverter 56. Furthermore, the latch operation of the latch circuit 55 is controlled by this clock pulse CHI.
高速時分割タイミングＨｃｈに従って順次与えられる第
１〜第８チヤンネルの１サンプル点分の楽音波形サンプ
ル点振幅データが順次アキュムレートされ、全チャンネ
ルのデータをアキュムレートし終えたとき、クロックパ
ルスＣＨＩが立上り、これにより全チャンネルのデータ
のアキュムレート値をラッチ回路５５にラッチすると共
に、ゲート５４を閉じてレジスタ５３におけるアキュム
レート値をクリアする。The musical waveform sample point amplitude data for one sample point of the first to eighth channels are sequentially accumulated according to the high-speed time division timing Hch, and when the data of all channels has been accumulated, the clock pulse CHI rises. , thereby latching the accumulated values of data of all channels in the latch circuit 55, closes the gate 54, and clears the accumulated values in the register 53.
ラッチ回路５５の出力は第１の楽音信号発生回路１３の
出力として出力される。こうして、第１の楽音信号発生
回路１３の出力楽音信号のサンプリング周波数ｆｓ工は
、高速時分割タイミングＨｃｈにおけるサンプリング周
波数４００ｋＨｚとなり、また、該楽音信号のピッチに
同期している。The output of the latch circuit 55 is output as the output of the first musical tone signal generation circuit 13. In this way, the sampling frequency fs of the output musical tone signal of the first musical tone signal generating circuit 13 becomes the sampling frequency of 400 kHz at the high-speed time division timing Hch, and is synchronized with the pitch of the musical tone signal.
（第２の楽音信号発生回路１４の詳細例）第４図は第２
の楽音信号発生回路１４の詳細例を示すもので、Ｆナン
バメモリ６０は各音高のＦナンバを予め記憶したもので
ある。発音割当て回路１２（第１図）から低速時分割タ
イミングＬｃｈで与えられる各チャンネルのキーコード
ＫＣがＦナンバメモリ６０に入力され、このキーコード
ＫＣの音高に対応してＦナンバを読み出す。Ｆナンバは
音高周波数に比例する数値データであり、単位時間当り
の位相増分値に相当する。(Detailed example of the second musical tone signal generation circuit 14) FIG.
This figure shows a detailed example of the musical tone signal generation circuit 14, in which an F number memory 60 stores F numbers for each pitch in advance. The key code KC of each channel given by the low-speed time division timing Lch from the sound generation allocation circuit 12 (FIG. 1) is input to the F number memory 60, and the F number is read out in accordance with the pitch of this key code KC. The F number is numerical data proportional to the pitch frequency, and corresponds to a phase increment value per unit time.
読み出されたＦナンバは位相アドレスアキュムレータ６
１に入力される。位相アドレスアキュムレータ６１はＦ
ナンバを規則的時間間隔で繰返し演算し１位相角ωｔに
相当する位相アドレス信号を発生するものである。The read F number is sent to the phase address accumulator 6.
1 is input. The phase address accumulator 61 is F
The number is repeatedly calculated at regular time intervals to generate a phase address signal corresponding to one phase angle ωt.
位相アドレスアキュムレータ６１は、メモリ６０からの
Ｆナンバを入力した加算器６２と、低速クロックパルス
φＬによってシフト制御される８ステージのシフトレジ
スタ６３と、ゲート６４とを含んでいる。シフトレジス
タ６３の出力はゲート６４を介して加算器６２に与えら
れ、入力側に戻される。キーオンパルスＫＯＮＰを反転
した信号がゲート６４に与えられ、これにより該ゲート
６４は鍵の押し始めで不能化され、該鍵が割当てられた
チャンネルに関するシフトレジスタ６３の古い記憶がク
リアされる。Phase address accumulator 61 includes an adder 62 into which the F number from memory 60 is input, an eight-stage shift register 63 whose shift is controlled by low-speed clock pulse φL, and a gate 64. The output of the shift register 63 is applied to the adder 62 via a gate 64 and returned to the input side. An inverted signal of the key-on pulse KONP is applied to gate 64, which disables it at the beginning of a key press and clears the old memory in shift register 63 for the channel to which the key is assigned.
位相アドレスアキュムレータ６１から発生された位相ア
ドレス信号ωｔは、周波数変調演算部６５に与えられる
。周波数変調演算部６５では、楽音合成のための周波数
変調演算ご実行する。The phase address signal ωt generated from the phase address accumulator 61 is given to the frequency modulation calculation section 65. The frequency modulation calculation section 65 executes frequency modulation calculation for musical tone synthesis.
周波数変調演算部６５は、１系列の演算回路をアルゴリ
ズム制御部６６の制御により時分割使用して所定の演算
アルゴリズムに従う周波数変調演算を実行するようにな
っている。図示の実施例では、最も単純な１項の周波数
変調演算を２タイムスロツトを使用して時分割で行なう
ようになっている。すなわち、この第２の楽音信号発生
回路１４における各チャンネルの時分割タイミングは第
２図に示されたような低速時分割タイミングＬｃｈであ
るところ、低速クロックパルスφＬの２倍の周波数を持
つクロックパルスφＬＸ （第２図参照）によって低速
時分割タイミングＬｃｈにおける各チャンネルのタイム
スロットを夫々２分割し、その前半タイムスロットにお
いて変調波信号の発生演算を行ない、後半タイムスロッ
トにおいて被変調波信号（搬送波信号）の発生演算を行
なうようにしている。The frequency modulation calculation unit 65 uses one series of calculation circuits in a time-division manner under the control of the algorithm control unit 66 to execute frequency modulation calculation according to a predetermined calculation algorithm. In the illustrated embodiment, the simplest one-term frequency modulation calculation is performed in a time-division manner using two time slots. That is, while the time division timing of each channel in the second musical tone signal generation circuit 14 is the low speed time division timing Lch as shown in FIG. 2, a clock pulse having twice the frequency of the low speed clock pulse φL is used. The time slot of each channel at the low-speed time division timing Lch is divided into two by φLX (see Figure 2), the first half of the time slot is used to generate a modulated wave signal, and the second half of the time slot is used to generate a modulated wave signal (carrier wave signal). ) is performed.
周波数変調演算部６５における演算回路のハード構成に
ついて説明すると、シフト回路６７は位相角ωｔに相当
する位相アドレス信号を位相アドレスアキュムレータ６
１から入力し、これを係数ｋに対応する量だけ適宜シフ
トすることにより角周波数ωをに倍するものである。詳
しくは搬送波の周波数係数データｋｃと変調波の周波数
係数データｋｍがアルゴリズム制御部６６から適宜のタ
イミングで出力され、これに応じてシフト量が制御され
る。こうして、シフト回路６７の出力は搬送波信号の瞬
時位相角ｋｃωｔまたは変調波信号の瞬時位相角ｋｍω
ｔを示すものとなる。To explain the hardware configuration of the calculation circuit in the frequency modulation calculation unit 65, the shift circuit 67 transfers the phase address signal corresponding to the phase angle ωt to the phase address accumulator 6.
1, and by appropriately shifting this by an amount corresponding to the coefficient k, the angular frequency ω is multiplied by . Specifically, the frequency coefficient data kc of the carrier wave and the frequency coefficient data km of the modulated wave are output from the algorithm control unit 66 at appropriate timing, and the shift amount is controlled accordingly. In this way, the output of the shift circuit 67 is the instantaneous phase angle kcωt of the carrier wave signal or the instantaneous phase angle kmωt of the modulated wave signal.
t.
シフト回路６７の出力が入力される加算器６８は位相変
調を行なうためのものであり、位相変調を行なう場合は
遅延回路６９からゲート７０を介して変調波信号が与え
られ、上記位相角に対応する位相アドレス信号に対して
加算される６位相変調を行なわない場合は変調波信号は
与えられず、上記位相角に対応する位相アドレス信号が
そのまま通過する。An adder 68 to which the output of the shift circuit 67 is input is for performing phase modulation. When performing phase modulation, a modulated wave signal is given from a delay circuit 69 via a gate 70, and a signal corresponding to the above-mentioned phase angle is provided. If the 6-phase modulation that is added to the phase address signal is not performed, no modulated wave signal is given, and the phase address signal corresponding to the above-mentioned phase angle passes through as is.
加算器６８の出力は波形テーブル７１を読み出すための
位相アドレス信号に相当するが、この実施例では加算器
６８と波形テーブル７１との間にアドレス変換部７２が
設けられている。The output of the adder 68 corresponds to a phase address signal for reading out the waveform table 71, but in this embodiment, an address converter 72 is provided between the adder 68 and the waveform table 71.
波形テーブル７１は、所定の波形関数例えば正弦波関数
の波形データをリニア表現で記憶したものである。The waveform table 71 stores waveform data of a predetermined waveform function, for example, a sine wave function, in a linear representation.
アドレス変換部７２は、１周期内の位相を複数の区間に
分け、各区間毎に個別に設定された関数に従って前記位
相アドレス信号のアドレス値を各区間毎に夫々変換する
ためのものである。The address converter 72 divides the phase within one cycle into a plurality of sections, and converts the address value of the phase address signal for each section according to a function individually set for each section.
このアドレス変換部７２の出力により波形テーブル７１
をアクセスすることにより、波形テーブル７１に記憶し
た所定の波形関数例えば正弦波関数とは異なる波形関数
の波形データが前記位相アドレス信号に応答して波形テ
ーブル７１から出力されるようになる。異なる波形関数
として、この実施例においては、−例としてｓｉｎ”波
関数に近似した関数を実現するようにしている。このア
ドレス変換部７２の詳細については後述する。The waveform table 71 is
By accessing the waveform table 71, waveform data of a waveform function different from a predetermined waveform function stored in the waveform table 71, such as a sine wave function, is outputted from the waveform table 71 in response to the phase address signal. In this embodiment, as a different waveform function, a function approximating a "sin" wave function is realized as an example. Details of this address conversion section 72 will be described later.
波形テーブル７１の出力信号は乗算器７３に与えられ、
エンベロープ発生器１９（第１図）から与えられるエン
ベロープ信号ＥＶ２が乗算される。The output signal of the waveform table 71 is given to a multiplier 73,
It is multiplied by an envelope signal EV2 provided from an envelope generator 19 (FIG. 1).
このエンベロープ信号ＥＶ２としては、後述するように
、前半タイムスロットにおいて変調指数に相当するエン
ベロープ信号が与えられ、後半タイムスロットにおいて
振幅係数に相当するエンベロープ信号が与えられる。乗
算器７３の出力は遅延回路６９でクロックパルスφＬ２
（第２図参照）の１周期分つまり低速時分割タイミング
Ｌｃｈにおける１チヤンネルタイムスロツトの半分の時
間だけ遅延され、ゲート７０を介して加算器６８に与え
られる。また、乗算器７３の出力は加算器７４を経由し
てラッチ回路７５．７６に与えられる。ラッチ回路７６
の出力は加算器７４に与えられる。As this envelope signal EV2, as will be described later, an envelope signal corresponding to a modulation index is given in the first half time slot, and an envelope signal corresponding to an amplitude coefficient is given in the second half time slot. The output of the multiplier 73 is sent to the delay circuit 69 as a clock pulse φL2.
(See FIG. 2), and is delayed by one period, that is, half the time of one channel time slot at the low-speed time division timing Lch, and is applied to the adder 68 via the gate 70. Further, the output of the multiplier 73 is provided to latch circuits 75 and 76 via an adder 74. Latch circuit 76
The output of is given to an adder 74.
ラッチ回路７５は１チャンネル分の周波数変調演算結果
を保持するためのものであり、低速時分割タイミングＬ
ｃｈにおける各チャンネルのタイムスロットの終わりで
ラッチ動作を行なう。The latch circuit 75 is for holding the frequency modulation calculation result for one channel, and is for holding the frequency modulation calculation result for one channel.
A latch operation is performed at the end of the time slot of each channel in the channel.
アドレス変換部７２の詳細例は第５図に示されている。A detailed example of the address conversion section 72 is shown in FIG.
アドレス変換部７２は、アドレス変換動作を行なうため
のアドレス変換回路７７と、変換されたアドレス信号と
変換されていない位相アドレス信号のどちらかを選択す
るためのセレクタ７８とを含んでいる。アドレス変換回
路７７は、１周期内の位相を複数の区間に分け、入力さ
れた位相アドレス信号の値から該アドレス値がどの位相
区間に属するかを判定する位相区間判定回路７９と、各
位相区間毎に個別に設定された複数のアドレス変換関数
を具備し、この位相区間判定回路７９によって判定され
た位相区間に対応するアドレス変換関数が選択され、逍
択されたアドレス変換関数に従って入力位相アドレス信
号のアドレス値を変換する演算を行なうアドレス変換関
数演算回路８０とを具備している。Address conversion section 72 includes an address conversion circuit 77 for performing an address conversion operation, and a selector 78 for selecting either a converted address signal or an unconverted phase address signal. The address conversion circuit 77 includes a phase interval determination circuit 79 that divides the phase within one cycle into a plurality of intervals and determines which phase interval the address value belongs to from the value of the input phase address signal, and The phase interval determination circuit 79 selects the address conversion function corresponding to the phase interval determined by the phase interval determination circuit 79, and converts the input phase address signal according to the selected address conversion function. and an address conversion function calculation circuit 80 that performs calculation to convert the address value of.
アドレス変換関数演算回路８０において準備されている
アドレス変換関数の一例を第６図に示す。An example of an address conversion function prepared in the address conversion function calculation circuit 80 is shown in FIG.
この例では、０〜πの位相範囲を６つの位相区間０〜π
／８．π／８〜π／４．π／４〜π／２゜π／２〜３π
／４，３π／４〜７π／８，７π／８〜πに分割し、各
位相区間毎に下記のようなアドレス変換関数を使用する
。第６図及び下記において独立変数Ｘは加算器６８から
入力される位相アドレス信号の位相値であり、従属変数
ｙはアドレス変換関数演算回路８０から出力される変換
後のアドレス信号の位相値である。また、不等式は位相
区間判定回路７９における判定条件を示す。In this example, the phase range from 0 to π is divided into six phase intervals 0 to π
/8. π/8 to π/4. π/4~π/2゜π/2~3π
/4, 3π/4 to 7π/8, 7π/8 to π, and the following address conversion function is used for each phase section. In FIG. 6 and below, the independent variable X is the phase value of the phase address signal input from the adder 68, and the dependent variable y is the phase value of the converted address signal output from the address conversion function calculation circuit 80. . In addition, the inequality represents a determination condition in the phase interval determination circuit 79.
■０≦ｘくπ／８のとき
、！／＝ （１／２）ｘ
■π／８≦ｘくπ／４のとき
ｙ＝ｘ−１／１６
■π／４≦Ｘ〈π／２のとき
ｙ ＝ （５／ ４ ） ｘ −１／ ８■π／２
≦ｘ＜３π／４のとき
ｙ −（５／ ４ ） ｘ −１／ ８■３π／、４
≦ｘ（７π／８のとき
ｙ＝ｘ＋１／１６
■７π／８≦ｘくπのとき
：ｙ＝（１／２）ｘ＋１／２
なお、π〜２πの位相範囲でも上述と全く同様に６つの
位相区間π〜π＋π／８．π＋π／８〜π十π／４．π
＋π／４〜π＋π／２．π＋π／２〜π＋３π／４．π
＋３π／４〜π＋７π／８゜π＋７π／８〜２πに分割
し、各位相区間毎に上記と全く同じアドレス変換関数を
使用する。■When 0≦xπ/8,! /= (1/2)x ■When π/8≦xπ/4, y=x-1/16 ■When π/4≦X〈π/2, y = (5/4) x-1/ 8■π/2
When ≦x<3π/4, y − (5/4) x −1/8■3π/, 4
≦x (7π/8, then y=x+1/16 ■7π/8≦x×π: y=(1/2)x+1/2 In addition, in the phase range of π to 2π, the six Phase interval π~π+π/8.π+π/8~π10π/4.π
+π/4 to π+π/2. π+π/2 to π+3π/4. π
It is divided into +3π/4 to π+7π/8°π+7π/8 to 2π, and the address conversion function exactly the same as above is used for each phase section.
上記の各アドレス変換関数は１次関数であるため、アド
レス変換関数演算回路８０の構成を極めて簡単にするこ
とができる。しかし、アドレス変換関数演算回路８０に
おける各位相区間に対応するアドレス変換関数は１次関
数に限らず、２次関数あるいはその他のタイプであって
もよい。Since each of the above address conversion functions is a linear function, the configuration of the address conversion function calculation circuit 80 can be extremely simplified. However, the address conversion function corresponding to each phase interval in the address conversion function calculation circuit 80 is not limited to a linear function, but may be a quadratic function or another type.
セレクタ７８は、アルゴリズム制御部６６から与えられ
る選択制御信号によって制御され、変換されていない位
相アドレス信号またはアドレス変換回路７７で変換され
たアドレス信号のどちらがを選択し、波形テーブル７１
に入力する。これにより、波形テーブル７１は変換され
ていない位相アドレス信号または変換されたアドレス信
号のどちらかによって選択的にアクセスされる。The selector 78 is controlled by a selection control signal given from the algorithm control unit 66 and selects either the unconverted phase address signal or the address signal converted by the address conversion circuit 77, and selects either the unconverted phase address signal or the address signal converted by the address conversion circuit 77.
Enter. This allows waveform table 71 to be selectively accessed by either the untranslated phase address signal or the transformed address signal.
変換されていない位相アドレス信号の位相をωｔとする
と、波形テーブル７１に正弦波関数を記憶している場合
、変換されていない位相アドレス信号によって該波形テ
ーブル７１をアクセスすると、ｓｉｎωｔなる正弦波関
数が得られる（第７図ａ参照）。他方、上記例（すなわ
ち第６図）のようなアドレス変換関数を用いて変換され
たアドレス信号によって該波形テーブル７１をアクセス
すると、ｓｉｎ”ωｔなる５ｉｎ２波関数に近似した波
形関数が得られる（第７図す参照）。Assuming that the phase of the unconverted phase address signal is ωt, if a sine wave function is stored in the waveform table 71, when the waveform table 71 is accessed by the unconverted phase address signal, the sine wave function sinωt is obtained. (see Figure 7a). On the other hand, when the waveform table 71 is accessed by an address signal converted using the address conversion function as in the above example (that is, FIG. 6), a waveform function approximate to a 5in2 wave function of sin"ωt is obtained ( (See Figure 7).
こうして、正弦波関数のリニア表現の波形データを記憶
した波形テーブル７１を用いて、記憶した通りの正弦波
関数（ｓｉｎωし）と、それとは異なるｓｉｎ”波間数
（ｓｉｎ２ωｔ）に近似した波形関数の２ｗ１類の波形
関数を選択的に発生することができる。In this way, by using the waveform table 71 that stores waveform data of a linear representation of a sine wave function, a sine wave function as stored (sinω) and a waveform function that approximates a different sin'' wave interval number (sin2ωt) are generated. 2w1 type waveform functions can be selectively generated.
なお、周知のように、正弦波関数のように前半周期と後
半周期の波形が対称形の波形の場合は、１周期波形全部
を波形テーブル７１に記憶させる必要はなく、１／２周
期波形または１／４周期波形のみを波形テーブル７１に
記憶させればよい。As is well known, when the waveforms of the first half period and the second half period are symmetrical, such as a sine wave function, it is not necessary to store the entire one period waveform in the waveform table 71, and it is not necessary to store the entire one period waveform in the waveform table 71. It is sufficient to store only the 1/4 period waveform in the waveform table 71.
その場合、位相範囲に応じて波形テーブル７１の読み出
し方向の正／逆を切り換えたり、読み出した波形データ
の正負符号を反転させたりする制御が行なわれるが、こ
の点については周知技術であるため説明及び図示を省略
する。In this case, control is performed to switch the reading direction of the waveform table 71 between positive and negative depending on the phase range, and to invert the positive and negative signs of the read waveform data, but this point will be explained as it is a well-known technology. and illustrations are omitted.
勿論、アドレス変換関数演算回路８０で準備するアドレ
ス変換関数は上記のような５ｉｎ２波関数（ｓｉｎ”ω
ｔ）に近似した波形関数を実現し得るものに限らず、そ
の他の波形関数を近似的に実現し得るものであってもよ
い。Of course, the address conversion function prepared by the address conversion function calculation circuit 80 is the 5in2 wave function (sin''ω) as described above.
The present invention is not limited to one that can realize a waveform function that approximates t), but may also be one that can approximately realize other waveform functions.
また、アドレス変換関数演算回路８ｏで準備するアドレ
ス変換関数は、１種類の波形関数を近似的に実現し得る
１組に限らず、複数種類の波形関数を近似的に実現し得
る複数組であってもよく、その中の１組を選択できる構
成であってよい。Further, the address conversion functions prepared by the address conversion function calculation circuit 8o are not limited to one set that can approximately realize one type of waveform function, but may be multiple sets that can approximately realize multiple types of waveform functions. The configuration may be such that one set among them can be selected.
また、アドレス変換関数演算回路８ｏは、演算回路に限
らず、関数テーブル等の記憶回路を用いてもよい。Further, the address conversion function calculation circuit 8o is not limited to a calculation circuit, but may also use a storage circuit such as a function table.
また、波形テーブル７１に記憶する波形関数は正弦波関
数に限らず、余弦波関数やその他任意の波形関数であっ
てよい。その場合、アドレス変換関数演算回路８０にお
けるアドレス変換関数の特性は、波形テーブル７１に記
憶している波形と実現しようとする所望の波形関数とを
考慮して定める。Further, the waveform function stored in the waveform table 71 is not limited to a sine wave function, but may be a cosine wave function or any other arbitrary waveform function. In this case, the characteristics of the address conversion function in the address conversion function calculation circuit 80 are determined in consideration of the waveforms stored in the waveform table 71 and the desired waveform function to be realized.
勿論１位相区間の分割の仕方も上述の例に限らず、必要
に応じてどのようにしてもよい。Of course, the method of dividing one phase section is not limited to the above-mentioned example, and may be done in any manner as required.
次に、１チヤンネルにっき２タイムスロツトを使用する
周波数変調演算部６５における演算アルゴリズムの一例
について説明する。可能な演算アルゴリズムは少なくと
も次の８種であり、アルゴリズム制御部６６では音色デ
ータＴＣに応じて１つのアルゴリズムを選択し、該アル
ゴリズムを実現するための各種制御信号及び演算パラメ
ータを周波数変調演算部６５内の各回路に与える。Next, an example of the calculation algorithm in the frequency modulation calculation unit 65 that uses two time slots per channel will be explained. There are at least the following eight possible calculation algorithms, and the algorithm control section 66 selects one algorithm according to the tone data TC, and sends various control signals and calculation parameters to the frequency modulation calculation section 65 to realize the algorithm. to each circuit within.
Ｅ （ｔ） ５ｉｎ（ｋｃωｔ ＋ Ｅ＋＋＋（ｔ）
ｓｉｎ（ｋｍωｔ ）） −１Ｅ （ｔ） ５ｉｎ（ｋ
ｃωｔ ＋ Ｅｍ（ｔ） ｓｉｎ”（ｋａ＋ωｔ ））
−２Ｅ （ｔ） ｓｉｎ”（ｋｃωｔ ＋Ｅｍ（ｔ）
ｇｉｎ（ｋｍωｔ ））・・・３Ｅ （ｔ） ｓｉｎ”
（ｋｃωｔ ＋ Ｅｍ（ｔ）ｓｉｎ”（ｋｍωｔ ））
−４Ｅ（ｔ） ５ｉｎ（ｋｃωｔ ）＋Ｅａ＋（ｔ）
ｓｉｎ（ｋｍ（ｌＪｔ ） −５Ｅ （ｔ）ｓｉｎ（ｋ
ｃω ｔ ）＋ Ｅｍ（ｔ）ｇｉｎ２（ｋ＋ａω ｔ
）−６Ｅ （ｔ） ｓｉｎ”（ｋｃωｔ ）＋ Ｅｍ（
ｔ） ｓｉｎ（ｋｍωｔ ）−７Ｅ （ｔ） ｓｉｎ”
（ｋｃωｔ ）＋ Ｅｍ（ｔ）ｇｉｎ２（ｋｍｃ、＋
ｔ ）−８Ｅ（ｔ）は振幅エンベロープを設定するエン
ベロープ信号、 Ｅｍ（ｔ）は変調指数を設定するエン
ベロープ信号であり１時間先の関数であり、時間的に変
化する。これらのエンベロープ信号Ｅ（ｔ）、 Ｅｉ＋
（１）は、第２の楽音信号発生回路１４のためのエンベ
ロープ信号ＥＶ２に含まれるものであり、１チヤンネル
のタイムスロットにおける前半において変調指数用のエ
ンベロープ信号Ｅ ｍ（ｔ）が与えられ、後半において
振幅エンベロープ設定用のするエンベロープ信号Ｅ （
ｔ）が与えられる。E (t) 5in(kcωt + E+++(t)
sin(kmωt)) −1E(t) 5in(k
cωt + Em(t) sin”(ka+ωt))
−2E (t) sin”(kcωt +Em(t)
gin(kmωt))...3E (t) sin"
(kcωt + Em(t)sin”(kmωt))
−4E(t) 5in(kcωt)+Ea+(t)
sin(km(lJt) −5E(t)sin(k
cω t )+Em(t)gin2(k+aω t
)−6E (t) sin”(kcωt)+Em(
t) sin(kmωt)−7E (t) sin”
(kcωt)+Em(t)gin2(kmc,+
t)-8E(t) is an envelope signal that sets the amplitude envelope, and Em(t) is an envelope signal that sets the modulation index, which is a function of one hour ahead and changes over time. These envelope signals E(t), Ei+
(1) is included in the envelope signal EV2 for the second musical tone signal generation circuit 14, in which the envelope signal E m(t) for the modulation index is given in the first half of the time slot of one channel, and the envelope signal E m (t) for the modulation index is given in the second half. The envelope signal E (
t) is given.
概ね、１チヤンネルのタイムスロットにおける前半にお
いて、変調波関数を発生する処理（上記式における第２
項すなわち係数Ｅｍ（ｔ）が掛けられた項の演算）が行
なわれ、後半において搬送波関数を発生すると共に変調
演算を行なう処理（上記式における第１項すなわち係数
Ｅ （ｔ）が掛けられた項の演算）が行なわれる。Generally, in the first half of the time slot of one channel, the process of generating the modulation wave function (the second
term, that is, the term multiplied by the coefficient Em(t)), and in the second half, a carrier function is generated and a modulation calculation is performed (the first term in the above equation, the term multiplied by the coefficient E(t)). calculation) is performed.
一例として上記第２式の演算動作について説明する。１
チヤンネルのタイムスロットにおける前半において、変
調波周波数係数ｋｈａがシフト回路６７に、変換したア
ドレス信号を選択する制御信号がアドレス変換部７２に
、エンベロープ信号Ｅｖ２としてＥｍ（ｔ）が乗算器７
３に、夫々与えられ、近似的にＥｍ（ｔ） ｓｉｎ”（
ｋｔａωｔ ）なる特性の変調波関数信号が波形テーブ
ル７１及び乗算器７３を介して出力される。この変調波
関数信号は遅延回路６９で遅延され、後半のタイムスロ
ットにおいてゲート７０に与えられる。As an example, the calculation operation of the second equation will be explained. 1
In the first half of the time slot of the channel, the modulated wave frequency coefficient kha is sent to the shift circuit 67, the control signal for selecting the converted address signal is sent to the address converter 72, and Em(t) is sent as the envelope signal Ev2 to the multiplier 7.
3, respectively, and approximately Em(t) sin”(
A modulated wave function signal having a characteristic of ktaωt) is outputted via the waveform table 71 and the multiplier 73. This modulated wave function signal is delayed by a delay circuit 69 and applied to a gate 70 in the latter time slot.
後半のタイムスロットにおいては、搬送波周波数係数ｋ
ｃがシフト回路６７に、変換していない位相アドレス信
号を選択する制御信号がアドレス′変換部７２に、ゲー
ト７０を可能化する制御信号が該ゲート７０に、エンベ
ロープ信号ＥＶ２としてＥ （ｔ）が乗算器７３に、夫
々与えられる。これにより、加算器６８において搬送波
位相角データｋｃωｔに変調波関数信号Ｅｍ（ｔ） ｓ
ｉｎ”（ｋｍωｔ）が加算され、位相変調がなされる。In the latter time slot, the carrier frequency coefficient k
c is sent to the shift circuit 67, a control signal for selecting the unconverted phase address signal is sent to the address converter 72, a control signal for enabling the gate 70 is sent to the gate 70, and E (t) is sent as the envelope signal EV2. are respectively applied to multiplier 73. As a result, the modulated wave function signal Em(t) s is added to the carrier phase angle data kcωt in the adder 68.
in'' (kmωt) is added and phase modulation is performed.
その結果得られた位相変調された位相アドレス信号は、
変換されずにアドレス変換部７２を通過し、波形テーブ
ル７１にアクセスする。波形テーブル７１の読み出し出
力信号に振幅エンベロープ信号Ｅ （ｔ）が乗算され、
上記第２式に示す周波数変調演算の結果である楽音信号
サンプル点振幅データが得られる。The resulting phase modulated phase address signal is
The signal passes through the address converter 72 without being converted and accesses the waveform table 71. The read output signal of the waveform table 71 is multiplied by the amplitude envelope signal E (t),
Musical tone signal sample point amplitude data, which is the result of the frequency modulation calculation shown in the second equation above, is obtained.
これが加算器７４を通過し、ラッチ回路７５に与えられ
る。後半のタイムスロットの終わりの適宜のタイミング
でラッチ回路７５にラッチ制御パルスが与えられ、上記
第２式に示す周波数変調演算の結果で゛ある楽音信号サ
ンプル点振幅データがラッチ回路７５にラッチされる。This passes through adder 74 and is applied to latch circuit 75. A latch control pulse is applied to the latch circuit 75 at an appropriate timing at the end of the second half time slot, and a certain musical tone signal sample point amplitude data is latched into the latch circuit 75 as a result of the frequency modulation calculation shown in the second equation above. .
上記第１式乃至第４式が事実上の周波数変調演算式であ
り、上記第５式乃至第８式は２波形信号の加算合成式で
ある。このような加算合成式を行なう場合は、１チヤン
ネルのタイムスロットの前半における適宜のタイミング
で、ラッチ回路７６に対してラッチ制御パルスを与え、
前半で演算した波形サンプルデータ（Ｅｍ（ｔ）ｓｉｎ
ｋｍωを等）を該ラッチ回路７６にラッチする。そして
、１チヤンネルのタイムスロットの後半では、ゲート７
０を可能化せず、すなわち位相変調を行なわず、波形テ
ーブル７１の読み出し出力信号に振幅エンベロープ信号
Ｅ （ｔ）を乗算した波形サンプル点振幅データ（Ｅ
（ｔ） ５ｉｎｋｃ（＆＋を等）とラッチ回路７６から
の波形サンプル点振幅データ（Ｅｍ（ｔ） ｓｉｎｋｍ
ωを等）とを加算器７４で加算する。この加算結果は後
半のタイムスロットの終わりの適宜のタイミングでラッ
チ回路７５にラッチされる。The first to fourth equations are actually frequency modulation calculation equations, and the fifth to eighth equations are addition and synthesis equations for two waveform signals. When performing such an addition/synthesis formula, a latch control pulse is applied to the latch circuit 76 at an appropriate timing in the first half of the time slot of one channel.
The waveform sample data (Em(t)sin
kmω, etc.) is latched into the latch circuit 76. Then, in the second half of the time slot of channel 1, gate 7
0, that is, without performing phase modulation, the waveform sample point amplitude data (E
(t) 5 inkc (&+, etc.) and the waveform sample point amplitude data (Em(t) sinkm
ω, etc.) in an adder 74. This addition result is latched into the latch circuit 75 at an appropriate timing at the end of the second half time slot.
なお、上記第５式乃至第８式のような加算合成式を行な
う場合において、１チヤンネルのタイムスロットの後半
で、ゲート７０を可能化する、すなわち位相変調を行な
うようにしてもよく、そうすると、上記第１式乃至第４
式のような周波数変調演算式からなる楽音信号に対して
更に変調波信号を加算した楽音信号を合成することがで
きる。In addition, when performing the addition and combination formulas such as the above-mentioned formulas 5 to 8, the gate 70 may be enabled, that is, phase modulation may be performed in the latter half of the time slot of one channel, and in this case, The above formulas 1 to 4
A musical tone signal can be synthesized by further adding a modulated wave signal to a musical tone signal having a frequency modulation calculation formula such as the following expression.
ラッチ回路７５の出力は、アキュムレータ８１に与えら
れ、１サンプル点分の各チャンネルの楽音波形サンプル
点振幅データが該アキュムレータ８１において合計され
る。アキュムレータ８１は、ラッチ回路７５の出力信号
を入力する加算器８２と、加算器８２の出力信号を低速
クロックパルスφＬに従って１ビツトタイム遅延するレ
ジスタ８３と、このレジスタ８３の出力を加算器８２に
入力するためのゲート８４と、レジスタ８３の出力を保
持するためのラッチ回路８５とを有する。低速時分割タ
イミングＬｃｈにおける第１チヤンネルのタイムスロッ
トに同期するクロックパルスφ１（第２図参照）をイン
バータ８６で反転した信号によりゲート８４が制御され
る。また、このクロックパルスφ１によりラッチ回路８
５のラッチ動作が制御される。The output of the latch circuit 75 is applied to an accumulator 81, and the accumulator 81 sums up the musical waveform sample point amplitude data of each channel for one sample point. The accumulator 81 includes an adder 82 that inputs the output signal of the latch circuit 75, a register 83 that delays the output signal of the adder 82 by one bit time according to the low-speed clock pulse φL, and inputs the output of this register 83 to the adder 82. and a latch circuit 85 for holding the output of the register 83. The gate 84 is controlled by a signal obtained by inverting a clock pulse φ1 (see FIG. 2), which is synchronized with the time slot of the first channel at the low-speed time division timing Lch, by an inverter 86. Also, this clock pulse φ1 causes the latch circuit 8 to
The latch operation of No. 5 is controlled.
低速時分割タイミングＬｃｈに従って順次与えられる第
１〜第８チヤンネルの１サンプル点分の楽音波形サンプ
ル点振幅データが順次アキュムレートされ、全チャンネ
ルのデータをアキュムレートし終えたとき、クロックパ
ルスφ、が立上り、これにより全チャンネルのデータの
アキュムレート値をラッチ回路８５にラッチすると共に
、ゲート８４を閉じてレジスタ８３におけるアキュムレ
ート値をクリアする。The musical waveform sample point amplitude data for one sample point of the first to eighth channels, which are sequentially given according to the low-speed time division timing Lch, are accumulated in sequence, and when the data of all channels have been accumulated, the clock pulse φ, This causes the accumulated value of data of all channels to be latched into the latch circuit 85, and the gate 84 is closed to clear the accumulated value in the register 83.
ラッチ回路８５の出力は第２の楽音信号発生回路１４の
出力として出力される。こうして、第２の楽音信号発生
回路１４の出力楽音信号のサンプリング周波数ｆｓ、は
、低速時分割タイミングＬｃｈにおけるサンプリング周
波数５０ｋＨｚとなる。The output of the latch circuit 85 is output as the output of the second musical tone signal generation circuit 14. In this way, the sampling frequency fs of the output musical tone signal of the second musical tone signal generating circuit 14 becomes 50 kHz at the low speed time division timing Lch.
なお、この第２の楽音信号発生回路１４では、特段のピ
ッチ同期処理は行なわれていす、その出力楽音信号のピ
ッチとサンプリング周波数ｆｓ２は同期していない。Note that special pitch synchronization processing is performed in this second musical tone signal generation circuit 14, and the pitch of the output musical tone signal and the sampling frequency fs2 are not synchronized.
（ディジタル加算合成）
第１図に戻ると、前述のように、加算器１５では、第１
の楽音信号発生回路１３の出力楽音信号と第２の楽音信
号発生回路１４の出力楽音信号とが加算合成される。こ
こで、第１の楽音信号発生回路１３の出力楽音信号のサ
ンプリング周波数ｆｓ□は４００ｋＨｚ、第２の楽音信
号発生回路１４の出力楽音信号のサンプリング周波数ｆ
ｓ２は５０ｋＨｚであり、両者が整数倍の関係となって
いる。(Digital addition and synthesis) Returning to FIG. 1, as mentioned above, in the adder 15, the first
The output musical tone signal of the musical tone signal generating circuit 13 and the output musical tone signal of the second musical tone signal generating circuit 14 are added and synthesized. Here, the sampling frequency fs□ of the output musical tone signal of the first musical tone signal generation circuit 13 is 400 kHz, and the sampling frequency f of the output musical tone signal of the second musical tone signal generation circuit 14 is 400 kHz.
s2 is 50 kHz, and both are integral multiples.
従って、加算すべき両楽音信号のサンプリング周波数が
同期するので、調和したタイミングで両楽音信号を問題
なく加算することができる。Therefore, since the sampling frequencies of both musical tone signals to be added are synchronized, it is possible to add both musical tone signals at harmonious timing without any problem.
（エンベロープ発生器１９） エンベロープ発生器１９の一例を第８図に示す。(Envelope generator 19) An example of the envelope generator 19 is shown in FIG.
第８図において、エンベロープ発生器１９は、第１の楽
音信号発生回路１３で発生する楽音信号のための第１の
エンベロープ信号ＥＶＩと第２の楽音信号発生回路１４
で発生する楽音信号のための第２のエンベロープ信号Ｅ
Ｖ２とを時分割多重で発生するエンベロープ発生回路９
０と、時分割多重で発生されたエンベロープ信号ＥＶ１
．ＥＶ２を別々に振り分けるためのラッチ回路９１，９
２゜９３とを具備している。In FIG. 8, the envelope generator 19 generates a first envelope signal EVI for the musical tone signal generated by the first musical tone signal generating circuit 13 and a second envelope signal EVI for the musical tone signal generated by the second musical tone signal generating circuit 14.
A second envelope signal E for the musical tone signal generated in
Envelope generation circuit 9 that generates V2 by time division multiplexing
0 and the envelope signal EV1 generated by time division multiplexing.
．． Latch circuits 91, 9 for distributing EV2 separately
It is equipped with 2°93.
エンベロープ発生回路９０は、第１の楽音信号発生回路
１３用の８チャンネル分の第１のエンベロープ信号ＥＶ
Ｉと、第２の楽音信号発生回路１４用の８チャンネル分
の第２のエンベロープ信号ＥＶ２ （これは前述のよう
に１チヤンネルにつき２つのエンベロープ信号Ｅ （ｔ
） 、 Ｅ ｍ（ｔ）からなる）とを合計２４チャンネ
ル時分割で発生する。このエンベロープ発生回路９０に
おける２４チャンネル時分割動作タイミングは、低速ク
ロックパルスφＬの３倍の周波数を持つクロックパルス
φＬ、（第２図参照）によって確立される。このクロッ
クパルスφＬ３によって、低速時分割タイミングＬｃｈ
の各チャンネルのタイムスロットを３分割したエンベロ
ープ形成用の時分割タイミングＥｃｈ（第２図参照）が
確立される。The envelope generation circuit 90 generates a first envelope signal EV for eight channels for the first musical tone signal generation circuit 13.
t
) and E m(t)) are generated in a total of 24 channels in a time-division manner. The 24-channel time-division operation timing in the envelope generating circuit 90 is established by a clock pulse φL (see FIG. 2) having a frequency three times that of the low-speed clock pulse φL. By this clock pulse φL3, the low speed time division timing Lch
A time division timing Ech (see FIG. 2) for forming an envelope is established by dividing the time slot of each channel into three.
エンベロープ発生回路９０では、発音割当て回路１２か
ら低速時分割タイミングＬｃｈに従って与えられる各チ
ャンネルのキーオン信号ＫＯＮにもとづき、１チヤンネ
ルにつき３分割されたタイムスロットで異なる３つのエ
ンベロープ信号ＥＶＩ。The envelope generation circuit 90 generates three different envelope signals EVI in three time slots per channel based on the key-on signal KON of each channel given from the sound generation allocation circuit 12 according to the low-speed time division timing Lch.
” （ｔ） ｒ Ｅ ｍ（ｔ）を夫々発生する。各エン
ベロープ信号ＥＶＩ、Ｅ（ｔ）、Ｅｍ（ｔ）の形状やレ
ベル等は音色データＴＣによって決定される。” (t) r E m(t) respectively. The shape, level, etc. of each envelope signal EVI, E(t), Em(t) is determined by the tone data TC.
例えば、１チヤンネルにつき３分割されたタイムスロッ
トのうち、最初のタイムスロットで第１のエンベロープ
信号ＥＶＩを発生し、２番目のタイムスロットで第２の
エンベロープ信号ＥＶ２のうちのＥ ｍ（ｔ）を発生し
、３番目のタイムスロットで第２のエンベロープ信号Ｅ
Ｖ２のうちのＥ （ｔ）を発生する。なお、これらのエ
ンベロープ信号ＥＶ ｌ 、 Ｅｍ（ｔ）、 Ｅ （ｔ
）のデータ表現はリニア表現であるとする。For example, among time slots divided into three for one channel, the first envelope signal EVI is generated in the first time slot, and E m(t) of the second envelope signal EV2 is generated in the second time slot. occurs, and in the third time slot the second envelope signal E
Generate E (t) of V2. Note that these envelope signals EV l , Em (t), E (t
) is assumed to be a linear representation.
エンベロープ発生回路９０の出力はラッチ回路９１．９
２に与えられる。ラッチ回路９１は、３分割されたタイ
ムスロットのうち最初のタイムスロットに同期して発生
するストローブパルスＬ１（第２図参照）により各チャ
ンネル毎の第１のエンベロープ信号ＥＶＩをラッチする
。ラッチ回路９２は、３分割されたタイムスロットのう
ち２番目と３番目のタイムスロットに同期して発生する
ストローブパルスＬ２（第２図参照）により各チャンネ
ル毎の２つの第２のエンベロープ信号Ｅａ＋（ｔＬ Ｅ
（ｔ）をラッチする。ラッチ回路９２の出力はラッチ回
路９３に入力される。ラッチ回路９３は、低速クロック
パルスφＬの２倍の周波数を持つクロックパルスφＬｚ
（第２図参照）に同期するストローブパルスＬ３（第２
図参照）によりラッチ制御され、ラッチ回路９２から時
分割的に出力される各チャンネル毎の２つのエンベロー
プ信号Ｅ ｍ（ｔ） 、 Ｅ （ｔ）の時分割タイムス
ロットを等間隔に整形する。The output of the envelope generation circuit 90 is a latch circuit 91.9.
given to 2. The latch circuit 91 latches the first envelope signal EVI for each channel using a strobe pulse L1 (see FIG. 2) generated in synchronization with the first time slot of the three divided time slots. The latch circuit 92 generates two second envelope signals Ea+( tL E
Latch (t). The output of latch circuit 92 is input to latch circuit 93. The latch circuit 93 receives a clock pulse φLz having twice the frequency of the low-speed clock pulse φL.
Strobe pulse L3 (second pulse) synchronized with (see Figure 2)
(see figure), and the time-division time slots of the two envelope signals E m (t) and E (t) for each channel, which are output from the latch circuit 92 in a time-division manner, are shaped to be equally spaced.
こうして、ラッチ回路９１からは低速時分割タイミング
Ｌｃｈに従う各チャンネル毎の第１のエンベロープ信号
ＥＶＩが時分割的に出力される。ラッチ回路９１の出力
ＥＶＩは、その後必要に応じて適宜のタイミング合わせ
を行なった後、第１の楽音信号発生回路１３内の乗算器
４３（第３図）に与えられる。また、ラッチ回路９３か
らは低速時分割タイミングＬｃｈの２倍の時分割レート
で各チャンネル毎の２つのエンベロープ信号Ｅｍ（ｔ）
。In this way, the latch circuit 91 outputs the first envelope signal EVI for each channel in a time-division manner according to the low-speed time-division timing Lch. The output EVI of the latch circuit 91 is then applied to the multiplier 43 (FIG. 3) in the first musical tone signal generation circuit 13 after performing appropriate timing adjustment as necessary. Further, from the latch circuit 93, two envelope signals Em(t) for each channel are output at a time division rate twice the low speed time division timing Lch.
.
Ｅ（ｔ）が時分割的に出力される。ラッチ回路９３の出
力Ｅ ｍ（ｔ） ＊ Ｅ （ｔ）は、その後必要に応じ
て適宜のタイミング合わせを行なった後、第２の楽音信
号発生回路１４内の乗算器７３（第４図）に第２のエン
ベロープ信号ＥＶ２として与えられる。E(t) is output in a time-division manner. The output E m (t) * E (t) of the latch circuit 93 is then sent to the multiplier 73 (FIG. 4) in the second musical tone signal generation circuit 14 after performing appropriate timing adjustment as necessary. It is given as a second envelope signal EV2.
第２の楽音信号発生回路１４における波形テーブル７１
では、波形データを対数表現で記憶するようにすること
も可能である。しかし、そうすると、エンベロープ信号
ＥＶ２も対数表現で与えねばならなくなる。そうすると
、エンベロープ発生器１９のハードウェアを第１及び第
２のエンベロープ信号ＥＶＩ、ＥＶ２で共用することは
できず、これらのエンベロープ信号ＥＶＩ、ＥＶ２を時
分割発生することはできない。従って、エンベロープ発
生器１９のハードウェアが大型となる。Waveform table 71 in second musical tone signal generation circuit 14
It is also possible to store the waveform data in logarithmic representation. However, in this case, the envelope signal EV2 must also be given in logarithmic representation. In this case, the hardware of the envelope generator 19 cannot be shared by the first and second envelope signals EVI, EV2, and these envelope signals EVI, EV2 cannot be generated in a time-sharing manner. Therefore, the hardware of the envelope generator 19 becomes large-sized.
しかし、第２の楽音信号発生回路１４における波”形テ
ーブル７１で波形データをリニア表現で記憶しておくよ
うにすれば、エンベロープ信号ＥＶ２もリニア表現でよ
く、上記実施例のように、エンベロープ発生器１９のハ
ードウェアを第１及び第２のエンベロープ信号ＥＶＩ、
ＥＶ２で共用することができ、これらのエンベロープ信
号ＥＶＩ。However, if the waveform data is stored in a linear representation in the waveform table 71 in the second musical tone signal generation circuit 14, the envelope signal EV2 may also be expressed in a linear manner. The hardware of the device 19 is connected to the first and second envelope signals EVI,
These envelope signals EVI can be shared by EV2.
ＥＶ２を時分割発生するようにすることができる。EV2 can be generated in a time-division manner.
従って、エンベロープ発生器１９のハードウェアを小型
化することができる。Therefore, the hardware of the envelope generator 19 can be downsized.
また、そのように第２の楽音信号発生回路１４における
波形テーブル７１で波形データをリニア表現で記憶して
おくようにした場合でも、上記実施例で示したようなア
ドレス変換部７２を設ければ、該波形テーブル７１に記
憶した波形関数とは異なる波形関数を簡単な構成によっ
て容易に得ることができるようになる。Further, even if the waveform data is stored in linear representation in the waveform table 71 in the second musical tone signal generation circuit 14, if the address conversion section 72 as shown in the above embodiment is provided, , a waveform function different from the waveform function stored in the waveform table 71 can be easily obtained with a simple configuration.
なお、エンベロープ発生器１９の構成は第８図に示すよ
うなものに限らず、他のどのような構成を採用してもよ
い。例えば、第１及び第２のエンベロープ信号ＥＶＩ、
ＥＶ２を別々のハードウェアでパラレルに発生するよう
にしてもよい。また、第２の楽音信号発生回路１４にお
ける波形テーブル７１で、波形データを対数表現で記憶
するようにした場合は、エンベロープ信号ＥＶ２も対数
表現のデータとして発生するようにしてよい。Note that the configuration of the envelope generator 19 is not limited to that shown in FIG. 8, and any other configuration may be adopted. For example, the first and second envelope signals EVI,
EV2 may be generated in parallel by separate hardware. Further, when the waveform table 71 in the second musical tone signal generation circuit 14 stores waveform data in logarithmic representation, the envelope signal EV2 may also be generated as data in logarithmic representation.
（第１及び第２の楽音信号発生回路１３．１４の集積回
路チップ構成例）
第１及び第２の楽音信号発生回路１３．１４は集積回路
によって構成することができる。その場合、一方がピッ
チ同期型であり、他方がピッチ非同期型である画架音信
号発生回路１３．１４を同一の集積回路チップ上に形成
するようにすることができる。その理由としては１両者
のサンプリング周波数ｆｓよ１５８ｇを整数倍の関係と
したことにより、各種タイミングクロックパルスの部分
的共用を図ることができ、回路構成の簡単化に寄与する
こと、あるいは上記のように両者のエンベロープ信号Ｅ
ＶＩ、ＥＶ２を共通のハードウェアにより時分割多重的
に発生するようにしたことにより関連回路構成の簡単化
に寄与すること、などを挙げることができる。(Example of Integrated Circuit Chip Configuration of First and Second Musical Tone Signal Generating Circuits 13 and 14) The first and second musical tone signal generating circuits 13 and 14 can be configured by integrated circuits. In that case, the sound signal generation circuits 13 and 14, one of which is pitch-synchronous and the other of which is pitch-asynchronous, can be formed on the same integrated circuit chip. The reason for this is that (1) by setting the sampling frequency fs of both of them to 158g as an integral multiple, it is possible to partially share various timing clock pulses, which contributes to simplifying the circuit configuration, or as mentioned above. The envelope signal E of both
For example, generating VI and EV2 in a time-division multiplexed manner using common hardware contributes to simplifying the related circuit configuration.
例えば、第１及び第２の楽音信号発生回路１３゜１４、
加算器１５、エンベロープ発生器１９、タイミング信号
発生回路２０を、トーンジェネレータユニットとして同
一の集積回路チップ上に形成するようにすると有利であ
る。また、第１及び第２の楽音信号発生回路１３．１４
と加算器１５を同一の集積回路チップ上に形成するよう
にしてもよい。For example, the first and second musical tone signal generation circuits 13, 14,
It is advantageous if the adder 15, the envelope generator 19 and the timing signal generation circuit 20 are formed on the same integrated circuit chip as the tone generator unit. In addition, the first and second musical tone signal generation circuits 13 and 14
The adder 15 and the adder 15 may be formed on the same integrated circuit chip.
（他の実施例）
第９図は、２つの楽音信号発生回路１３．１４を共通音
高の楽音信号を夫々発生する目的のみならず、他の目的
にも使用し得るようにし、有効利用を図るようにした実
施例を示す。第９図では第１図に対する変更箇所を図示
し、他の同一部分の図示は省略しである。(Other Embodiments) FIG. 9 shows that the two musical tone signal generation circuits 13 and 14 can be used not only for the purpose of respectively generating musical tone signals of a common pitch, but also for other purposes, so that they can be used effectively. An example is shown below. FIG. 9 shows the parts that have been changed from FIG. 1, and the illustration of other identical parts is omitted.
第９図では、第１図の発音割当て回路１２に替えて、分
配回路９４、ＰＣＭ用発音割当て回路９５、ＦＭ用発音
割当て回路９６．セレクタ９７が設けられており、更に
モード選択スイッチ９８が追加して設けられている。In FIG. 9, the sound generation assignment circuit 12 of FIG. 1 is replaced with a distribution circuit 94, a PCM sound generation assignment circuit 95, an FM sound assignment circuit 96. A selector 97 is provided, and a mode selection switch 98 is additionally provided.
第９図の実施例では、発音モードとして８音モードと１
６音モードのどちらでも自由に選択できるようになって
いる。モード選択スイッチ９８は、この８音モードと１
６音モードのどちらかを選択するためのものである。８
音モードとは、第１図の実施例と同様の発音モードであ
り、第１及び第２の楽音信号発生回路１３．１４に対し
て共通音高の楽音信号の発音を割当てるモードである。In the embodiment shown in FIG. 9, the sound generation modes are 8 note mode and 1
You can freely select either of the 6-tone modes. The mode selection switch 98 selects between this 8 tone mode and 1 tone mode.
This is for selecting one of the six tone modes. 8
The tone mode is a sound generation mode similar to the embodiment shown in FIG. 1, and is a mode in which the first and second musical tone signal generation circuits 13 and 14 are assigned the generation of musical tone signals having a common pitch.
従って、電子楽器としての同時最大発音可能数は８音で
ある。１６音モードとは第１の楽音信号発生回路１３と
第２の楽音信号発生回路１４に対して異なる音高（音階
）の楽音信号の発音を割当てるモードである。従って、
電子楽器としての同時最大発音可能数は８音プラス８音
で合計１６音である。Therefore, the maximum number of sounds that can be produced simultaneously as an electronic musical instrument is eight. The 16-tone mode is a mode in which the first musical tone signal generating circuit 13 and the second musical tone signal generating circuit 14 are assigned to generate musical tone signals of different pitches (scales). Therefore,
The maximum number of sounds that can be produced simultaneously as an electronic musical instrument is 8 notes plus 8 notes, for a total of 16 notes.
−例として鍵盤１０は一段鍵盤であり、８音モードの場
合は一段鍵盤の全鍵域を共通音色とし、１６音モードの
場合は一段鍵盤を２つの鍵域に分割し、各鍵域毎に異な
る音色で楽音発生を可能にする０分配回路９４は押鍵検
出回路１１から出力される押鍵情報をＰＣＭ用発音割当
て回路９５とＦＭ用発音割当て回路９６のどちらかに分
配するためのもので、この分配態様はモード選択スイッ
チ９８によって選択されたモードに応じて定まる。- For example, the keyboard 10 is a single-row keyboard, and in the case of 8-note mode, the entire keyboard range of the single-row keyboard has a common tone, and in the case of 16-note mode, the single-row keyboard is divided into two key ranges, and each key range has a common tone. The 0 distribution circuit 94, which enables musical tones to be generated with different tones, is for distributing the key press information output from the key press detection circuit 11 to either the PCM sound generation assignment circuit 95 or the FM sound generation assignment circuit 96. , this distribution manner is determined according to the mode selected by the mode selection switch 98.
ＰＣＭ用発音割当て回路９５とＦＭ用発音割当て回路９
６は、夫々８チャンネル分の発音割当て処理を行なうも
のである。各発音割当て回路９５゜９６の出力信号には
、前述と同様に、キーコードＫＣ，キーオン信号ＫＯＮ
、キーオンパルスＫＯＮＰが含まれる。ＰＣＭ用発音割
当て回路９５の出力は第１の楽音信号発生回路１３に直
接与えられると共にセレクタ９７の「１」入力に与えら
れる。ＦＭ用発音割当て回路９６の出力はセレクタ９７
の「０」入力に与えられる。セレクタ９７はモード選択
スイッチ９８によって選択されたモードに応じて選択制
御がなされる。すなわち、８音モードのとき「１」入力
を選択し、１６音モードのとき「０」入力を選択する。PCM sound assignment circuit 95 and FM sound assignment circuit 9
6 performs sound generation assignment processing for each of 8 channels. The output signals of each sound generation assignment circuit 95 and 96 include a key code KC and a key-on signal KON, as described above.
, key-on pulse KONP. The output of the PCM sound allocating circuit 95 is applied directly to the first tone signal generation circuit 13 and also to the "1" input of the selector 97. The output of the FM sound allocating circuit 96 is sent to the selector 97.
is given to the ``0'' input of . The selector 97 is selectively controlled according to the mode selected by the mode selection switch 98. That is, in the 8-tone mode, "1" input is selected, and in the 16-tone mode, "0" input is selected.
セレクタ９７の出力は第２の楽音信号発生回路１４に与
えられる。The output of the selector 97 is given to the second musical tone signal generation circuit 14.
８音モードが選択されている場合は、分配回路９４では
すべての押鍵情報をＰＣＭ用発音割当て回路９５に分配
し、すべての押圧鍵に対応する楽音の発音を該ＰＣＭ用
発音割当て回路９５において８チヤンネルのいずれかに
割当てるようにする。When the 8-tone mode is selected, the distribution circuit 94 distributes all the pressed key information to the PCM sound generation allocation circuit 95, and the PCM sound generation allocation circuit 95 generates the musical tones corresponding to all the pressed keys. Assign it to one of the 8 channels.
また、セレクタ９７では「１」入力を選択し、ＰＣＭ用
発音割当て回路９５の出力を第２の楽音信号発生回路１
４に与える。従って、第１及び第２の楽音信号発生回路
１３．１４に同じＰＣＭ用発音割当て回路９５の出力が
与えられ、画架音信号発生回路１３．１４では同じ割当
て内容に従って楽音信号を発生する。Further, the selector 97 selects the "1" input, and the output of the PCM sound generation allocation circuit 95 is transferred to the second musical tone signal generation circuit 1.
Give to 4. Therefore, the output of the same PCM tone assignment circuit 95 is applied to the first and second musical tone signal generation circuits 13.14, and the picture frame tone signal generation circuits 13.14 generate musical tone signals according to the same assignment contents.
１６音モードが選択されている場合は、分配回路９４で
は、鍵盤を２ＪＩｌ域に分割し、一方の鍵域の押鍵情報
をＰＣＭ用発音割当て回路９５に分配し、他方の鍵域の
押鍵情報をＦＭ用発音割当て回路９６に分配する。従っ
て、一方の鍵域での押圧鍵に対応する楽音の発音がＰＣ
Ｍ用発音割当て回路９５において８チヤンネルのいずれ
かに割当てられ、他方の鍵域での押圧鍵に対応する楽音
の発音がＦＭ用発音割当て回路９６において８チヤンネ
ルのいずれかに割当てられる。また、セレクタ９７では
「０」入力を選択し、ＦＭ用発音割当て回路９６の出力
を第２の楽音信号発生回路１４に与える。従って、第１
及び第２の楽音信号発生回路１３．１４に別々の発音割
当て回路９５．９６の出力が夫々与えられ、画架音信号
発生回路１３゜１４では全く異なる割当て内容に従って
楽音信号を夫々発生する。When the 16-note mode is selected, the distribution circuit 94 divides the keyboard into 2 JIl regions, distributes key press information for one range to the PCM sound generation assignment circuit 95, and distributes key press information for one range to the PCM sound allocation circuit 95. The information is distributed to the FM sound generation allocation circuit 96. Therefore, the pronunciation of the musical tone corresponding to the pressed key in one keyboard range is PC.
The sound generation allocation circuit 95 for M is assigned to one of the eight channels, and the tone generation corresponding to the pressed key in the other key range is assigned to one of the eight channels in the sound generation assignment circuit 96 for FM. Further, the selector 97 selects the "0" input and supplies the output of the FM sound generation allocation circuit 96 to the second tone signal generation circuit 14. Therefore, the first
The outputs of separate sound generation assignment circuits 95 and 96 are respectively applied to the second musical tone signal generation circuits 13 and 14, and the picture frame tone signal generation circuits 13 and 14 respectively generate musical tone signals according to completely different assignment contents.
音色データ発生回路１８は、第１及び第２の楽音信号発
生回路１３．１４に対して別々の音色データＴＣＩ、Ｔ
Ｃ２を与える。８音モードが選択されている場合は音色
データＴＣＩ、ＴＣ２は同一内容であるが、１６音モー
ドが選択されている場合は音色データＴＣＩ、ＴＣ２は
夫々に対応する鍵域に対応して選択された音色を示す。The timbre data generation circuit 18 generates separate timbre data TCI, T to the first and second musical tone signal generation circuits 13.14.
Give C2. When the 8-tone mode is selected, the tone data TCI and TC2 have the same content, but when the 16-tone mode is selected, the tone data TCI and TC2 are selected in accordance with the corresponding key range. Indicates the timbre.
なお、第９図の実施例では、第１及び第２の楽音信号発
生回路１３．１４の出力をディジタル加算せずに、夫々
別系統のサウンドシステムを介して発音するようにして
もよい。In the embodiment shown in FIG. 9, the outputs of the first and second musical tone signal generating circuits 13 and 14 may not be digitally added, but may be generated through separate sound systems.
（変更例）
第１及び第２の楽音信号発生回路１３．１４における音
源方式若しくは楽音信号発生方式は上述のものに限らず
、どのようなものでもよい。例えば、第１の楽音信号発
生回路上３の波形メモリに記憶する波形は音の立上りか
ら発音終了に至る全波形に限らず、音の立上り部と持続
部の一部の波形等であってもよい。また、波形メモリに
おける記憶データの符号化形式はＰＣＭ（パルスコード
変調）形式に限らず、ＤＰＣＭ （差分ＰＣＭ）、ＡＤ
ＰＣＭ （適応差分ＰＣＭ）、ＤＭ （デルタ変調）
、ＡＤＭ （適応デルタ変調）等適宜のものであってよ
い。また、第２の楽音信号発生回路１４における周波数
変調演算のアルゴリズムは上記実施例に示したものに限
らず、どのようなものを用いてもよい。更に、第２の楽
音信号発生回路１４における楽音合成用変調演算は１周
波数変調演算に限らず、振幅変調演算や時間窓関数によ
る振幅変調演算など、適宜の変調演算を用いてよい。ま
た、第２の楽音信号発生回路１４として変調演算型以外
の楽音合成方式を用いてもよい。(Example of modification) The sound source system or musical sound signal generation system in the first and second musical tone signal generation circuits 13 and 14 is not limited to the above-mentioned one, and may be of any type. For example, the waveform stored in the waveform memory of the first musical tone signal generation circuit 3 is not limited to the entire waveform from the start of the sound to the end of sound generation, but may also be the waveform of a part of the start and sustain part of the sound. good. Furthermore, the encoding format of data stored in the waveform memory is not limited to PCM (pulse code modulation) format, but also DPCM (differential PCM), AD
PCM (Adaptive Differential PCM), DM (Delta Modulation)
, ADM (adaptive delta modulation), etc., as appropriate. Further, the frequency modulation calculation algorithm in the second musical tone signal generation circuit 14 is not limited to the one shown in the above embodiment, and any algorithm may be used. Furthermore, the modulation calculation for musical tone synthesis in the second musical tone signal generation circuit 14 is not limited to a single frequency modulation calculation, but may be any other suitable modulation calculation such as an amplitude modulation calculation or an amplitude modulation calculation using a time window function. Further, as the second musical tone signal generation circuit 14, a musical tone synthesis method other than the modulation calculation type may be used.
また、第１及び第２の楽音信号発生回路１３゜１４にお
ける発音チャンネル数やサンプリング周波数ｆ Ｊ ｔ
ｆ ！！２等の数値は、上記実施例で示した数値に限
らないのは勿論である。また、各楽音信号発生回路１３
．１４は単音発生型であってもよい。Also, the number of sound generation channels and sampling frequency f J t in the first and second musical tone signal generation circuits 13 and 14
f! ! Of course, the numerical value of the second grade is not limited to the numerical value shown in the above embodiment. In addition, each musical tone signal generation circuit 13
．． 14 may be of a single tone generation type.
また、第１及び第２の楽音信号発生回路１３゜１４にお
いて共通音高の楽音信号を同時発生して重奏効果を得る
場合において１両楽音信号の発音開始タイミングは全く
同時である必要はなく、適宜の遅延があってもよく、ま
た、この発音遅延時間を可変制御できるようにしてもよ
い。Further, when the first and second musical tone signal generation circuits 13 and 14 simultaneously generate musical tone signals of a common pitch to obtain a duet effect, it is not necessary that the two musical tone signals start producing at the same time. There may be an appropriate delay, and the sound generation delay time may be variably controlled.
以上の通り、この発明によれば、２つの楽音信号発生回
路を具え、両者の出力楽音信号を加算合成する場合にお
いて、一方をピッチ同期型の楽音信号発生回路とし、他
方をピッチ非同期型の楽音信号発生回路としたことによ
り、ピッチ同期型の楽音信号発生回路において発生する
楽音信号においてはピッチに非調和な折返しノイズが含
まれないようにすることができ、高品質な楽音の合成が
期待できる。As described above, according to the present invention, when two musical tone signal generation circuits are provided and the output musical tone signals of both are added and synthesized, one is a pitch-synchronized musical tone signal generation circuit, and the other is a pitch-asynchronous musical tone signal generation circuit. By using a signal generation circuit, it is possible to prevent the musical tone signal generated by the pitch-synchronized musical tone signal generation circuit from including aliasing noise that is aharmonic to the pitch, and high-quality musical tone synthesis can be expected. .
また、２つの楽音信号発生回路の出力楽音信号を適宜加
算合成することにより、重奏効果やその他演奏上の種々
の効果を得ることができる。Further, by suitably adding and synthesizing the output musical tone signals of the two musical tone signal generating circuits, it is possible to obtain a duet effect and various other performance effects.
また、両者のサンプリング周波数を整数倍の関係とした
ことにより、ピッチ同期型及びピッチ非同期型の楽音信
号発生回路の双方における各種クロック信号の一部共通
化が可能であり、これによりクロック信号関連回路の構
成を簡略化することができると共に、両楽音信号発生回
路の同期動作が容易であり、両楽音信号発生回路の出力
楽音信号をディジタル加算する場合に有利である、とい
う効果を奏する。これに伴い、ピッチ同期型及びピッチ
非同期型の楽音信号発生回路の双方を同一の集積回路チ
ップ上に形成する場合にも有利である。In addition, by setting the sampling frequencies of both to be integer multiples, it is possible to share some of the various clock signals in both pitch-synchronous and pitch-asynchronous musical tone signal generation circuits. The structure of the present invention can be simplified, and the synchronized operation of both musical tone signal generating circuits is easy, which is advantageous when digitally adding the musical tone signals output from both musical tone signal generating circuits. Accordingly, it is also advantageous to form both pitch-synchronous and pitch-asynchronous musical tone signal generation circuits on the same integrated circuit chip.
また、この発明によれば、モードの選択に応じて、２つ
の楽音信号発生手段の両方で同一の指定音高の楽音信号
を発生したり、別々の指定音高の楽音信号を発生したり
することができるため、前者のモードでは重奏効果や発
音段階に応じた最適な楽音合成効果を得ることができる
し、後者のモードでは同時発音可能数を増すことができ
、多様なモードで楽音信号発生手段のより一層の有効利
用を図ることができる、という効果を奏する。Further, according to the present invention, depending on the mode selection, both of the two musical tone signal generation means can generate musical tone signals of the same specified pitch, or generate musical tone signals of different specified pitches. Therefore, in the former mode, it is possible to obtain an optimal musical sound synthesis effect according to the multiple effect and the sound generation stage, while in the latter mode, the number of simultaneous sounds can be increased, and musical sound signals can be generated in a variety of modes. This has the effect that the means can be used more effectively.
第１図はこの発明に係る電子楽器の一実施例の全体構成
を略示するブロック図、
第２図は同実施例における各種クロックパルス及び各種
動作タイミングの一例を示すタイミングチャート、
第３図は同実施例における第１の楽音信号発生回路（ピ
ッチ同期型）の詳細例を示すブロック図、第４図は同実
施例における第２の楽音信号発生回路（ピッチ非同期型
）の詳細例を示すブロック図、
第５図は第４図におけるアドレス変換部の一例を示すブ
ロック図。
第６図は同アドレス変換部におけるアドレス変換関数の
特性例を示すグラフ、
第７図（ａ）、（ｂ）は第４図における波形テーブルか
ら出力される波形の一例を示すもので、（ａ）はアドレ
ス変換部によってアドレス変換しない場合、（ｂ）はア
ドレス変換した場合の一例を夫々示す波形図、
第８図は第１図におけるエンベロープ発生器の一例を示
すブロック図、
第９図はこの発明に係る電子楽器の別の実施例を第１図
の変更部分に関して鴫示するブロック図、である。
１０・・・鍵盤、１１・・・押鍵検出回路、１２・・・
発音割当て回路、１３・・・第１の楽音信号発生回路、
１４・・・第２の楽音信号発生回路、１５・・・加算器
、１６・・・ディジタル／アナログ変換器、１９・・・
エンベロープ発生器、７１・・・波形テーブル、７２・
・・アドレス変換部、９４・・・分配回路、９５・・・
ＰＣＭ用発音割当て回路、９６・・・ＦＭ用発音割当て
回路、９７・・・セレクタ、９８・・・モード選択スイ
ッチ。
ル ユ ３ 」二 ｌ二 π
アドレズ読−０毎間数
第５図
（人カイを相
アドレス）
第６
図
（ａ）
（ｂ）
第７図
第８図
手続補正書
（方式）
１、事件の表示
昭和６４年特許願第９５１号
２、発明の名称
電子楽器
３、補正をする者
事件との関係FIG. 1 is a block diagram schematically showing the overall configuration of an embodiment of an electronic musical instrument according to the present invention, FIG. 2 is a timing chart showing an example of various clock pulses and various operation timings in the embodiment, and FIG. A block diagram showing a detailed example of the first musical tone signal generation circuit (pitch synchronous type) in the same embodiment, and FIG. 4 is a block diagram showing a detailed example of the second musical tone signal generation circuit (pitch asynchronous type) in the same embodiment. FIG. 5 is a block diagram showing an example of the address translation section in FIG. 4. FIG. 6 is a graph showing an example of the characteristics of the address conversion function in the address conversion section, and FIGS. 7(a) and (b) are examples of waveforms output from the waveform table in FIG. ) is a waveform diagram showing an example when the address is not converted by the address conversion unit, and (b) is a waveform diagram showing an example when the address is converted. Fig. 8 is a block diagram showing an example of the envelope generator in Fig. 1. Fig. 9 is a waveform diagram showing an example of the envelope generator in Fig. 1. FIG. 2 is a block diagram showing another embodiment of the electronic musical instrument according to the invention with respect to a modified part of FIG. 1; 10...Keyboard, 11...Key press detection circuit, 12...
Sound generation assignment circuit, 13... first musical tone signal generation circuit,
14... Second musical tone signal generation circuit, 15... Adder, 16... Digital/analog converter, 19...
Envelope generator, 71... waveform table, 72...
...Address conversion unit, 94...Distribution circuit, 95...
PCM sound assignment circuit, 96...FM sound assignment circuit, 97...Selector, 98...Mode selection switch. RU 3'' 2 l2 π ADDRESS reading - 0 for each interval Figure 5 (Address for people) Figure 6 (a) (b) Figure 7 Figure 8 Procedural amendment (method) 1. of the case Indication Patent Application No. 951 of 1988 2, Name of Invention Electronic Musical Instrument 3, Relationship with the Amendment Person Case
Claims (11)
出力する音高指定手段と、 前記音高指定情報によって定まるピッチを持つ楽音信号
を、該ピッチに同期した実効サンプリング周波数に従っ
て発生すると共に共通の第１のサンプリング周波数に従
うサンプリングタイミングで出力する第１の楽音信号発
生手段と、 前記音高指定情報によって定まるピッチを持つ楽音信号
を発生し、このピッチに非同期の第２のサンプリング周
波数で該楽音信号を出力する第２の楽音信号発生手段と
、 前記第１及び第２の楽音信号発生手段の出力楽音信号を
加算するディジタル加算手段と、 前記ディジタル加算手段の出力楽音信号をアナログ変換
するディジタル／アナログ変換手段とを具え、前記第１
及び第２のサンプリング周波数が整数倍の関係である電
子楽器。(1) Pitch specifying means for outputting pitch specifying information specifying the pitch of a musical tone to be generated, and generating a musical tone signal having a pitch determined by the pitch specifying information according to an effective sampling frequency synchronized with the pitch. and a first musical tone signal generating means that outputs a musical tone signal at a sampling timing according to a common first sampling frequency, and a musical tone signal generating means that generates a musical tone signal having a pitch determined by the pitch designation information, and a second sampling frequency that is asynchronous to this pitch. a second musical tone signal generating means for outputting the musical tone signal at a second musical tone signal generating means; a digital adding means for adding the output musical tone signals of the first and second musical tone signal generating means; and analog conversion of the output musical tone signal of the digital adding means. digital/analog conversion means for converting the first
and an electronic musical instrument in which the second sampling frequency is an integral multiple.
のための第１のエンベロープ信号と前記第２の楽音信号
発生手段で発生する楽音信号のための第２のエンベロー
プ信号とを時分割多重で発生するエンベロープ発生手段
を更に具えた請求項１に記載の電子楽器。(2) A first envelope signal for a musical tone signal generated by the first musical tone signal generating means and a second envelope signal for a musical tone signal generated by the second musical tone signal generating means are time-divided. 2. The electronic musical instrument according to claim 1, further comprising envelope generating means for generating multiple envelopes.
が同一の集積回路チップ上に形成されている請求項２に
記載の電子楽器。(3) The electronic musical instrument according to claim 2, wherein at least the first and second musical tone signal generating means are formed on the same integrated circuit chip.
手段から時分割多重で与えられる前記第１及び第２のエ
ンベロープ信号を前記第１及び第２の楽音信号発生手段
に夫々振り分ける振り分け手段を含む請求項３に記載の
電子楽器。(4) The integrated circuit chip further includes distribution means for distributing the first and second envelope signals provided from the envelope generation means in a time-division multiplexed manner to the first and second musical tone signal generation means, respectively. The electronic musical instrument according to item 3.
した複数の楽音波形の波形データを予め記憶した記憶手
段を含み、選択された音色に対応する楽音波形の波形デ
ータをこの記憶手段から読み出し、読み出した波形デー
タにもとづき楽音信号を発生するものであり、 前記第２の楽音信号発生手段は、所定の楽音合成演算を
実行することにより楽音信号を発生するものである請求
項１に記載の電子楽器。(5) The first musical tone signal generation means includes a storage means that stores in advance waveform data of a plurality of musical sound waveforms corresponding to various tones, and the storage means stores waveform data of musical sound waveforms corresponding to the selected tone. 2. A musical tone signal according to claim 1, wherein the second musical tone signal generation means generates the musical tone signal by executing a predetermined musical tone synthesis operation. Electronic musical instruments listed.
合成演算は、周波数変調型の楽音合成演算である請求項
５に記載の電子楽器。(6) The electronic musical instrument according to claim 5, wherein the predetermined musical tone synthesis calculation in the second musical tone signal generating means is a frequency modulation type musical tone synthesis calculation.
２の楽音信号発生手段の出力楽音信号の加算割合を制御
する手段を具えた請求項１に記載の電子楽器。(7) The electronic musical instrument according to claim 1, further comprising means for controlling the addition ratio of the output musical tone signals of the first and second musical tone signal generating means in the digital adding means.
求項７に記載の電子楽器。(8) The electronic musical instrument according to claim 7, wherein the addition ratio is changed over time.
れた音高を示す音高指定情報を前記第１の楽音信号発生
手段及び第２の楽音信号発生手段の一方または両方に供
給する制御を前記モード選択手段で選択されたモードに
応じて行なう供給制御手段とを更に具えた請求項１に記
載の電子楽器。(9) Mode selection means and control for supplying pitch designation information indicating the pitch output from the pitch designation means to one or both of the first musical tone signal generation means and the second musical tone signal generation means. 2. The electronic musical instrument according to claim 1, further comprising supply control means for controlling the supply according to the mode selected by the mode selection means.
定手段と、 供給された音高指定情報によって定まるピッチを持つ楽
音信号を、該ピッチに同期した実効サンプリング周波数
に従って発生すると共に共通の第１のサンプリング周波
数に従うサンプリングタイミングで出力する第１の楽音
信号発生手段と、供給された音高指定情報によって定ま
るピッチを持つ楽音信号を発生し、このピッチに非同期
の第２のサンプリング周波数で該楽音信号を出力する第
２の楽音信号発生手段と、 モード選択手段と、 前記音高指定手段で指定された音高を示す音高指定情報
を前記第１の楽音信号発生手段及び第２の楽音信号発生
手段の一方または両方に供給する制御を前記モード選択
手段で選択されたモードに応じて行なう供給制御手段と を具え、同一の指定音高の楽音信号を前記第１及び第２
の楽音信号発生手段の両方で発生するか若しくは一方で
発生するかの制御を前記モード選択手段で選択されたモ
ードに応じて行なうことができるようにした電子楽器。(10) Pitch specifying means for specifying the pitch of a musical tone to be generated, and generating a musical tone signal having a pitch determined by the supplied pitch specifying information according to an effective sampling frequency synchronized with the pitch and having a common pitch. a first musical tone signal generating means that outputs a musical tone signal at a sampling timing according to a first sampling frequency; and a musical tone signal generating means that generates a musical tone signal having a pitch determined by the supplied pitch designation information, and generates a musical tone signal at a second sampling frequency asynchronous to the pitch; a second musical tone signal generation means for outputting the musical tone signal; a mode selection means; and a mode selection means for transmitting pitch designation information indicating the pitch specified by the pitch designation means to the first musical tone signal generation means and the second musical tone signal generation means. supply control means for controlling the supply of musical tone signals to one or both of the musical tone signal generation means according to the mode selected by the mode selection means, and supplying musical tone signals of the same specified pitch to the first and second musical tone signal generating means.
The electronic musical instrument is capable of controlling whether the musical tone signal is generated by both or one of the musical tone signal generating means according to the mode selected by the mode selecting means.
モードのどちらか一方を選択するものであり、前記供給
制御手段は、第１のモードが選択されたとき、全ての音
高に関する前記音高指定情報を前記第１及び第２の楽音
信号発生手段の両方に供給し、第２のモードが選択され
たとき、前記音高指定情報をその音高に応じて前記第１
の楽音信号発生手段または第２の楽音信号発生手段の一
方に掘り分けて供給するものである請求項１０に記載の
電子楽器。(11) The mode selection means selects either the first mode or the second mode, and when the first mode is selected, the supply control means controls all pitches. The pitch designation information is supplied to both the first and second musical tone signal generation means, and when the second mode is selected, the pitch designation information is supplied to the first and second musical tone signal generation means according to the pitch.
11. The electronic musical instrument according to claim 10, wherein the electronic musical instrument is separately supplied to one of the musical tone signal generating means and the second musical tone signal generating means.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP64000951A JP2570412B2 (en) | 1989-01-06 | 1989-01-06 | Electronic musical instrument |
| US07/460,502 US5094136A (en) | 1989-01-06 | 1990-01-03 | Electronic musical instrument having plural different tone generators employing different tone generation techniques |
| DE69026966T DE69026966T2 (en) | 1989-01-06 | 1990-01-04 | Electronic musical instrument with several different tone generators |
| EP90100137A EP0377459B1 (en) | 1989-01-06 | 1990-01-04 | Electronic musical instrument having plural different tone generators |
| SG1996008971A SG48333A1 (en) | 1989-01-06 | 1990-01-04 | Electronic musical instrument having plural different tone generators |
| HK188596A HK188596A (en) | 1989-01-06 | 1996-10-10 | Electronic musical instrument having plural different tone generators |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP64000951A JP2570412B2 (en) | 1989-01-06 | 1989-01-06 | Electronic musical instrument |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02181796A true JPH02181796A (en) | 1990-07-16 |
| JP2570412B2 JP2570412B2 (en) | 1997-01-08 |
Family
ID=11487983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP64000951A Expired - Fee Related JP2570412B2 (en) | 1989-01-06 | 1989-01-06 | Electronic musical instrument |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570412B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5319151A (en) * | 1988-12-29 | 1994-06-07 | Casio Computer Co., Ltd. | Data processing apparatus outputting waveform data in a certain interval |
| US5584034A (en) * | 1990-06-29 | 1996-12-10 | Casio Computer Co., Ltd. | Apparatus for executing respective portions of a process by main and sub CPUS |
| US5691493A (en) * | 1990-06-29 | 1997-11-25 | Casio Computer Co., Ltd. | Multi-channel tone generation apparatus with multiple CPU's executing programs in parallel |
-
1989
- 1989-01-06 JP JP64000951A patent/JP2570412B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5319151A (en) * | 1988-12-29 | 1994-06-07 | Casio Computer Co., Ltd. | Data processing apparatus outputting waveform data in a certain interval |
| US5726371A (en) * | 1988-12-29 | 1998-03-10 | Casio Computer Co., Ltd. | Data processing apparatus outputting waveform data for sound signals with precise timings |
| US5584034A (en) * | 1990-06-29 | 1996-12-10 | Casio Computer Co., Ltd. | Apparatus for executing respective portions of a process by main and sub CPUS |
| US5691493A (en) * | 1990-06-29 | 1997-11-25 | Casio Computer Co., Ltd. | Multi-channel tone generation apparatus with multiple CPU's executing programs in parallel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2570412B2 (en) | 1997-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4643066A (en) | Electronic musical instrument | |
| JPS644199B2 (en) | ||
| EP0311152B1 (en) | Tone signal generation device for an electronic musical instrument | |
| EP0377459B1 (en) | Electronic musical instrument having plural different tone generators | |
| US3888153A (en) | Anharmonic overtone generation in a computor organ | |
| JPS6325359B2 (en) | ||
| JPS6159396A (en) | Musical sound generator | |
| US4377960A (en) | Electronic musical instrument of waveform memory reading type | |
| KR900012197A (en) | Digital signal generator | |
| JPS6117000B2 (en) | ||
| US4890527A (en) | Mixing type tone signal generation device employing two channels generating tones based upon different parameter | |
| US4215614A (en) | Electronic musical instruments of harmonic wave synthesizing type | |
| JPS6140119B2 (en) | ||
| JPH02181796A (en) | Electronic musical instrument | |
| USRE33738E (en) | Electronic musical instrument of waveform memory reading type | |
| JPH02181797A (en) | Musical tone signal synthesizer | |
| US5698805A (en) | Tone signal generator for producing multioperator tone signals | |
| US5191161A (en) | Electronic musical instrument including waveshape memory and modifiable address control | |
| US5644098A (en) | Tone signal generator for producing multioperator tone signals | |
| US5665929A (en) | Tone signal generator for producing multioperator tone signals using an operator circuit including a waveform generator, a selector and an enveloper | |
| JP2915452B2 (en) | Tone generator | |
| US4174650A (en) | Envelope generator for an electronics musical instrument | |
| JPS61245195A (en) | Musical sound signal generator | |
| JPH0369119B2 (en) | ||
| JPS6030959B2 (en) | electronic musical instruments |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |