JPH02166792A - 多層スルーホールおよびその形成方法 - Google Patents
多層スルーホールおよびその形成方法Info
- Publication number
- JPH02166792A JPH02166792A JP32312488A JP32312488A JPH02166792A JP H02166792 A JPH02166792 A JP H02166792A JP 32312488 A JP32312488 A JP 32312488A JP 32312488 A JP32312488 A JP 32312488A JP H02166792 A JPH02166792 A JP H02166792A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor
- paste
- substrate
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000004020 conductor Substances 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims description 44
- 238000007650 screen-printing Methods 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000001035 drying Methods 0.000 claims description 6
- 238000010304 firing Methods 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 3
- 239000000919 ceramic Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009974 thixotropic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、基板に形成された透孔に複数のスルーホー
ル回路を形成する多層スルーホールおよびその形成方法
に関する。
ル回路を形成する多層スルーホールおよびその形成方法
に関する。
2以上のパターン面を有する多層プリント基板を設計す
る場合、電子部品の実装効率を向上させる目的で、各層
の導体パターンを電気的に接続することが行われる。こ
のような要求を満たすために、基板を貫通してスルーホ
ール回路を形成することがしばしばある。
る場合、電子部品の実装効率を向上させる目的で、各層
の導体パターンを電気的に接続することが行われる。こ
のような要求を満たすために、基板を貫通してスルーホ
ール回路を形成することがしばしばある。
従来、スルーホール回路は、基板を貫通して設けた透孔
の内壁面に導体を付着させ、この導体を介して各導体パ
ターン間を電気的に接続したものとなっている。そして
、そのスルーホール回路の形成には、導体パターンの形
成時に、主にエツチングやメツキの工程を繰り返して行
う方法が用いられている。
の内壁面に導体を付着させ、この導体を介して各導体パ
ターン間を電気的に接続したものとなっている。そして
、そのスルーホール回路の形成には、導体パターンの形
成時に、主にエツチングやメツキの工程を繰り返して行
う方法が用いられている。
ところで、基板の表裏両面に形成された導体パターンに
スルーホール回路を介在させる場合には、基板の表裏面
に貫通させた透孔に1つのスルーホール導体を設置して
いる。このようなスルーホール回路は、要求に応じて基
板の各所に設置するものとすると、スルーホールの増加
に比例して基板における電子部品の実装有効面積を縮小
させることになり、その分だけ部品の集積化を妨げてし
まうことになる。そして、主にエツチングやメツキの工
程を繰り返すスルーホール回路の形成方法で6よ、例え
ば、混成集積回路の基板に使用されるセラミック基板に
対しては、これを適用することが難しい。
スルーホール回路を介在させる場合には、基板の表裏面
に貫通させた透孔に1つのスルーホール導体を設置して
いる。このようなスルーホール回路は、要求に応じて基
板の各所に設置するものとすると、スルーホールの増加
に比例して基板における電子部品の実装有効面積を縮小
させることになり、その分だけ部品の集積化を妨げてし
まうことになる。そして、主にエツチングやメツキの工
程を繰り返すスルーホール回路の形成方法で6よ、例え
ば、混成集積回路の基板に使用されるセラミック基板に
対しては、これを適用することが難しい。
そこで、この発明は、基板に設けた透孔に2以上のスル
ーホール導体を設けることによって複数のスルーホール
回路を共用させ、基板への電子部品の実装密度を向上さ
せることができ、なおかつ、セラミックなどで形成され
た基板にも適用することができる多層スルーホールおよ
びその形成方法の提供を目的とする。
ーホール導体を設けることによって複数のスルーホール
回路を共用させ、基板への電子部品の実装密度を向上さ
せることができ、なおかつ、セラミックなどで形成され
た基板にも適用することができる多層スルーホールおよ
びその形成方法の提供を目的とする。
〔課題を解決するための手段]
この発明の多層スルーホールは、基板に形成した透孔に
少なくとも2以上のスルーホール導体を両者間に誘電体
層を挟んで設置したことを特徴とするものである。
少なくとも2以上のスルーホール導体を両者間に誘電体
層を挟んで設置したことを特徴とするものである。
そして、この発明の多層スルーホールの形成方法は、基
板面に開口した透孔の周縁部にスクリーン印刷によって
導体ペーストを塗布し、この導体ペーストを前記透孔の
内壁面に流動させた後、この導体ペーストを乾燥、焼成
して第1のスルーホール導体を形成する工程と、前記第
1のスルーホール導体を形成した前記透孔の周縁部にス
クリーン印刷によって誘電体ペーストを塗布し、この誘
電体ペーストを前記透孔の内壁面に流動させた後、この
誘電体ペーストを乾燥、焼成して誘電体層を形成する工
程と、前記誘電体層を形成した前記透孔の周縁部にスク
リーン印刷によって導体ペーストを塗布し、この導体ペ
ーストを前記透孔の内壁面に流動させた後、この導体ペ
ーストを乾燥、焼成して第2のスルーホール導体を形成
する工程とからなることを特徴とするものである。
板面に開口した透孔の周縁部にスクリーン印刷によって
導体ペーストを塗布し、この導体ペーストを前記透孔の
内壁面に流動させた後、この導体ペーストを乾燥、焼成
して第1のスルーホール導体を形成する工程と、前記第
1のスルーホール導体を形成した前記透孔の周縁部にス
クリーン印刷によって誘電体ペーストを塗布し、この誘
電体ペーストを前記透孔の内壁面に流動させた後、この
誘電体ペーストを乾燥、焼成して誘電体層を形成する工
程と、前記誘電体層を形成した前記透孔の周縁部にスク
リーン印刷によって導体ペーストを塗布し、この導体ペ
ーストを前記透孔の内壁面に流動させた後、この導体ペ
ーストを乾燥、焼成して第2のスルーホール導体を形成
する工程とからなることを特徴とするものである。
(作 用〕
この発明の多層スルーホールでは、基板の表裏両面を貫
通して設けた透孔に少なくとも2以上のスルーホール導
体を両者間に誘電体層を挾んで設置することにより、2
以上のスルーホール導体間の電気的な絶縁を誘電体層を
以て保持し、透孔に2以上のスルーホール回路を電気的
に独立して形成する。
通して設けた透孔に少なくとも2以上のスルーホール導
体を両者間に誘電体層を挾んで設置することにより、2
以上のスルーホール導体間の電気的な絶縁を誘電体層を
以て保持し、透孔に2以上のスルーホール回路を電気的
に独立して形成する。
そして、この発明の多層スルーホールの形成方法によれ
ば、基板面に開口した透孔の周縁部にスクリーン印刷に
よって導体ペーストを塗布し、この導体ペーストを透孔
の内壁面に流動させた後、この導体ペーストを乾燥、焼
成して第1のスルーホール導体を形成し、第1のスルー
ホール導体を形成した透孔の周縁部にスクリーン印刷に
よって誘電体ペーストを塗布し、この誘電体ペーストを
透孔の内壁面に流動させた後、この誘電体ペーストを乾
燥、焼成して誘電体層を形成し、誘電体層を形成した透
孔の周縁部にスクリーン印刷によって導体ペーストを塗
布し、この導体ペーストを透孔の内壁面に流動させた後
、この導体ペーストを乾燥、焼成して第2のスルーホー
ル導体を形成する。
ば、基板面に開口した透孔の周縁部にスクリーン印刷に
よって導体ペーストを塗布し、この導体ペーストを透孔
の内壁面に流動させた後、この導体ペーストを乾燥、焼
成して第1のスルーホール導体を形成し、第1のスルー
ホール導体を形成した透孔の周縁部にスクリーン印刷に
よって誘電体ペーストを塗布し、この誘電体ペーストを
透孔の内壁面に流動させた後、この誘電体ペーストを乾
燥、焼成して誘電体層を形成し、誘電体層を形成した透
孔の周縁部にスクリーン印刷によって導体ペーストを塗
布し、この導体ペーストを透孔の内壁面に流動させた後
、この導体ペーストを乾燥、焼成して第2のスルーホー
ル導体を形成する。
第1図は、この発明の多層スルーホールの実施例を示す
。
。
第1図の(A)および(B)に示すように、アルミナセ
ラミックなどからなる基板2の所定の位置には、第1の
スルーホール導体4Aおよび第2のスルーホール導体4
Bで構成される多層スルーホールが、両者間に設置され
た絶縁手段としての誘電体層6を介して基板2の表面S
と裏面Rとを貫通する透孔8を共有して同心円状に設置
されている。そして、基板2の表面Sおよび裏面Rに臨
む各スルーホール導体4A、4Bの周辺には、所望の電
子回路に応じた各導体パターンIOA、10B、10C
110Dがそれぞれ設置されており、基板2の表面Sと
裏面Rとの間の対応する導体パターンIOA、IOBと
、導体パターン10C,IODとが、スルーホール導体
4A。
ラミックなどからなる基板2の所定の位置には、第1の
スルーホール導体4Aおよび第2のスルーホール導体4
Bで構成される多層スルーホールが、両者間に設置され
た絶縁手段としての誘電体層6を介して基板2の表面S
と裏面Rとを貫通する透孔8を共有して同心円状に設置
されている。そして、基板2の表面Sおよび裏面Rに臨
む各スルーホール導体4A、4Bの周辺には、所望の電
子回路に応じた各導体パターンIOA、10B、10C
110Dがそれぞれ設置されており、基板2の表面Sと
裏面Rとの間の対応する導体パターンIOA、IOBと
、導体パターン10C,IODとが、スルーホール導体
4A。
4Bを介して電気的に接続されている。なお、各スルー
ホール導体4A、4Bおよび各導体パターンIOA〜I
ODは個別に形成されるものではなく、電気的な接続関
係を有するもの同士については同時に形成される。
ホール導体4A、4Bおよび各導体パターンIOA〜I
ODは個別に形成されるものではなく、電気的な接続関
係を有するもの同士については同時に形成される。
また、各スルーホール導体4A、4Bおよび誘電体層6
の設置状態については、第1図の(C)に示すように、
基板2の透孔8に第1のスルーホール導体4Aが設置さ
れ、スルーホール導体4Aを被覆して誘電体層6が設置
され、さらに、誘電体N6の上に第2のスルーホール導
体4Bが設置されたものとなっている。また、各スルー
ホール導体4A、4Bと各導体パターンl0A−10D
との接続状態については、第1図の(D)に示すように
、基板2の表面Sの導体パターンIOAと裏面只の導体
パターンIOBとがスルーホール導体4Aを以て接続さ
れており、また、基板2の表面Sの導体パターン10C
と裏面Rの導体パターンIODとがスルーホール導体4
Bを以て接続されている。
の設置状態については、第1図の(C)に示すように、
基板2の透孔8に第1のスルーホール導体4Aが設置さ
れ、スルーホール導体4Aを被覆して誘電体層6が設置
され、さらに、誘電体N6の上に第2のスルーホール導
体4Bが設置されたものとなっている。また、各スルー
ホール導体4A、4Bと各導体パターンl0A−10D
との接続状態については、第1図の(D)に示すように
、基板2の表面Sの導体パターンIOAと裏面只の導体
パターンIOBとがスルーホール導体4Aを以て接続さ
れており、また、基板2の表面Sの導体パターン10C
と裏面Rの導体パターンIODとがスルーホール導体4
Bを以て接続されている。
このように、各スルーホール導体4A、4Bが、誘電体
N6を以て絶縁が保持されて各導体パターンIOA〜I
ODに接続されることにより、それぞれ電気的に独立し
たスルーホール回路が透孔8に形成されることになる。
N6を以て絶縁が保持されて各導体パターンIOA〜I
ODに接続されることにより、それぞれ電気的に独立し
たスルーホール回路が透孔8に形成されることになる。
次に、第2図は、多層スルーホールの形成方法の実施例
を示す。
を示す。
第2図の(A)に示すように、所定の肉厚を有する基板
2の所定の位置には、その表面Sと裏面Rとを貫通して
、円形断面を有する透孔8が設けられる。透孔8の口径
は、透孔8の周縁部12および内壁面14にわたって形
成される第1のスルーホール導体4Aおよび第2のスル
ーホール導体4Bとともに、絶縁物としての誘電体層6
の各膜厚を考慮して決定される。
2の所定の位置には、その表面Sと裏面Rとを貫通して
、円形断面を有する透孔8が設けられる。透孔8の口径
は、透孔8の周縁部12および内壁面14にわたって形
成される第1のスルーホール導体4Aおよび第2のスル
ーホール導体4Bとともに、絶縁物としての誘電体層6
の各膜厚を考慮して決定される。
そこで、基vi、2の表面Sには、第2図の(B)に示
すように、スルーホール導体4Aと、導体パターンIO
A、10Cとを形成するための導体ペースト16が、ス
クリーン印刷により一時に塗布される。このとき、透孔
8の周縁部12には、スルーホール導体4Aを形成する
ための導体ペースト16が透孔8の周縁部12から円形
断面の中心方向に張り出すように塗布される。透孔8内
に張り出した導体ペースト16は、透孔8の内壁面14
に設置されるスルーホール導体4Aを形成するためのも
のであり、その塗布量は、基板2の表面Sから透孔8の
内部に向かってスルーホール導体4Aの2分の1以上が
形成されるように決定される。この導体ペースト16の
塗布量は、そのチクソトロピック性を十分に考慮して設
定される。
すように、スルーホール導体4Aと、導体パターンIO
A、10Cとを形成するための導体ペースト16が、ス
クリーン印刷により一時に塗布される。このとき、透孔
8の周縁部12には、スルーホール導体4Aを形成する
ための導体ペースト16が透孔8の周縁部12から円形
断面の中心方向に張り出すように塗布される。透孔8内
に張り出した導体ペースト16は、透孔8の内壁面14
に設置されるスルーホール導体4Aを形成するためのも
のであり、その塗布量は、基板2の表面Sから透孔8の
内部に向かってスルーホール導体4Aの2分の1以上が
形成されるように決定される。この導体ペースト16の
塗布量は、そのチクソトロピック性を十分に考慮して設
定される。
導体ペースト16が塗布された基板2には、その裏面R
から真空ポンプなどの吸気装置を用いることにより、矢
印Pで示すように、透孔8に基板2の表面Sから裏面R
に向かう吸気圧を作用させる。この結果、透孔8の周縁
部12から透孔8内に張り出している導体ペースト16
は、透孔8の内部に強制的に流動させられ、透孔8の内
壁面14には、第2図の(C)に示すように、所定の量
の導体ペースト16が塗布される。このような吸気装置
による吸気によって透孔8内への導体ペースト16の移
動は、基板2に対する導体ペースト16の塗布とともに
行うことが可能である。
から真空ポンプなどの吸気装置を用いることにより、矢
印Pで示すように、透孔8に基板2の表面Sから裏面R
に向かう吸気圧を作用させる。この結果、透孔8の周縁
部12から透孔8内に張り出している導体ペースト16
は、透孔8の内部に強制的に流動させられ、透孔8の内
壁面14には、第2図の(C)に示すように、所定の量
の導体ペースト16が塗布される。このような吸気装置
による吸気によって透孔8内への導体ペースト16の移
動は、基板2に対する導体ペースト16の塗布とともに
行うことが可能である。
そして、導体ペース)16を塗布した基Fj、2は、1
50°C前後の恒温槽に収容して3分間はど乾燥するこ
とにより、導体ペースト16の固着が促進される。次に
、乾燥した導体ペースト16を850°C前後の恒温槽
で焼成して固化し、スルーホール導体4Aの一部と導体
パターンIOA、IOCとが形成される。
50°C前後の恒温槽に収容して3分間はど乾燥するこ
とにより、導体ペースト16の固着が促進される。次に
、乾燥した導体ペースト16を850°C前後の恒温槽
で焼成して固化し、スルーホール導体4Aの一部と導体
パターンIOA、IOCとが形成される。
次に、基板2の表面Sへのスルーホール導体4Aの一部
と導体パターンIOA、10Cとが形成されると、基板
2の裏面Rから導体ペースト16が塗布される。基板2
の裏面Rへの導体ペースト16の塗布も、表面S側と同
様の方法で成され、第2図の(D)に示すように、基板
2の裏面Rからスルーホール導体4Aと、導体パターン
10B、10Dとを形成するための導体ペースト16が
、スクリーン印刷により一時に塗布される。
と導体パターンIOA、10Cとが形成されると、基板
2の裏面Rから導体ペースト16が塗布される。基板2
の裏面Rへの導体ペースト16の塗布も、表面S側と同
様の方法で成され、第2図の(D)に示すように、基板
2の裏面Rからスルーホール導体4Aと、導体パターン
10B、10Dとを形成するための導体ペースト16が
、スクリーン印刷により一時に塗布される。
透孔8の内壁面14への導体ペースト16の塗布も、真
空ポンプなどの吸気装置により同様に成さ・れ、第3図
の(E)に示すように、透孔8の内壁面14に流動した
導体ペースト16は基板2の表面S側から形成されたス
ルーホール導体4Aに接続される。
空ポンプなどの吸気装置により同様に成さ・れ、第3図
の(E)に示すように、透孔8の内壁面14に流動した
導体ペースト16は基板2の表面S側から形成されたス
ルーホール導体4Aに接続される。
基板2の裏面Rへの導体ペースト16の塗布を行った後
、再びこれを乾燥、焼成することにより導体ペースト1
6の固化が図られる。そして、基板2の表面Sおよび裏
面Rには、第3図の(F)に示すように、透孔8の内壁
面14に沿ってスルーホール導体4Aが完全に形成され
、導体パターンIOAと導体パターンIOBとがスルー
ホール導体4Aを介して電気的に接続される。ここで、
形成を・完了したスルーホール導体4Aおよび各導体パ
ターンIOA〜IODの厚膜は、およそ10μmあれば
十分である。
、再びこれを乾燥、焼成することにより導体ペースト1
6の固化が図られる。そして、基板2の表面Sおよび裏
面Rには、第3図の(F)に示すように、透孔8の内壁
面14に沿ってスルーホール導体4Aが完全に形成され
、導体パターンIOAと導体パターンIOBとがスルー
ホール導体4Aを介して電気的に接続される。ここで、
形成を・完了したスルーホール導体4Aおよび各導体パ
ターンIOA〜IODの厚膜は、およそ10μmあれば
十分である。
次に、スルーホール導体4Aが形成された基板2には、
第3図の(G)に示すように、スルーホール導体4Aを
被覆して、その表面Sから誘電体ペースト18が塗布さ
れる。この誘電体ペースト18は、乾燥、焼成による固
化とともに良好な絶縁効果を有する誘電体層6となる。
第3図の(G)に示すように、スルーホール導体4Aを
被覆して、その表面Sから誘電体ペースト18が塗布さ
れる。この誘電体ペースト18は、乾燥、焼成による固
化とともに良好な絶縁効果を有する誘電体層6となる。
ここで、誘電体ペースト18の塗布は、その絶縁効果を
より向上させる目的で、膜厚が30〜40μmはどにな
るように、その塗布を数回に分けて施すとよい。
より向上させる目的で、膜厚が30〜40μmはどにな
るように、その塗布を数回に分けて施すとよい。
透孔8の内壁面14には、第4図の(H)に示すように
、基板2の裏面Rからも誘電体ペースト1日が塗布され
る。これも、導体ペース)16の内壁面14への塗布と
同様に、吸気圧を作用させ、誘電体ペース)1Bを強制
的に流動させて行われる。そして、第4図の(I)に示
すように、スルーホール導体4Aの形成と同様に、誘電
体ペースト18は乾燥、焼成の工程を経た後、所定の形
状の誘電体層6が形成される。
、基板2の裏面Rからも誘電体ペースト1日が塗布され
る。これも、導体ペース)16の内壁面14への塗布と
同様に、吸気圧を作用させ、誘電体ペース)1Bを強制
的に流動させて行われる。そして、第4図の(I)に示
すように、スルーホール導体4Aの形成と同様に、誘電
体ペースト18は乾燥、焼成の工程を経た後、所定の形
状の誘電体層6が形成される。
誘電体層6が形成された基板2の表面Sには、第4図の
(J)に示すように、誘電体層6の上に第2のスルーホ
ール導体4Bを形成するための導体ペース)16が塗布
され、導体パターンIOCとの接続が図られる。次に、
基板2の裏面Rからも導体ペースト16が塗布され、導
体パターン10Dとの接続が図られ、第4図の(K)に
示すように、乾燥、焼成の工程を経て、誘電体層6の上
に所定の形状のスルーホール導体4Bが形成される。
(J)に示すように、誘電体層6の上に第2のスルーホ
ール導体4Bを形成するための導体ペース)16が塗布
され、導体パターンIOCとの接続が図られる。次に、
基板2の裏面Rからも導体ペースト16が塗布され、導
体パターン10Dとの接続が図られ、第4図の(K)に
示すように、乾燥、焼成の工程を経て、誘電体層6の上
に所定の形状のスルーホール導体4Bが形成される。
以上、2N構造の多層スルーホールおよびその形成方法
について説明したが、いっそうの多層化を望む場合には
、誘電体層6を介して順次、導体ペースト16を塗布す
ることにより、第3、第4のスルーホール導体4を形成
していけばよい。この場合、スルーホール導体4および
誘電体層6の膜厚による透孔8の口径の縮小を考慮して
、予め、基板2の形成の時点から透孔8の口径を大きめ
に形成しておく必要がある。
について説明したが、いっそうの多層化を望む場合には
、誘電体層6を介して順次、導体ペースト16を塗布す
ることにより、第3、第4のスルーホール導体4を形成
していけばよい。この場合、スルーホール導体4および
誘電体層6の膜厚による透孔8の口径の縮小を考慮して
、予め、基板2の形成の時点から透孔8の口径を大きめ
に形成しておく必要がある。
また、この実施例では、混成集積回路に使用されるアル
ミナセラミックなどの基板2に形成した多層スルーホー
ルについて説明したが、基板2の種類はこれに限定され
るものではなく、スクリーン印刷による印刷回路の形成
が可能な基板2に対しては、この発明の多層スルーホー
ルおよびその形成方法を同様に適用することができる。
ミナセラミックなどの基板2に形成した多層スルーホー
ルについて説明したが、基板2の種類はこれに限定され
るものではなく、スクリーン印刷による印刷回路の形成
が可能な基板2に対しては、この発明の多層スルーホー
ルおよびその形成方法を同様に適用することができる。
以上説明したように、この発明の多層スルーホールによ
れば、基板上の透孔に2以上のスルーホール導体を形成
することができるので、透孔の設置数を減少させること
ができ、その結果、電子部品の実装効率を向上させるこ
とができる。
れば、基板上の透孔に2以上のスルーホール導体を形成
することができるので、透孔の設置数を減少させること
ができ、その結果、電子部品の実装効率を向上させるこ
とができる。
そして、この発明の多層スルーホールの形成方法によれ
ば、スクリーン印刷により導体ペーストおよび誘電体ペ
ーストを塗布するので、セラミック基板にも多層スルー
ホールを容易に形成することができ、混成集積回路に用
いられる基板のパターン設計を有効に行うことができる
。
ば、スクリーン印刷により導体ペーストおよび誘電体ペ
ーストを塗布するので、セラミック基板にも多層スルー
ホールを容易に形成することができ、混成集積回路に用
いられる基板のパターン設計を有効に行うことができる
。
第1図はこの発明の多層スルーホールの実施例を示す構
成図、第2図ないし第4図)まこの発明の多層スルーホ
ールの形成方法の実施例を示す工程図である。 2・・・基板 4A・・・第1のスルーホール導体 4B・・・第2のスルーホール導体 6・・・誘電体層 8・・・透孔 12・・・周縁部 14・・・内壁面 :透孔 周縁部
成図、第2図ないし第4図)まこの発明の多層スルーホ
ールの形成方法の実施例を示す工程図である。 2・・・基板 4A・・・第1のスルーホール導体 4B・・・第2のスルーホール導体 6・・・誘電体層 8・・・透孔 12・・・周縁部 14・・・内壁面 :透孔 周縁部
Claims (2)
- 1.基板に形成した透孔に少なくとも2以上のスルーホ
ール導体を両者間に誘電体層を挟んで設置したことを特
徴とする多層スルーホール。 - 2.基板面に開口した透孔の周縁部にスクリーン印刷に
よって導体ペーストを塗布し、この導体ペーストを前記
透孔の内壁面に流動させた後、この導体ペーストを乾燥
、焼成して第1のスルーホール導体を形成する工程と、 前記第1のスルーホール導体を形成した前記透孔の周縁
部にスクリーン印刷によって誘電体ペーストを塗布し、
この誘電体ペーストを前記透孔の内壁面に流動させた後
、この誘電体ペーストを乾燥、焼成して誘電体層を形成
する工程と、 前記誘電体層を形成した前記透孔の周縁部にスクリーン
印刷によって導体ペーストを塗布し、この導体ペースト
を前記透孔の内壁面に流動させた後、この導体ペースト
を乾燥、焼成して第2のスルーホール導体を形成する工
程とからなることを特徴とする多層スルーホールの形成
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32312488A JPH02166792A (ja) | 1988-12-21 | 1988-12-21 | 多層スルーホールおよびその形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32312488A JPH02166792A (ja) | 1988-12-21 | 1988-12-21 | 多層スルーホールおよびその形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02166792A true JPH02166792A (ja) | 1990-06-27 |
Family
ID=18151353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32312488A Pending JPH02166792A (ja) | 1988-12-21 | 1988-12-21 | 多層スルーホールおよびその形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02166792A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147470A (ja) * | 1993-11-26 | 1995-06-06 | Nec Corp | スルーホール |
KR100489820B1 (ko) * | 2002-11-19 | 2005-05-16 | 삼성전기주식회사 | 세라믹 다층기판 및 그 제조방법 |
KR100495211B1 (ko) * | 2002-11-25 | 2005-06-14 | 삼성전기주식회사 | 세라믹 다층기판 및 그 제조방법 |
-
1988
- 1988-12-21 JP JP32312488A patent/JPH02166792A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147470A (ja) * | 1993-11-26 | 1995-06-06 | Nec Corp | スルーホール |
KR100489820B1 (ko) * | 2002-11-19 | 2005-05-16 | 삼성전기주식회사 | 세라믹 다층기판 및 그 제조방법 |
US6965161B2 (en) | 2002-11-19 | 2005-11-15 | Samsung Electro-Mechanics Co., Ltd. | Ceramic multilayer substrate and method for manufacturing the same |
KR100495211B1 (ko) * | 2002-11-25 | 2005-06-14 | 삼성전기주식회사 | 세라믹 다층기판 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5745333A (en) | Laminar stackable circuit board structure with capacitor | |
US4783815A (en) | Manufacturing miniature hearing aid having a multi-layer circuit arrangement | |
KR960020643A (ko) | 스택 가능형 회로 기판층의 제조 방법 | |
JPS5819160B2 (ja) | 多層プリント回路板 | |
JPH04283992A (ja) | プリント回路基板の製造方法 | |
JPH02166792A (ja) | 多層スルーホールおよびその形成方法 | |
JPH05335713A (ja) | 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法 | |
JPS5998597A (ja) | 多層プリント配線板 | |
JPS592198B2 (ja) | タソウインサツハイセンバンノセイゾウホウホウ | |
JPH04217389A (ja) | 厚膜多層回路基板及びその製造方法 | |
JPH0774475A (ja) | メッシュパターン構造 | |
JPS62212280A (ja) | セラミツク基板の製造方法 | |
JPH0221688A (ja) | 導体形成プラスチック樹脂基板 | |
JPS58143598A (ja) | 電子回路部品 | |
JPH0256991A (ja) | 印刷配線板の製造方法 | |
JPH03255691A (ja) | プリント配線板 | |
WO1979000860A1 (en) | Ceramic condenser and method of manufacturing the same | |
JPH0513903A (ja) | メタルコア基板及びその製造方法 | |
JPH02260599A (ja) | 多層基板の製造法 | |
JPH06112653A (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
JPS60167497A (ja) | 多層回路基板の製造方法 | |
JPH0256999A (ja) | 多層印刷配線板の製造方法 | |
JPS5858834B2 (ja) | タソウインサツハイセンバンノセイゾウホウ | |
JPH0371698A (ja) | 印刷配線用基板の製造方法 | |
JPS63102398A (ja) | セラミツク回路基板の製造方法 |