JPH02165794A - Video signal separator - Google Patents

Abstract

PURPOSE:To execute accurate Y/C separation by making information to indicate the relation between a certain signal and a signal obtained by delaying the certain signal into n-bit information, delaying the information for (m) horizontal period, and after that using the delayed information as information for selecting a chrominance signal. CONSTITUTION:A selecting circuit 15 outputs a control signal to select and determine which signal is to be selected as a chrominance signal output out of four signals, B, B/2-A/2, B/2-C/2, and B/2-A/4-C/4 according to signals A-C, and switching circuit 13 outputs any of the outputs of multiplier circuits 9, 10, and 12 and the signal B and makes the output into the chrominance signal output. An arithmetic circuit 14 subtracts the chrominance signal output to be outputted by the switching circuit 13 from the output of a first delay circuit 1 and makes the subtracted result into a luminance signal output. Thus, the more accurate Y/C separation can be executed without increasing a circuit scale so much.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はビデオテープレコーダーなどに用いられる輝度
信号と色信号の分１！ＩＩ（以下Ｙ／Ｃ分離と略す）に
使用して有効な映像信号分離装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention can be used in video tape recorders and the like to divide the luminance signal and color signal into half! The present invention relates to a video signal separation device that is effective for use in II (hereinafter abbreviated as Y/C separation).

従来の技術 近年、民生用のビデオテープレコーダーは、高画質化の
要求が高まっており、Ｙ／Ｃ分ｍ装置の重要性が増して
いる。Ｙ／Ｃ分離は、くし形フィルターが使用されるが
くシ形フィルクーはライン間で信号が変化していないこ
とが前提であり、フィン間で信号が変化している時には
ドツト妨害などがでないように適応的な分離を行う必要
がある。2. Description of the Related Art In recent years, there has been an increasing demand for higher image quality in consumer video tape recorders, and the importance of Y/C minute devices has increased. Y/C separation is based on the premise that the signal does not change between lines in the case of a comb filter, and when the signal changes between fins, it is necessary to prevent dot interference etc. Adaptive separation needs to be done.

そのため、いくつかの色信号出力の選択が可能になって
おり、選択可能な色信号出力からどの出力を選ぶかを判
断する選択回路が特に重要となる。Therefore, it is possible to select from several color signal outputs, and a selection circuit that determines which output to select from the selectable color signal outputs is particularly important.

以下、図面を参照しながら、上述した従来のＹ／Ｃ分離
装置の一例について説明する。Hereinafter, an example of the above-mentioned conventional Y/C separation device will be described with reference to the drawings.

＠７図は、従来のＹ／Ｃ分離で用いられる選択回路とそ
の周辺の回路である。第７図において、６４は第１の遅
延回路、６６は第２の遅延回路である。ともに遅延量は
１水平期間（１Ｈ）である。Figure @7 shows a selection circuit and its peripheral circuits used in conventional Y/C separation. In FIG. 7, 64 is a first delay circuit, and 66 is a second delay circuit. In both cases, the delay amount is one horizontal period (1H).

６８は選択回路である。映像信号は、第１の遅延回路６
４に入力される。第１の遅延回路６４の出力は、第２の
遅延＠に６６に入力される。前記入力映像信号と、前記
第１の遅延回路６４の出力信号と、前記第２の遅延回路
６６の出力信号とが選択回路６ｅに入力され、入力され
た信号に応じて選択する色信号出力を決定し、制御信号
を出力する。68 is a selection circuit. The video signal is sent to the first delay circuit 6
4 is input. The output of the first delay circuit 64 is input to the second delay@66. The input video signal, the output signal of the first delay circuit 64, and the output signal of the second delay circuit 66 are input to a selection circuit 6e, which selects a color signal output according to the input signals. Decide and output a control signal.

発明が解決しようとする課題 上記の例では、選択回路に入力される信号が、３つで現
在処理すべき信号と、１Ｈ前の信号、１Ｈ後の信号の関
係によって選択出力を決定している。Problems to be Solved by the Invention In the above example, there are three signals input to the selection circuit, and the selected output is determined by the relationship between the signal to be currently processed, the signal 1H before, and the signal after 1H. .

遅延回路の量を多くして、もう少し離れたフィンの状況
を見ることがより正確なＹ／Ｃ分離を行うための条件と
なるのであるが、１Ｈ遅延をテ゛シタμ処理によって行
う場合、通常映像信号では８ビツト必要となるため、回
路規模が大きくなってしまうという問題点がおった。The condition for more accurate Y/C separation is to increase the amount of delay circuits and see the situation of the fins that are a little further away.However, when performing 1H delay by transmitter μ processing, the normal video signal However, since 8 bits are required, there is a problem in that the circuit scale becomes large.

本発明は、上記問題点に鑑み、回路規模をあまり増やさ
ずに、より正確なＹ／Ｃ分陣０行える映像信号分離装置
を提供するものである。In view of the above-mentioned problems, the present invention provides a video signal separation device that can perform more accurate Y/C division 0 without significantly increasing the circuit scale.

課題を解決するための手段 上記問題点を解決するため、本発明の映像信号分離装置
は、色信号出力の選択を行う選択回路の構成が、前記選
択回路に入力される複数の映像信号の関係をある一定の
種類からなる相関値に変換する変換回路と、前記変換回
路から出力される相関値をｎ（ｎは整数）水平期間遅延
させ、かつ、１水平期間ごとに出力を出すことが可能な
遅延回路と、前記遅延回路から出力された１つ以上の相
関値と前記選択回路に入力された複数の映像信号とから
色信号の選択を行い、選択結果に応じた制御信号を出力
する選択決定回路とからなる。Means for Solving the Problems In order to solve the above-mentioned problems, the video signal separation device of the present invention provides a video signal separation device in which the configuration of a selection circuit that selects a color signal output is determined based on the relationship between a plurality of video signals input to the selection circuit. A conversion circuit that converts a correlation value into a certain type of correlation value, and a correlation value output from the conversion circuit that can be delayed by n (n is an integer) horizontal period and output every horizontal period. a delay circuit, selecting a color signal from one or more correlation values output from the delay circuit and a plurality of video signals input to the selection circuit, and outputting a control signal according to the selection result. It consists of a decision circuit.

作用 本究明は上記した構成によって、選択回路に入力された
情報からいったん相関情報を作成し、作成した相関情報
を遅延回路で遅延させ、選択回路に入力された情報と０
１１記遅延した相関情報とから最終的な出力選択を行う
ため、より正確な情報分析が可能でかつ、相関情報のみ
を遅延させているため、メモリー量が少なくてすみ、回
路規模が小さくてすむ。The main function of the investigation is to use the above-described configuration to create correlation information from the information input to the selection circuit, delay the created correlation information in the delay circuit, and mix it with the information input to the selection circuit.
11. Final output selection is made from the delayed correlation information, allowing more accurate information analysis, and since only the correlation information is delayed, less memory is required and the circuit size is smaller. .

実施例 以下本発明の一実施例であるＮＴＳＣ用の映像信号分離
装置について、図面を参照しながら説明する。第１図は
、本究明のＹ／Ｃ分離装置を示すブロック図である。Embodiment Hereinafter, a video signal separation device for NTSC, which is an embodiment of the present invention, will be described with reference to the drawings. FIG. 1 is a block diagram showing the Y/C separation device of the present invention.

第１図において、１は第１の遅延回路であり、遅延期間
は１水平期間である。２は色信号帯域を通過させる第１
の帯域通過フィルターである。３は第２の帯域通過フィ
ルターであり、特性は第１の帯域通過フィルター（以下
ＢＰＦと略す）２と等しい。４は第２の遅延回路で遅延
期間は１水平期間である。？、８，１１および１４は演
算回路路である。１６は選択回路、１３は切換回路であ
る。In FIG. 1, 1 is a first delay circuit, and the delay period is one horizontal period. 2 is the first filter that passes the color signal band.
It is a bandpass filter. 3 is a second band pass filter, and the characteristics are the same as those of the first band pass filter (hereinafter abbreviated as BPF) 2. 4 is a second delay circuit whose delay period is one horizontal period. ? , 8, 11 and 14 are arithmetic circuit circuits. 16 is a selection circuit, and 13 is a switching circuit.

以上のように構成されたＹ／Ｃ分離装置について、以下
第１図を用いてその動作を説明する。The operation of the Y/C separation device configured as described above will be explained below with reference to FIG.

映像は号は、第１のＢＰＦ２により色信号帯域成分が分
離された信号Ａが出力される。また映（Φ信号は第１の
ｄ延回路１によって１水平期間遅延される。第１の遅延
回路１の出力は、第２０ＢＰＦ３に入力され色信号帯域
成分が分離された信号Ｂが出力される。第２のＢＰＦ３
から出力された信号Ｂは第２の遅延回路４によって１水
平期間遅延される。第２の遅延回路４の出力される信号
を信号Ｃとする。演算回路７で信号Ｂから信号Ｃが減た
、演算回路８で信号Ｂから信号Ａが減算され、演算回路
１１で、乗算回路ｅの出力と乗算回路１０の出力とを加
算し、加算された出力は乗算回路１２一−Ｃとなる。そ
して、乗算回路９，１０，１２の出力および信号Ｂは、
切換回路１３に入力される。また信号Ａ、Ｂ、Ｃは選択
回路１６に入力される。選択回路１６では、信号Ａ、Ｂ
、Ｃの信号に応じて、色信号出力として、Ｂ、−Ｂ−−
Ａ。As for the video signal, a signal A whose color signal band components are separated by the first BPF 2 is output. Further, the video signal (Φ) is delayed by one horizontal period by the first d delay circuit 1.The output of the first delay circuit 1 is input to the 20th BPF 3, and the signal B from which the color signal band components are separated is output. .Second BPF3
The signal B output from the second delay circuit 4 is delayed by one horizontal period. The signal output from the second delay circuit 4 is referred to as signal C. The arithmetic circuit 7 subtracted the signal C from the signal B, the arithmetic circuit 8 subtracted the signal A from the signal B, and the arithmetic circuit 11 added the output of the multiplier circuit e and the output of the multiplier circuit 10. The output becomes the multiplication circuit 12-C. The outputs of the multiplication circuits 9, 10, and 12 and the signal B are
It is input to the switching circuit 13. Further, the signals A, B, and C are input to the selection circuit 16. In the selection circuit 16, the signals A, B
, C, the color signal output is B, -B--
A.

ΣＢ−−ｉ、Ｃ，ΣＢ　−、Ａ−、Ｃの４つの信号の中
からどの信号を選択するかを選択決定する制御信号を出
力して、切換回路１３に入力する。切換回路１３では、
選択回路１６から出力された制御信号に応じて、乗算回
路９，１０．１２の出力および信号Ｂのいずれかを出力
して色信号出力とする。A control signal for selecting and determining which signal to select from among the four signals ΣB--i, C, ΣB-, A-, and C is outputted and input to the switching circuit 13. In the switching circuit 13,
Depending on the control signal output from the selection circuit 16, either the output of the multiplication circuits 9, 10.12 or the signal B is output as a color signal output.

演算回路１４では、第１の遅延回路１の出力から前記切
換回路１３によ多出力される色信号出力を引いて、輝度
信号出力とする。The arithmetic circuit 14 subtracts the color signal output from the switching circuit 13 from the output of the first delay circuit 1 to obtain a luminance signal output.

次に選択回路１６の内容について第２図を用いて説明す
る。選択回路１６は、変換回路１６、第３の遅延回路１
７、第４の遅延回路１８、選択決定回路１９から構成さ
れている。Next, the contents of the selection circuit 16 will be explained using FIG. 2. The selection circuit 16 includes a conversion circuit 16 and a third delay circuit 1.
7, a fourth delay circuit 18, and a selection determining circuit 19.

変換回路１６の具体的構成を第３図に示す。A specific configuration of the conversion circuit 16 is shown in FIG.

変換回路１６は、加算器２０，２２、引算器２１゜２６
．２７．２８．２９絶対値回路２３，２４．２５および
ＥＸ−ＯＲゲート３０から構成されている。The conversion circuit 16 includes adders 20 and 22, and subtracters 21 and 26.
．． 27.28.29 Consists of absolute value circuits 23, 24.25 and EX-OR gate 30.

変換回路１６には、信号Ａ、Ｂ、Ｃが入力される。Signals A, B, and C are input to the conversion circuit 16.

変換回路１６では、あらかじめ定められた大きさの基準
レベ／Ｉ／Ｄをもつ。加算）７９２０で信号Ｂ＋Ａを計
算し、絶対値回路２３で、信号Ｂ−）−Ａの絶対値を計
算し、引算器２６で、信号Ｂ＋Ａの絶対値から基準レベ
ルＤを引く。引算器２６の出力の最上位ピッ）（ＭＳＢ
）が符号を表わす。符号が正の時、前記ＭＳＢはＬであ
り、符号が負の時、前記ＭＳＢはＨになる。引算器２６
の出力の最上位ビットを制御信号Ｆ１として出力する。The conversion circuit 16 has a reference level /I/D of a predetermined size. An addition) 7920 calculates the signal B+A, an absolute value circuit 23 calculates the absolute value of the signal B-)-A, and a subtracter 26 subtracts the reference level D from the absolute value of the signal B+A. The most significant bit of the output of the subtracter 26) (MSB
) represents the sign. When the sign is positive, the MSB is L; when the sign is negative, the MSB is H. Subtractor 26
The most significant bit of the output is output as the control signal F1.

加算器２２で信号Ｂ十〇を計算し、絶対値回路２６で、
信号Ｂ−１−Ｃの絶対値を計算し、引算器２８で、信号
Ｂ−１−Ｃの絶対値から基準Ｖべ／Ｌ／Ｄを引く。引算
器２８の出力の符号を示すＭＳＢを制御信号Ｆ２として
出力する。引算器２１で信号Ａ−Ｃを計算し、絶対値回
路２４で信号Ａ−Ｃの絶対値を計算し、引算器２７で、
信号Ａ−Ｃの絶対値から基準レベ／Ｌ／Ｄを引く。引算
器２７の出力の符号を示すＭＳＢを制御信号Ｆ４として
出力する。引算器２９で、絶対値回路２６の出力（信号
Ｂ−Ｊ、Ｃの絶対値）から絶対値回路２３の出力（信号
Ｂ＋Ａの絶対値）を引く。引算器２９の出力の符号を示
すＭＳＢを制御信号Ｆ６として出力する。加算器２０の
出力の符号を示すＭＳＢと加算器２２の出力の符号を示
すＭＳＢとをＥＸ−ＯＲゲー）３０に入力し、ＥＸ−Ｏ
Ｒゲート３０の出力を制御信号Ｆ７として出力する。The adder 22 calculates the signal B10, and the absolute value circuit 26 calculates
The absolute value of the signal B-1-C is calculated, and the subtracter 28 subtracts the reference Vbe/L/D from the absolute value of the signal B-1-C. The MSB indicating the sign of the output of the subtracter 28 is output as the control signal F2. The subtracter 21 calculates the signal A-C, the absolute value circuit 24 calculates the absolute value of the signal A-C, and the subtracter 27 calculates the absolute value of the signal A-C.
Subtract the reference level /L/D from the absolute value of signal A-C. The MSB indicating the sign of the output of the subtracter 27 is output as the control signal F4. A subtracter 29 subtracts the output of the absolute value circuit 23 (the absolute value of the signal B+A) from the output of the absolute value circuit 26 (the absolute value of the signals B-J, C). The MSB indicating the sign of the output of the subtracter 29 is output as the control signal F6. The MSB indicating the sign of the output of the adder 20 and the MSB indicating the sign of the output of the adder 22 are input to the EX-OR game 30, and
The output of the R gate 30 is output as a control signal F7.

変換回路１６からの出力信号について、第２図を用いて
説明する。変換回路１６から出力される制御信号Ｆ１．
Ｆ２．Ｆ４．Ｆ６．Ｆ７は選択決定回路１９に入力され
る。また、制御信号Ｆ２は、第３の遅延回路１７によっ
て１水平期間遅延される。第３の遅延回路１７の出力（
Ｆ３とする）は、選択決定回路１９に入力される。制御
信号Ｆ４は、第４の遅延回路１８によって１水平期間遅
延される。第４の遅延回路１８の出力（Ｆｓとする）は
、選択決定回路１９に入力される。選択決定回路１９は
、入力される制御信号Ｆ１　、Ｆ２．Ｆ３．Ｆ４゜Ｆ５
．Ｆ６．ＦＴの内容に応じて、色信号選択出力を、信号
Ｂ１丁Ｂ−丁Ｃ１丁Ｂ−丁Ａ１丁Ｂ−■Ａ−、Ｃの中の
どれか１つの信号を選択するような論理回路になってい
る。次頁に、選択決定回路１９の具体的な論理表を示す
。第４図に選択決定回路１９の具体的な回路図を示す。The output signal from the conversion circuit 16 will be explained using FIG. 2. Control signal F1. output from conversion circuit 16.
F2. F4. F6. F7 is input to the selection determining circuit 19. Further, the control signal F2 is delayed by one horizontal period by the third delay circuit 17. The output of the third delay circuit 17 (
F3) is input to the selection determining circuit 19. The control signal F4 is delayed by one horizontal period by the fourth delay circuit 18. The output of the fourth delay circuit 18 (denoted as Fs) is input to the selection determining circuit 19. The selection determining circuit 19 receives input control signals F1, F2 . F3. F4゜F5
．． F6. Depending on the contents of the FT, the logic circuit selects one of the signals B1-B-C1-B-A1-B-■A-, C as the color signal selection output. ing. A specific logic table of the selection determining circuit 19 is shown on the next page. FIG. 4 shows a specific circuit diagram of the selection determining circuit 19.

選択決定回路１９は、インバーター３１〜３８、ＡＮＤ
グー）３９〜４９、ｏＲゲート５０〜５３ＫＪすｈＭ成
されている。第４図の回路構成は、以下のような論理表
を満足するような構成になっている。The selection determining circuit 19 includes inverters 31 to 38, AND
Goo) 39-49, oR gate 50-53KJShM is made. The circuit configuration shown in FIG. 4 satisfies the following logic table.

第６図と第６図は第１図と第２図における各ブロックの
入出力信号を示す信号波形図である。FIGS. 6 and 6 are signal waveform diagrams showing input and output signals of each block in FIGS. 1 and 2.

第６図は映像信号として、一定の色がついている信号の
中に、１フインだけ色がついていない信号が入っている
信号が入力された状態を示すもＯである。第６図は映像
信号として、Ｙの高域成分の有するたて線の信号からそ
れらの信号がない信号に変化した状態を示すものである
。信号波形Ａ。FIG. 6 shows a state in which a signal containing a signal with no color by one fin among the signals with a certain color is input as a video signal. FIG. 6 shows a state in which the video signal changes from a vertical signal having high frequency components of Y to a signal having no such signals. Signal waveform A.

Ｂ、Ｃの下に示しである波形ａ、ｂ、ｃは各バースト、
各信号成分の始まりの部分の基準位相である映像信号の
波形の最初の１Ｈに対する位相差を表わすものである。Waveforms a, b, and c shown below B and C represent each burst,
It represents the phase difference with respect to the first 1H of the waveform of the video signal, which is the reference phase of the beginning of each signal component.

映像信号がＮＴＳＣ信号の場合、各バースト信号の位相
は１Ｈ毎に反転する。また、信号部分も一定の色である
為、１Ｈ毎に位相は反＋１云している。第６図に示すよ
うな、１ラインだけ色がついていない信号が一定の色が
ついているは号の中にあってもＦｌからＦ６までの条件
を見ることによ−リ、そのライン１本だけが他のライン
の内容と異なっていることが判別できる。時刻ｔ１力も
ｔ２の期間では、信号Ｂだけが色が々く他の信号部では
色がついている。信号Ｃを１Ｈ遅延した信号をＤとする
。この時、信号ＢとＡとの関係を示すＦｌは正（Ｂ、：
Ａとの間の変化が大きい）、信号ＢとＣとの関係を示す
Ｆ２は正（ＢとＣとの間の変化が大きい）、信号ＣとＤ
との関係を示すＦ３は負（ＣとＤとの間の変化が小さい
）、信号ＡとＣとの関係を示すＦ４は負（ＡとＣとの間
の変化が小さい）、信号ＢとＤとの関係を示すＦ６は正
（ＢとＤとの間の変化が大きい）、という関係から信号
Ｂだけが他のラインの信号と異なっていると判断できる
ため、色信号出力として、信号Ｂを選択している。When the video signal is an NTSC signal, the phase of each burst signal is inverted every 1H. Furthermore, since the signal portion is also a constant color, the phase is inverted by +1 every 1H. As shown in Figure 6, even if a signal with only one line not colored has a certain color, by looking at the conditions from Fl to F6, it can be determined that only that one line has a certain color. It can be determined that the contents of the line are different from those of other lines. During the time period t1 and t2, only the signal B is brightly colored, and the other signal portions are colored. Let D be a signal obtained by delaying signal C by 1H. At this time, Fl indicating the relationship between signals B and A is positive (B,:
F2, which indicates the relationship between signals B and C, is positive (the change between B and C is large), and signals C and D
F3, which shows the relationship between signals A and C, is negative (the change between C and D is small), F4, which shows the relationship between signals A and C, is negative (the change between A and C is small), and signals B and D. From the relationship that F6, which indicates the relationship between Selected.

また、第６図に示すように、Ｙの高域成分のある部分か
らない部分に変化している部分（１１からｔ２の期間）
についても、正確に判別することができる。信号Ｃを１
Ｈ遅延させた信号をＤとすると、信号ＢとＡとの関係を
示すＦｌは正（ＢとＡとの間の変化が大きい）、信号Ｂ
とＣとの関係を示すＦ２は正（ＢとＣとの間の変化が大
きい）、信号ＡとＣとの関係を示すＦ４は正（ＡとＣと
の間の変化が大きい）、信号ＢとＤとの関係を示すＦ６
は正（ＢとＤとの間の変化が大きい）、という関係から
、信号ＢからＤの間にＹの高域のたて線成分があり、信
号ＡはＢからＤのは号とは異なっていると判断できるた
め、色信号出力として、丁Ｂ−丁Ｃを選択している。Also, as shown in Figure 6, the part where the high frequency component of Y changes from a part with it to a part without it (period from 11 to t2)
can also be determined accurately. Signal C 1
If the signal delayed by H is D, then Fl, which indicates the relationship between signals B and A, is positive (the change between B and A is large), and signal B
F2 indicating the relationship between and C is positive (the change between B and C is large), F4 indicating the relationship between the signals A and C is positive (the change between A and C is large), and the signal B F6 showing the relationship between and D
is positive (the change between B and D is large), so there is a high-frequency vertical component of Y between signals B and D, and signal A is different from that between B and D. Since it can be determined that the color signal is output as the color signal, D-B to D-C are selected as the color signal output.

以上のように、信号Ｃを１Ｈ遅延させた信号りとＢ、Ｄ
とＣとの関係をみることによって、信号内容の分析がよ
り細かくできるようになり、より正しい選択をす名こと
が可能である。As mentioned above, the signals B and D are obtained by delaying the signal C by 1H.
By looking at the relationship between C and C, it becomes possible to analyze the signal content in more detail and make a more correct choice.

以上のように本実施例によれば、選択回路において、処
理すべき現在の信号と、１Ｈ前の信号、２Ｈ前の信号お
よび１Ｈ後の信号から、各信号の関係を示す７つの情報
を作成し、この７つの情報の内容によって色信号出力を
選択することによシよシ正確な適応型のＹ／Ｃ分離装置
を実現でき、かつ２Ｈ前の信号については、ライン間の
関係を示す情報のみを遅延させているため、メモリーの
増加量が少なくてすむといったすぐれた効果を得ること
ができる。As described above, according to this embodiment, the selection circuit creates seven pieces of information indicating the relationship between each signal from the current signal to be processed, the signal 1H before, the signal 2H before, and the signal after 1H. However, by selecting the color signal output according to the contents of these seven pieces of information, a highly accurate adaptive Y/C separation device can be realized. Because only the delay is delayed, it is possible to obtain the excellent effect that only a small amount of memory needs to be increased.

発明の効果 以上のように本発明によれば、映像信号をＹ／Ｃ分離す
る際に、ある信号と、その信号を遅延した信号との関係
を示す情報をｎ（ｎは整数）ビットの情報にし、この情
報をｍ　（ｍは整数）水平期間遅延させた後、色信号選
択のための情報として使用することによシ、ライン間の
状態をより正確に検出することができ、より正確なＹ／
Ｃ分離が可能となり、かつ、遅延回路を構成するメモリ
ーの量もｎピット分がｍ水平期間の長さだけ増えるだけ
であるので、回路規模の増加も少なくてすむといったす
ぐれた効果が得られる。Effects of the Invention As described above, according to the present invention, when a video signal is Y/C separated, information indicating the relationship between a certain signal and a signal obtained by delaying that signal is converted into n (n is an integer) bit information. By using this information as information for color signal selection after delaying m horizontal periods (m is an integer), the line-to-line condition can be detected more accurately and the Y/
C separation becomes possible, and since the amount of memory constituting the delay circuit increases only by the length of m horizontal periods for n pits, an excellent effect can be obtained in that the increase in circuit scale is small.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例におけるＹ／Ｃ分離装置を示
すブロック図、第２図は同装置の選択回路の要部を示す
ブロック図、第３図は同装置の変換回路の要部を示す回
路図、第４図は同装置の選択決定回路の要部を示す回路
図、第６図と第６図は第１図における各ブロックの入出
力信号を示す信号波形図、第７図は従来のＹ／Ｃ分離装
置を示すブロック図である。 １・・・・・・第１の遅延回路、４・・・・・・第２の
遅延回路、１６・・・・・・選択回路、１６・・・・・
・変換回路、１７・・・・・・第３の遅延回路、１９・
・・・・・選択決定回路。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名落 図 第 図 一 ξ 嬉 図 τｆ て２ 第 図FIG. 1 is a block diagram showing a Y/C separation device according to an embodiment of the present invention, FIG. 2 is a block diagram showing a main part of a selection circuit of the same device, and FIG. 3 is a main part of a conversion circuit of the same device. FIG. 4 is a circuit diagram showing the main part of the selection decision circuit of the device, FIGS. 6 and 6 are signal waveform diagrams showing input and output signals of each block in FIG. 1, and FIG. 1 is a block diagram showing a conventional Y/C separation device. 1...First delay circuit, 4...Second delay circuit, 16...Selection circuit, 16...
・Conversion circuit, 17...Third delay circuit, 19.
...Selection decision circuit. Name of agent: Patent attorney Shigetaka Awano and one other person

Claims (2)

【特許請求の範囲】[Claims] （１）映像信号から輝度信号と色信号とを適応的に分離
するために、色信号出力として複数の選択が可能な映像
信号分離装置であって、前記色信号出力の選択を行う選
択回路の構成が、前記選択回路に入力される映像信号が
、色帯域信号を通過させる帯域通過フィルターを通過し
たものであり、前記映像信号間の時間間隔がｎ水平期間
（ｎは整数ずつ離れている複数の映像信号の関係をある
一定の種類からなる相関値に変換する変換回路と、前記
変換回路から出力される相関値をｎ水平期間遅延させ、
かつ、水平期間ごとに出力を出すことが可能な遅延回路
と、前記遅延回路から出力された１つ以上の相関値と、
前記選択回路に入力 された複数の映像信号とから色信号の選択 を行い、選択結果に応じた制御信号を出力する選択決定
回路とを備えてなることを特徴とする映像信号分離装置
。(1) A video signal separation device capable of selecting a plurality of color signal outputs in order to adaptively separate a luminance signal and a color signal from a video signal, which includes a selection circuit that selects the color signal output. The configuration is such that the video signal input to the selection circuit has passed through a bandpass filter that passes the color band signal, and the time interval between the video signals is n horizontal periods (n is a plurality of integer intervals apart). a conversion circuit that converts the relationship between the video signals into a correlation value of a certain type; and a conversion circuit that delays the correlation value output from the conversion circuit by n horizontal periods;
and a delay circuit capable of outputting an output for each horizontal period, and one or more correlation values output from the delay circuit;
A video signal separation device comprising: a selection determining circuit that selects a color signal from a plurality of video signals input to the selection circuit and outputs a control signal according to the selection result. （２）選択回路に入力される映像信号が３種類の信号で
、かつ３種類の信号とも色信号帯域を通過させる帯域通
過フィルターを通過したものであり、かつ、第１の信号
が現在処理すべき信号であり第２の信号が第１の信号よ
り１Ｈ前の信号であり、第３の信号が第１の信号より１
Ｈ後の信号であり、かつ、前記遅延回路の長さが１Ｈで
あることを特徴とする請求項１記載の映像信号分離装置
。(2) The video signals input to the selection circuit are three types of signals, all three types of signals have passed a bandpass filter that passes the color signal band, and the first signal is currently being processed. It is a power signal, the second signal is a signal 1H earlier than the first signal, and the third signal is 1H earlier than the first signal.
2. The video signal separation device according to claim 1, wherein the signal is a signal after H, and the length of the delay circuit is 1H.