JPH021636A - 回線切替方式 - Google Patents

回線切替方式

Info

Publication number
JPH021636A
JPH021636A JP63284470A JP28447088A JPH021636A JP H021636 A JPH021636 A JP H021636A JP 63284470 A JP63284470 A JP 63284470A JP 28447088 A JP28447088 A JP 28447088A JP H021636 A JPH021636 A JP H021636A
Authority
JP
Japan
Prior art keywords
data signal
frame
signal
circuit
frame synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63284470A
Other languages
English (en)
Other versions
JP2637796B2 (ja
Inventor
Hideaki Morimoto
森本 英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63284470A priority Critical patent/JP2637796B2/ja
Publication of JPH021636A publication Critical patent/JPH021636A/ja
Application granted granted Critical
Publication of JP2637796B2 publication Critical patent/JP2637796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回線切替方式に関し、特にディジタル無線通信
システムにおいて現用回線、予備回線間を回線切替する
回線切替方式に関する。
〔従来の技術〕
大容量の無線通信システムは、回線保守やフェージング
、機器故障等による回線断にそなえて現用回線の他に予
備回線を備えるのが通例である。
回線切替は、まず回線切替すべき現用無線回線が伝送し
ている信号を送端側で予備無線回線へも並列に接続し、
これら現用、予備の両回線で伝送された2つの信号を受
端で切替えることにより行われる。
回線切替される現用、予備の両回線には伝播遅延差があ
り、しかもこの伝播遅延差はフェージング等により変動
する。そのため、伝送される信号がデータ信号である場
合、伝送された2つのデータ信号のタイミングは必ずし
も一致せず、伝播遅延差の固定成分はあらかじめ補償し
ておいても、変動成分がデータ信号の1クロック周期よ
り大きくなると、受端での切替時に符号誤りが発生する
この符号誤りを避けるため、伝送された2つのデータ信
号間でビット同期をとってから切替する回線切替方式が
用いられている。
かかる同期切替機能をもつ回線切替方式では、伝送され
るデータ信号を送信信号処理回路で高速に速度変換し、
フレーム同期ビット、パリティチエツクビット等の付加
ビットを挿入してから現用無線回線の変調器に入力する
。回線切替に先立って、回線切替すべき現用無線回線の
送信信号処理回路の出力データ信号を送端切替回路によ
って、予備無線回線の変調器に並列接続する。
待機中の予備無線回線は、通常、テストパターンを伝送
しており、このテストパターンに付加ビットを挿入する
予備無線回線の送信信号処理回路は現用無線回線の送信
信号処理回路と非同期に動作するので、送端切替回路で
の並列接続時に予備無線回線の変調器に入力するデータ
信号のクロックも変る。クロックが不連続に変化すると
復調器の同期が外れてその回復に長時間を要する恐れが
ある。そのため、送端切替回路は、入力するデータ信号
のクロックに位相同期ループを用いて位相同期した自己
のクロックを作り、この自己のクロックで入力したデー
タ信号をリタイミングすることにより出力するデータ信
号のクロックが不連続に変化しないようにしている。
現用無線回線および予備無線回線で伝送された2つの変
調信号は、それぞれ復調器で復調されてデータ信号とな
る。これら2つのデータ信号は、現用無線回線の送信信
号処理回路で挿入されたフレーム同期ピッI・をそれぞ
れ含んでいる。受端切替回路は、フレーム同期ビットの
タイミングを用いて2つのデータ信号のそれぞれのビッ
トのタイミングを一致させ、符号誤り無しに回線切替す
る。
復調器は入力する復調信号からクロックを再生するため
に位相同期ループをもっている。送端切替回路での並列
接続によって予備無線回線の復調器に入力する変調信号
のクロックも変る。復調器の位相同期ループの応答速度
が送端切替回路の位相同期ループの応答速度より遅い(
復調器の位相同期ループのループ帯域幅Bdが送端切替
回路の位相同期ループの帯域幅Bsより狭い)と、復調
器の位相同期ループが変調信号のクロックの変化に追従
できず同期外れを引起こしその回復に長時間を要するの
で、Bd>Bsにしておく必要がある。
〔発明が解決しようとする課題〕
ところで、復調器のクロック再生のための位相同期ルー
プの帯域幅Bdを大きくすると、再生したクロックのC
/Nが劣化するので復調器の符号誤り率が劣化する。多
値直交振幅変調方式のような多値の変調方式をとる場合
、特にこの劣化が甚しい。この劣化を防止するためにB
dを十分小さくすると、回線切替時に復調器の同期が外
れることになり、回線切替時間は長くなる。
以上説明したように従来の回線切替方式は、復調器の符
号誤り率を良くしようとすると回線切替時間が長くなる
という欠点がある。
本発明の目的は、復調器の符号誤り率を劣化させること
なく回線切替時間を短くできる回線切替方式を提供する
ことにある。
〔課題を解決するための手段〕
第1の発明の回線切替方式は、少くともフレーム同期ビ
ットを含む付加ビットを第1のデータ信号に挿入してフ
レームを構成し第2のデータ信号として出力する送信信
号処理回路と、前記第2のデー・夕信号でディジタル変
調した現用変調信号を現用無線回線へ送出する現用変調
器と、回線切替を指令されると前記第2のデータ信号の
第1のクロックに第1の位相同期ループを用いて位相同
期した第2のクロックで前記第2のデータ信号をリタイ
ミングし第3のデータ信号として出力する送端切替回路
と、前記第3のデータ信号でディジタル変調した予備変
調信号を予備無線回線へ送出する予備変調器と、前記現
用無線回線で伝送した前記現用変調信号を復調し第4の
データ信号として出力する現用復調器と、前記予備無線
回線で伝送した前記予備変調信号のクロック成分に応答
速度が制御可能な第2の位相同期ループを用いて位相同
期した第3のクロックを用いて前記予備変調信号を復調
し第5のデータ信号として出力する予備復調器と、前記
第4のデータ信号にフレーム同期して第1のフレームパ
ルスを発生する第1のフレーム同期回路と、前記第5の
データ信号にフレーム同期して第2のフレームパルスを
発生しフレーム同期外れを検出するとあらかじめ定めた
時間前記第1の位相同期ループの応答速度より速くする
ように前記第2の位相同期ループの応答速度を制御する
第2のフレーム同期回路と、前記回線切替を指令される
と前記第1及び第2のフレームパルスを用いて前記第4
及び第5のデータ信号のそれぞれのビットのタイミング
を一致させ同期切替する受端切替回路と、この受端切替
回路が出力した第6のデータ信号から前記付加ビットを
取除く受信信号処理回路とを備えている。
第2の発明の回線切替方式は、少くとも第1のフレーム
同期ビットを含む第1の付加ビットを第1のデータ信号
に挿入して第1のフレームを構成し第2のデータ信号と
して出力する第1の送信信号処理回路と、少くとも第2
のフレーム同期ビットを含む第2の付加ビットを前記第
2のデータ信号に挿入して第2のフレームを構成し第3
のデータ信号として出力する第2の送信信号処理回路と
、前記第3のデータ信号でディジタル変調した現用変調
信号を現用無線回線へ送出する現用変調器と、回線切替
を指令されると前記第2のデータ信号を第4のデータ信
号として分岐出力する送端切替回路と、前記第4のデー
タ信号の第1のクロックに第1の位相同期ループを用い
て位相同期した第2のクロック及びこの第2のクロック
より周波数が高くこの第2のクロックをもとにして発生
した第3のクロックを用いて前記第4のデータ信号を高
速に速度変換し少くとも前記第2のフレーム同期ビット
及び前記送端切替回路の切替状態情報を含む第3の付加
ビットを挿入して前記第2のフレームを構成し第5のデ
ータ信号として出力する第3の送信信号処理回路と、前
記第5のデータ信号でディジタル変調した予備変調信号
を予備無線回線へ送出する予備変調器と、前記現用無線
回線で伝送した前記現用変調信号を復調し第6のデータ
信号として出力する現用復調器と、前記予備無線回線で
伝送した前記予備変調信号のクロック成分に応答速度が
制御可能な第2の位相同期ループを用いて位相同期した
第4のクロックを用いて前記予備変調信号を復調し第7
のデータ信号として出力する予備復調器と、前記第6の
データ信号の前記第2のフレームにフレーム同期して第
1のフレームパルスを発生する第1のフレーム同期回路
と、前記第7のデータ信号の前記第2のフレームにフレ
ーム同期して第2のフレームパルスを発生しこの第2の
フレームパルスを用いて前記第7のデータ信号中の前記
第3の付加ビットが含む前記切替状態情報を検出しこの
切替状態情報が変化するとあらかじめ定めた時間前記第
1の位相同期ループの応答速度より速くするように前記
第2の位相同期ループの応答速度を制御する第2のフレ
ーム同期回路と、前記第1のフレームパルスを用いて前
記第6のデータ信号から前記第2の付加ビットを取除き
第8のデータ信号として出力する第1の受信信号処理回
路と、前記第2のフレームパルスを用いて前記第7のデ
ータ信号から前記第3の付加ビットを取除き第9のデー
タ信号として出力する第2の受信信号処理回路と、前記
第8のデータ信号の前記第1のフレームにフレーム同期
して第3のフレームパルスを発生する第3のフレーム同
期回路と、前記第9のデータ信号の前記第1のフレーム
にフレーム同期して第4のフレームパルスを発生する第
4のフレーム同期回路と、前記回線切替を指令されると
前記第3及び第4のフレームパルスを用いて前記第8及
び第9のデータ信号のそれぞれのビットのタイミングを
一致させ同期切替する受端切替回路と、この受端切替回
路が出力した第10のデータ信号から前記第1の付加ビ
ットを取除く第3の受信信号処理回路とを備えている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の第1の実施例を示すブロック図である
第1図に示す実施例はそれぞれ多値直交振幅変調方式を
とる第1〜第にの現用無線回線及び予備無線回線1回線
からなるディジタル無線通信システムにおけるものであ
り、送信側搬送端局1と、テストパターン発生器(以下
TESTPGという)2と、回線切替制御装置3及び4
と、OR回路5と、テストパターン検出器(以下TES
TPDという)6と、受信側搬送端局7と、送信側搬送
端局1からのに個のデータ信号のそれぞれを2分岐する
ハイブリッド(以下HYBという)11〜1にと、HY
BII〜1にのそれぞれの一方の分岐出力とTESTP
G2の出力とを入力しこれら入力のいずれか一つを出力
する切替器20と、切替器20の出力を入力する送信信
号処理回路(以下TXDPIJという)30と、HYB
11〜1にのそれぞれの他方の分岐出力を入力するTX
DPU31〜3にと、TXDPU30〜3kが出力する
データ信号を入力しデータ信号D3を出力する送端切替
回路(以下TXSWという)40と、データ信号D3で
変調した変調信号を予備無線回線へ送出する変調器(以
下MODという)50と、TXDPU31〜3kが出力
するデータ信号のそれぞれで変調した変調信号をそれぞ
れ対応する現用第1〜第に無線回線へ送出するMOD5
1〜5にと、予備無線回線で伝送した変調信号及びOR
回路5の出力を入力しデータ信号D5を出力する復調器
(以下DEMという)60と、現用第1〜第に無線回線
のそれぞれで伝送した変調信号を入力するDEM61〜
6にと、データ信号D5にフレーム同期すると゛共にデ
ータ信号D5を通過させチャネルアラームA1およびフ
レーム同期アラームA2をOR回路5へ出力するフレー
ム同期回路(以下FSYNCという)70と、DEM6
1〜6kが出力するデータ信号を入力してフレーム同期
すると共に入力したデータ信号を通過させるFSYNC
71〜7にと、FSYNC70を通過したデータ信号D
5を(k+1)分岐する受信信号分配回路(以下RXD
 I STという)80と、RXD I 5T80の分
岐出力の一つ及びF’5YNC71〜7kを通過したデ
ータ信号を入力する受端切替回路(以下5YNC3Wと
いう)81〜8にと、RXD I 5T80の分岐出力
の一つを入力する受信信号処理回路(以下RXDPUと
いう)90と、5YNC8W81〜8kが出力するデー
タ信号を入力するRXDPU91〜9にと、RXDP0
91〜9にの出力を受信側搬送端局7へ出力しRXDP
U90の出力をTESTPD6へ出力するか、あるいは
、RXDPU91〜9にのうち1つを除く残りとRXD
PU90との出力を受信側搬送端局7へ出力する切替器
100とを備えて構成されている。
送信側搬送端局1からのデータ信号の一つ、例えばデー
タ信号D1は、HYBIIを介してTXDPtJ31に
入力し、高速に速度変換され、フレーム同期ビット、パ
リティチエツクビット等の付加ビットが挿入されてフレ
ーム化され、データ信号D2となる。M’0D51は、
データ信号D2で変調された変調信号を出力する。この
変調信号は現用第1無線回線で伝送され、DEM61で
復調されてデータ信号D4となる。データ信号D4はデ
ータ信号D2が復元されたデータ信号である。
FSYNC71はデータ信号D4中に挿入されているフ
レーム同期ビットを検出してフレーム同期し、フレーム
パルスを発生する。又、データ信号D4中のパリティチ
エツクビットを用いて現用第1無線回線の回線品質を監
視し、品質劣化を検出する・と品質劣化情報へ31を回
線切替制御装置4へ出力する。回線切替制御装置4は、
品質劣化情報A31が入力していなければ、切替制御信
号C1で5YNCSW81を制御してFSYNC71を
通過したデータ信号D4をそのままデータ信号D6とし
て出力させる。RXDPU91は、5YNCSW81を
介して入力したフレームパルスを用いて、T−XDPU
31が行うデータ変換の逆変換を行い、データ信号D6
をデータ信号D7に変換する。データ信号D7はデータ
信号D1が復元された信号になっており、切替器100
を介して受信側搬送端局7へ送られる。
現用第1〜第に無線回線がすべて正常であり予備無線回
線が待機中である場合、回線切替制御装置3は、TXS
W40を制御して、TXDPU30が出力するデータ信
号をリタイミングしデータ信号D3として出力させる。
この場合、TESTPO2が出力するテストパターンは
上述したデータ信号D1の伝送と同様にして、切替器2
0TXDPU30. TXSW40. MOD50.予
備無線回線、DEM60.FSYNC70,RXDIS
T80.RXDPU90.切替器100を介して伝送さ
れ、TESTPD6に入力し、予備無線回線の監視に用
いられる。
同期切替による回線切替は以下説明するようにして行わ
れる。
例えば、FSYNC71が現用第1無線回線の品質劣化
を検出して品質劣化情報A31を出力したとする。回線
切替制御装置4は、この品質劣化情報A31を受け、回
線切替装置3を介して切替制御信号B1によりTXSW
40に、又、切替制御信号C1により直接5YNC3W
81に回線切替を指令する。TXSW40は、切替制御
信号B1を受け、データ信号D2をリタイミングしてデ
ータ信号D3として出力する。TXSW40は、既に説
明したように位相同期ループを用いて入力するデータ信
号のクロックに位相同期して自己のクロックを得ている
ので、この自己のクロックでリタイミングしたデータ信
号D3のクロックは送端切替によって不連続に変ること
はない。
FSYNC70に入力するデータ信号D5は、上記の送
端切替によって、TXDPU30が出力したデータ信号
(を復元したもの)からデータ信号D2(を復元したも
の)に変り、データ信号D5中のフレーム同期ビットも
TXDPU30で挿入したものからTXDPU31で挿
入したものに変る。そのため、送端切替によりFSYN
C70のフレーム同期が外れてチャネルアラームAl(
回線品質のアラーム)、フレーム同期アラームA2が発
生し、OR回路5を介してDEM60に入力する。
DEM60、FSYNC70及びOR回路5の以上の動
作を第2図を参照して説明する。
DEM60は、予備無線回線からの中間周波の変調信号
をHYB601で2分岐し、それぞれ位相検波器602
.603に送る。位相検波器602.603に入力した
これら変調信号は、搬送波同期回路604からHYB 
605を介して送られてきた搬送波(そのうちの一方は
π/2移相器606でπ/2だけ位相をずらしておく)
を用いて検波されベースバンド信号となり、A/D変換
器607.608によってディジタル信号に変換され、
更に差動変換回路609で差動変換されて2列のデータ
信号D5になる。クロック同期回路610では、クロッ
ク抽出回路611がベースバンド信号から抽出したクロ
ック成分とVCO612出力とを位相比較器613で位
相比較し、ループフィルタ614を通した位相比較器6
13の出力電圧でVCO612を制御することにより、
VCO612が出力するクロックの同期を確立する。ル
ープフィルタ614の帯域幅BdはOR回路5出力で制
御して変えられるようにしておく。VCO612が出力
したクロックはA/D変換器607,60.8で使用さ
れる。なお、搬送波同期回路604は、A/D変換器6
07゜608から得られる搬送波位相誤差情報を用いて
搬送波を再生している。
FSYNC70は、DEM6 C1)VCO612から
入力したクロックを用いフレームパルス発生回路701
によってフレームパルスを発生し、このフレームパルス
のタイミングでフレームパターン発生回路702によっ
てフレーム同期ビットのパターンを発生し、このフレー
ム同期ビットとデータ信号D5中のフレーム同期ビット
とをフレームパターン一致不一致検出回路703により
パターン比軸し、不一致の場合、フレームパルスの位相
をずらして一致するようにフレームパルス発生回路70
1を制御してフレーム同期を確立する。
パターン比較の結果が不一致であるとき、フレームパタ
ーン一致不一致検出回路703はフレーム同期外れアラ
ームA2を発生する。又、フレームパルスを用いパリテ
ィ計数回路704によりデー夕信号D5をパリティ計数
し、フレームパルスを用いパリティビット抽出回路70
5によりデータ信号D5からパリティビットを検出し、
検出したパリティビットとパリティ計数回路704のパ
リティ計数結果とをパリティ誤り検出回路706で比較
して誤り検出を行い、誤り率がしきい値を超えるとチャ
ネルアラームA1を出力することにより予備無線回線の
品質を監視する。
さて、正常状態、すなわち、OR回路5の信号出力がな
い(チャネルアラームA1、フレーム同期アラームA2
が発生していない)とき、DEM60のループフィルタ
614の帯域幅Bdを十分小さくし、再生したクロック
のC/Nが良く、したがってDEM60の符号誤り率が
良くなるようにしておく。TXSW40での送端切替に
よりデータ信号D5中のフレーム同期ビットの位相が変
り、フレームパターン一致不一致検出回路703がフレ
ーム同期ビットのパターン不一致を検出し、フレームパ
ルス発生回路701でのフレーム同期が再確立するまで
フレーム同期外れアラームA2が発生する。フレーム同
期が外れている間、パリティ計数回路704及びパリテ
ィビット抽出回路705は正常には動作しないので、チ
ャネルアラームA1が発生する。OR回路5は、チャネ
ルアラームA1又はフレーム同期外れアラームA2か入
力すると、TXSW40のクロック発生用の位相同期ル
ープのループ帯域幅Bsより広くなるようにDEM60
のループフィルタ614の帯域幅Bdを制御する。した
がって、送端切替によって帯域幅Bdが広がり、D E
 M 60のクロック同期回路610の位相同期ループ
の応答速度がTXSW40の位相同期ループの応答速度
より速くなるので、DEM60のクロックの位相同期ル
ープは変調信号のクロックの変化に追従でき、同期外れ
を引起こすことはない。
FSYNC70のフレーム同期が再確立すると、5YN
C3W81は、FSYNC70,RXD I 5T80
を介して入力するデータ信号D5を選択し、データ信号
D6として出力する。この際、FSYNC70,71の
発生したフレームパルスを用いてデータ信号D5.D4
の各ビットのタイミングを一致させ、符号誤り無しに回
線切替することについては、「従来の技術」の項で既に
説明したとおりである。5YNC3W81の切替が完了
するとDEM60において再び帯域幅Bdが小さくなる
ように帯域幅Bdを大きくしておく時間を設定する。パ
リティ誤り検出回路706がチャネルアラームA1を出
力するしきい値は、例えば、ビット誤り率にして10−
6に設定されており、フレーム同期の再確立後相当の時
間をおいてチャネルアラームA1の出力が停止するので
、OR回路5の出力の停止により帯域幅Bdを小さくし
て元に戻すようにすれば上記の時間の設定には十分であ
る。なお、OR回路5の出力により起動する時計回路に
よって上記の時間を設定することもできる。
現用第1無線回線以外の他の現用無線回線から予備無線
回線への同期切替も上記の場合と同様に行われる。
機器故障等により瞬間的に回線断になった場合には同期
切替はできないので、切替器20゜100を用いて回線
切替を行う。この場合、回線切替装置3から、例えば、
切替制御信号E1で切替器20を制御し、HYBII、
切替器20を介してデータ信号D1をTXDPU30に
入力し、回線切替装置4から切替制御信号F1で切替器
100を制御し、切替器100を介してRXDPU90
出力を受信側搬送端局7へ出力することにより、現用第
1無線回線と予備無線回線へ回線切替する。
予備無線回線が再生中継方式の中継装置で中継される場
合は、この中継装置の復調器も、DEM60と同様に、
クロック再生のための位相同期ループの帯域幅を可変に
し、回線切替の間、帯域幅を大きくする。
以上、第1図に示す実施例について説明した。
第3図は本発明の第2の実施例を示すブロック図である
第3図に示す実施例は第1図に示す実施例と同様にそれ
ぞれ多値直交振幅変調方式をとる第1〜第1(の現用無
線回線及び予備無線回線1回線からなるディジタル無線
通信システムにおけるものであり、第1図におけると同
じ送信側搬送端局IT E S T P G 2 、回
線切替制御装置3及び4′I” E S T P D 
6 、受信側搬送端局7.HYBl、1〜lk、切替器
20及び100と、切替器20の出力を入力する第1送
信信号処理回路(以下TX]、 D P Uという)1
10と、HY B i’ 1〜1にのそれぞれの2分岐
出力の一方を入力するTXIDPUl 11〜1.1 
kと、TXIDPUl 10〜11kが出力するデータ
信号を入力しデータ信号D14を出力するTXSW12
0と、データ信号D14を入力しデータ信号D15を出
力する第2送信信号処理回路(以下TX2DPUという
)]30と、データ信号D15で変調した変調信号を予
備無線回線へ送出するMOD50と、TXIDPUl 
11〜llkの出力を入力するTX2DPU131〜1
3にと、TX2DPU131〜13kが出力するデータ
信号のそれぞれで変調した変調信号をそれぞれ対応する
現用第1〜第1(無線回線へ送出するMOD51〜5に
と、予備無線回線で伝送した変調信号を入力しデータ信
号D17を出力するD E M 60と、現用第1〜第
に無線回線のそれぞれで伝送した変調信号を入力するD
EM61〜6にと、データ信号D17にフレーム同期す
ると共にデータ信号D17を通過させ帯域制御信号G1
をDEM60へ出力する第2フレーム同期回路(以下F
25YNCという)140と、D E M 61〜6k
が出力するデータ信号を入力してフレーム同期すると共
に入力したデータ信号を通過させるF25YNC141
〜14にと、F25YNC140〜1.4 kを通過し
たデータ信号を入力する第2受信信号処理回路(以下R
X2DPUという)150〜15にと、RX2DPU1
50〜15にの出力を入力してフレーム同期すると共に
入力したデータ信号を通過させる第1フレーム同期回路
(以下F I 5YNCという)160〜16にと、F
 I 5YNC160を通過したデータ信号を(k+1
)分岐するRXD I 5T80と、RXD I 5T
80の分岐出力の一つ及びF I 5YNC161〜1
6kを通過したデータ信号を入力する5YNC3W81
〜8にと、RXD I 5T80の分岐出力の1つを入
力する第1受信信号処理回路(以下RXIDPUという
)170と、5YNC3W81〜8kが出力するデータ
信号を入力するRXIDPU171〜17にとを備えて
構成されている。切替器1o。
にはRXIDPU170〜17にの出力が入力する。
送信側搬送端局1がらのデータ信号の−っ、例えばデー
タ信号DllはHYBllを介してTXIDPUI 1
1に入力する。TXID、PUlllは、データ信号D
llを高速に速度変換し、第1フレーム同期ビット、パ
リティチエツクビット等の第1付加ビツトを挿入して第
1のフレームを構成し、データ信号D12として出力す
る。TX2DPU131は、データ信号D12を更に高
速に速度変換し、第2フレーム同期ビット等の第2付加
ビツトを挿入して第2のフレームを構成し、データ信号
D13として出力する。MOD51はデータ信号D13
で変調された変調信号を出力し、この変調信号は現用第
1無線回線で伝送され、DEM61で復調されてデータ
信号D16となる。F25YNC141は、データ信号
D 16の(TX2DPU131で構成された)第2の
フレームにフレーム同期してフレームパルスを発生する
。RX2DPU151は、このフレームパルスを用いて
、TX2DPU131が行うデータ変換の逆変換を行い
、F25YNC141を通過したデータ信号D16をデ
ータ信号D 1.8に変換する。F I 5YNC16
1は、データ信号D18の(TXIDPUI 11で構
成された)第1のフレームにフレーム同期してフレーム
パルスを発生し、又、データ信号D18中の第1付加ビ
ツトに含むパリティチエツクビットを用いて現用第1無
線回線の回線品質を監視し、品質劣化を検出すると品質
劣化情報A31を回線切替装置4へ出力する。回線切替
装置4は、品質劣化情報A31が入力していなければ、
切替制御信号C1で5YNCSW81を制御してF I
 5YNC161を通過したデータ信号D18をそのま
まデータ信号D20として出力させる。RXIDPU1
71は、5YNC3W81を介して入力したフレームパ
ルスを用いて、TXIDPUlllが行うデータ変換の
逆変換を行い、データ信号D20をデータ信号D21に
変換する。データ信号D21はデータ信号Dllが復元
されたデータ信号になっており、切替器100を介して
受信側搬送端局7へ送られる。
現用第1〜第に無線回線がすべて正常であり予備無線回
線が待機中である場合、回線切替制御装置3は、TXS
W120を制御して、TXIDPUlloが出力するデ
ータ信号をそのままデータ信号D14として出力させる
。この場合、TESTPG2が出力するテストパターン
は上述したデータ信号Dllの伝送と同様にして、切替
器20゜TXIDPUllo、TXSW120.TX2
DPU130.MOD50.予備無線回線、DEM60
、F25YNC140,RX2DPU150゜F25Y
NC140,RXDIST80.RXIDPU170.
切替器100を介して伝送され、TESTPD6に入力
し、予備無線回線の監視に用いられる。
同期切替による回線切替は以下説明するようにして行わ
れる。
例えば、F I 5YNC161が現用第1無線回線の
品質劣化を検出して品質劣化情報A31を出力したとす
る。回線切替装置4は、この品質劣化情ri!1A31
を受け、回線切替装置3を介して切替制御信号B1によ
りTXSW120に、又、切替制御信号C1により直接
5YNCSW81に回線切替を指令する。TXSW12
0は、切替制御信号B1を受け、出力するデータ信号D
14をそれまで゛出力していたTXIDPUIIOの出
力からデータ信号D12に切替える。TX2DPU13
0がデータ信号D14に挿入する第3付加ビツトには第
2フレーム同期ビットのほかTXSW120の切替状態
情報、すなわち、TXSW120がTXIDPUIIO
の出力データを出力しているか、あるいは、TXIDP
Ul 11〜11にのいずれかの出力データを出力して
送端並列状態になっているかを表す情報を含ませておく
。したがって、TXSW120による送端切替によりT
X2DPU130が出力するデータ信号I)15中の切
替状態情報が変化する。TX2DPU130は、位相同
期ループを用いて入力するデータ信号D14のクロック
に位相同期して自己のクロックを得、このクロックをも
とに高速のクロックを発生し、これら2種類のクロック
を用いてデータ信号D14を高速に速度変換するので、
送端切替により入力するデータ信号D14のクロックが
不連続に変化しても出力するデータ信号D15のクロッ
クは急激には変らず、したがって、TXSW120は入
力するデータ信号の1つを選択して出力する機能のみも
てばよく、出力するデータ信号のりタイミング機能をも
つ必要はない。
同期切替時におけるDEM60及びF25YNC140
の動作について第4図を参照して説明する。
DEM60は、第1図に示す実施例におけると同様に、
予備無線回線からの変調信号を復調し、2列のデータ信
号D17を出力する。
F25YNC140は、第2図に示すF S Y NC
70に逆並信号検出回路707、状態変化検出回路70
8及びAND回路709を付加して構成されている。フ
レームパルス発生回路701、フレームパターン発生回
路702及びフレームパターン一致不一致検出回路70
3は、データ信号D17の(TX2DPU130で構成
された)第2のフレームにフレーム同期してフレームパ
ルスを発生し、パリティ計数回路704.パリティビッ
ト抽出回路705及びパリティ誤り検出回路706は、
TX2DPU130で挿入されたパリティチエツクビッ
トを用いてデータ信号D17O品質を監視する。逆並信
号検出回路707は、TX2DPU130で挿入された
切替状態情報を、フレームパルス発生回路701が発生
したフレームパルスを用いて、データ信号D17中から
検出する。検出された切替状態情報の変化が状態変化検
出回路708において検出される。
さて、TXSW120での送端切替によりデータ信号D
17の第2のフレームのフレーム位相は変化しないから
、このときF25YNC140のフレーム同期は外れず
、フレームパルス発生回路701は正しいフレームパル
スを発生し続け、状!ル変化検出回路708は切替状態
情報の変化、すなわち、送端切替をすぐ検出する。この
検出出力はAND回路709を介し帯域制御信号G1と
してDEM60のループフィルタ614を制御し、T 
X 2 D F) U 130のクロック発生用の位相
同期ループのループ帯域幅Bsより広くなるようにルー
プフィルタ614の帯域幅Bdを制御する。送端切替に
よって帯域幅Bdが広がり、DEM60めクロック同期
回路610の位相同期ループの応答速度がT X 2 
D P U 130の位相同期ループの応答速度より速
くなるので、DEM60のクロックの位相同期ループは
変調信号のクロックの変化に追従でき、同期外れを引起
こすことはない。予備無線回線が正常であるときのみ同
期切替を行うので、フレームパターン一致不一致検出回
路703か発生するフレーム同期外れアラームの反転信
号及びパリティ誤り検出回路706が発生するチャネル
アラームの反転信号もAND回路709に入力しておく
。同期切替が完了するまでの一定時間のみ帯域幅Bdを
広げ、その後は再び帯域幅Bdを小さくしてDEM60
の符号誤り率が良くなるようにするのは第1図に示す実
施例におけると同様である。
RX2DPU150が出力するデータ信号D19の第1
のフレームは送端切替によりTXIDPUlloで構成
したものからTXIDPUIllで構成したものに変る
ので、このときFISYNC160のフレーム同期が外
れ、すぐ回復する。FISYNC160のフレーム同期
か再確立すると、5YNC3W81は第1図に示す実施
例におけると同様にして、F25YNC140RXD 
I 5T80を介して入力するデータ信号D19を選択
し、データ信号D20として出力する。
現用第1無線回線以外の他の現用無線回線から予備無線
回線への同期切替も上記の場合と同様に行なわれる。
機器故障等による回線断時に切替器20,100を用い
て回線切替するのは第1図に示す実施例におけると同じ
である。
なお、データ信号に挿入するパリティチエツクビットを
TXIDP−UIIO〜llkで挿入するものとTX2
DPU 130〜13にで挿入するものとで使いわけ、
例えば、一方を区間チエツクビット、他方をホップチエ
ツクビットとして用いることができる効果も有する。
〔発明の効果〕
以上説明したように本発明は、予備無線回線の復調器の
クロック再生のための位相同期ループの帯域幅を可変に
し、回線切替動作中のみ帯域幅を大きくしてクロック同
期が外れるのを防止しているので、定常時(回線切替動
作中を除く期間)における帯域幅を小さくして復調器の
符号誤り率を良くしても回線切替時間か長くなることは
なく、また逆に、復調器の符号誤り率を劣化させること
なく回線切替時間を短くできる効果があり、更に、帯域
幅を小さくすることにより定常時におけるジッタの特性
の改善をはかれる効果もある。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示すブロック図、第2
図は第1図におけるDEM60及びFSYNC70のブ
ロック図、第3図は本発明の第2の実施例を示すブロッ
ク図、第4図は第3図におけるDEM60及びF25Y
NC140のブロック図である。 30〜3k・・・TXD P U、40・・・TXSW
50〜5 k−・M 01)、60〜6 k ・D E
 M、70〜7k・・・FSYNC180・・・RXD
 I ST、81〜8k・・・5YNC3W、90〜9
k・・・RXDPU110〜llk・・・TXIDPU
、120・・・TXSW、130〜13k・・・TX2
DPU、140〜14、k・・・F25YNC1150
〜15k・・・RX2DPU、160〜16k・・・F
 I 5YNC1170〜17k・ RXIDPtJ。

Claims (2)

    【特許請求の範囲】
  1. (1)少くともフレーム同期ビットを含む付加ビットを
    第1のデータ信号に挿入してフレームを構成し第2のデ
    ータ信号として出力する送信信号処理回路と、前記第2
    のデータ信号でディジタル変調した現用変調信号を現用
    無線回線へ送出する現用変調器と、回線切替を指令され
    ると前記第2のデータ信号の第1のクロックに第1の位
    相同期ループを用いて位相同期した第2のクロックで前
    記第2のデータ信号をリタイミングし第3のデータ信号
    として出力する送端切替回路と、前記第3のデータ信号
    でディジタル変調した予備変調信号を予備無線回線へ送
    出する予備変調器と、前記現用無線回線で伝送した前記
    現用変調信号を復調し第4のデータ信号として出力する
    現用復調器と、前記予備無線回線で伝送した前記予備変
    調信号のクロック成分に応答速度が制御可能な第2の位
    相同期ループを用いて位相同期した第3のクロックを用
    いて前記予備変調信号を復調し第5のデータ信号として
    出力する予備復調器と、前記第4のデータ信号にフレー
    ム同期して第1のフレームパルスを発生する第1のフレ
    ーム同期回路と、前記第5のデータ信号にフレーム同期
    して第2のフレームパルスを発生しフレーム同期外れを
    検出するとあらかじめ定めた時間前記第1の位相同期ル
    ープの応答速度より速くするように前記第2の位相同期
    ループの応答速度を制御する第2のフレーム同期回路と
    、前記回線切替を指令されると前記第1及び第2のフレ
    ームパルスを用いて前記第4及び第5のデータ信号のそ
    れぞれのビットのタイミングを一致させ同期切替する受
    端切替回路と、この受端切替回路が出力した第6のデー
    タ信号から前記付加ビットを取除く受信信号処理回路と
    を備えたことを特徴とする回線切替方式。
  2. (2)少くとも第1のフレーム同期ビットを含む第1の
    付加ビットを第1のデータ信号に挿入して第1のフレー
    ムを構成し第2のデータ信号として出力する第1の送信
    信号処理回路と、少くとも第2のフレーム同期ビットを
    含む第2の付加ビットを前記第2のデータ信号に挿入し
    て第2のフレームを構成し第3のデータ信号として出力
    する第2の送信信号処理回路と、前記第3のデータ信号
    でディジタル変調した現用変調信号を現用無線回線へ送
    出する現用変調器と、回線切替を指令されると前記第2
    のデータ信号を第4のデータ信号として分岐出力する送
    端切替回路と、前記第4のデータ信号の第1のクロック
    に第1の位相同期ループを用いて位相同期した第2のク
    ロック及びこの第2のクロックより周波数が高くこの第
    2のクロックをもとにして発生した第3のクロックを用
    いて前記第4のデータ信号を高速に速度変換し少くとも
    前記第2のフレーム同期ビット及び前記送端切替回路の
    切替状態情報を含む第3の付加ビットを挿入して前記第
    2のフレームを構成し第5のデータ信号として出力する
    第3の送信信号処理回路と、前記第5のデータ信号でデ
    ィジタル変調した予備変調信号を予備無線回線へ送出す
    る予備変調器と、前記現用無線回線で伝送した前記現用
    変調信号を復調し第6のデータ信号として出力する現用
    復調器と、前記予備無線回線で伝送した前記予備変調信
    号のクロック成分に応答速度が制御可能な第2の位相同
    期ループを用いて位相同期した第4のクロックを用いて
    前記予備変調信号を復調し第7のデータ信号として出力
    する予備復調器と、前記第6のデータ信号の前記第2の
    フレームにフレーム同期して第1のフレームパルスを発
    生する第1のフレーム同期回路と、前記第7のデータ信
    号の前記第2のフレームにフレーム同期して第2のフレ
    ームパルスを発生しこの第2のフレームパルスを用いて
    前記第7のデータ信号中の前記第3の付加ビットが含む
    前記切替状態情報を検出しこの切替状態情報が変化する
    とあらかじめ定めた時間前記第1の位相同期ループの応
    答速度より速くするように前記第2の位相同期ループの
    応答速度を制御する第2のフレーム同期回路と、前記第
    1のフレームパルスを用いて前記第6のデータ信号から
    前記第2の付加ビットを取除き第8のデータ信号として
    出力する第1の受信信号処理回路と、前記第2のフレー
    ムパルスを用いて前記第7のデータ信号から前記第3の
    付加ビットを取除き第9のデータ信号として出力する第
    2の受信信号処理回路と、前記第8のデータ信号の前記
    第1のフレームにフレーム同期して第3のフレームパル
    スを発生する第3のフレーム同期回路と、前記第9のデ
    ータ信号の前記第1のフレームにフレーム同期して第4
    のフレームパルスを発生する第4のフレーム同期回路と
    、前記回線切替を指令されると前記第3及び第4のフレ
    ームパルスを用いて前記第8及び第9のデータ信号のそ
    れぞれのビットのタイミングを一致させ同期切替する受
    端切替回路と、この受端切替回路が出力した第10のデ
    ータ信号から前記第1の付加ビットを取除く第3の受信
    信号処理回路とを備えたことを特徴とする回線切替方式
JP63284470A 1987-11-10 1988-11-09 回線切替方式 Expired - Fee Related JP2637796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63284470A JP2637796B2 (ja) 1987-11-10 1988-11-09 回線切替方式

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP28493887 1987-11-10
JP62-284938 1987-11-10
JP63284470A JP2637796B2 (ja) 1987-11-10 1988-11-09 回線切替方式

Publications (2)

Publication Number Publication Date
JPH021636A true JPH021636A (ja) 1990-01-05
JP2637796B2 JP2637796B2 (ja) 1997-08-06

Family

ID=26555482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63284470A Expired - Fee Related JP2637796B2 (ja) 1987-11-10 1988-11-09 回線切替方式

Country Status (1)

Country Link
JP (1) JP2637796B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000019673A1 (fr) * 1998-09-28 2000-04-06 Matsushita Electric Industrial Co., Ltd. Recepteur a bande laterale residuelle
JP2020533912A (ja) * 2017-09-29 2020-11-19 ケイエムダブリュ インコーポレーテッドKmw Inc. 時分割二重化方式を用いる分散アンテナシステムのtddサブ−システムおよびtddサポート方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5766517A (en) * 1980-10-09 1982-04-22 Arupain Kk Pll circuit of pcm processor
JPS62231541A (ja) * 1986-03-31 1987-10-12 Nec Corp 回線切替方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5766517A (en) * 1980-10-09 1982-04-22 Arupain Kk Pll circuit of pcm processor
JPS62231541A (ja) * 1986-03-31 1987-10-12 Nec Corp 回線切替方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000019673A1 (fr) * 1998-09-28 2000-04-06 Matsushita Electric Industrial Co., Ltd. Recepteur a bande laterale residuelle
US6671002B1 (en) 1998-09-28 2003-12-30 Matsushita Electric Industrial Co., Ltd. VSB receiver
JP2020533912A (ja) * 2017-09-29 2020-11-19 ケイエムダブリュ インコーポレーテッドKmw Inc. 時分割二重化方式を用いる分散アンテナシステムのtddサブ−システムおよびtddサポート方法

Also Published As

Publication number Publication date
JP2637796B2 (ja) 1997-08-06

Similar Documents

Publication Publication Date Title
CN1023281C (zh) 信道转换***
US6538779B1 (en) Optical signal monitoring method and apparatus
CN109450610B (zh) 一种通道相位对齐电路及方法
US5355124A (en) Wiring concentrator for data networks
US4536876A (en) Self initializing phase locked loop ring communications system
JP5585583B2 (ja) クロック再生回路及びクロック再生方法
CN108111224B (zh) 一种异步光纤通信方法、装置及网络
JPH021636A (ja) 回線切替方式
AU539593B2 (en) Method and apparatus for demodulating differentially encoded phase modulated data transmissions
JPS63252047A (ja) デイジタル無線伝送方式
JP2022132859A (ja) 光伝送装置および光伝送システム
JPH0515336B2 (ja)
JP3139411B2 (ja) 回線切替方法及び装置
JPH01180150A (ja) 制御線伝送方式
JP2867495B2 (ja) ヒットレス切替方式
JPH04235438A (ja) 回線切替情報生成回路
JPH04243335A (ja) 無瞬断回線切替回路
JPH04336733A (ja) データ伝送方式
JPH10224329A (ja) 回線切替装置
JPH01314447A (ja) ヒットレス切替制御回路
JPH01143531A (ja) 同期切替方式
JPH04322531A (ja) 回線切替方式
JPH0666761B2 (ja) 回線切替方式
JPH1168622A (ja) 通信システム
JPH03226036A (ja) 信号伝送方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees