JPH02158171A - Ｍｉｓ型電界効果トランジスタ - Google Patents
Ｍｉｓ型電界効果トランジスタInfo
- Publication number
- JPH02158171A JPH02158171A JP31334588A JP31334588A JPH02158171A JP H02158171 A JPH02158171 A JP H02158171A JP 31334588 A JP31334588 A JP 31334588A JP 31334588 A JP31334588 A JP 31334588A JP H02158171 A JPH02158171 A JP H02158171A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- gate
- field effect
- effect transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 description 14
- 239000013078 crystal Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＭＩＳ （金属−絶縁膜一半導体）型電界効果
トランジスタならびにそれを用いた半導体集積回路に利
用される。
トランジスタならびにそれを用いた半導体集積回路に利
用される。
本発明は、ゲート電極が高融点金属であるＭｌＳ型電界
効果トランジスタに関する。
効果トランジスタに関する。
本発明は、ゲート長が約１．０μｍ以下の金属ゲート電
極を有するＭｒＳ型電界効果トランジスタにおいて、 前記金属ゲート電極が、少なくともゲート絶縁膜に接す
る面のクレーン直径の平均値がゲート長の約１７５以下
である金属から構成されることにより、 トランジスタのしきい値電圧のばらつきを減少させたも
のである。
極を有するＭｒＳ型電界効果トランジスタにおいて、 前記金属ゲート電極が、少なくともゲート絶縁膜に接す
る面のクレーン直径の平均値がゲート長の約１７５以下
である金属から構成されることにより、 トランジスタのしきい値電圧のばらつきを減少させたも
のである。
従来、ＭＩＳ型電界効果トランジスタのゲート電極に、
不純物を高濃度にドープした多結晶シリコンまたは多結
晶シリコンと金属シリサイドの２層膜゛が用いられてき
た。しかし、このゲート電極材料ではゲート電極の電気
抵抗を充分低くできないため、特に高速で回路動作させ
る場合に不具合を生じる。そこで、近年ではより低抵抗
の高融点金属をゲート電極材料に用いることが試みられ
ている。
不純物を高濃度にドープした多結晶シリコンまたは多結
晶シリコンと金属シリサイドの２層膜゛が用いられてき
た。しかし、このゲート電極材料ではゲート電極の電気
抵抗を充分低くできないため、特に高速で回路動作させ
る場合に不具合を生じる。そこで、近年ではより低抵抗
の高融点金属をゲート電極材料に用いることが試みられ
ている。
しかし、金属は例えば下表に示したように結晶方位によ
り仕事関数が異なる。ゲート電極の仕事関数は次式のご
と＜ＭＩＳ型電界効果トランジスタのしきい値電圧に影
響するため、ゲート電極に金属を用いた場合、その結晶
方位によりしきい値電圧が異なることになる。
り仕事関数が異なる。ゲート電極の仕事関数は次式のご
と＜ＭＩＳ型電界効果トランジスタのしきい値電圧に影
響するため、ゲート電極に金属を用いた場合、その結晶
方位によりしきい値電圧が異なることになる。
表 金属の表面方位と仕事と関数
Ｖｔｈ”２φ、＋φａｓ Ｑｓｓ／Ｃ＋＋（１＋ｃυ
εｑＮＢ Ｖｓｕａ＋２ φＰ）ただし Ｖい：
しきい値電圧 φｐ：真性フェルミレベルとフェル ミレベルの差を電気素量で割 った量 φＧｓ：半導体基板とゲート電極の仕 事関数差 Ｑｓｓ ：ゲート絶縁膜中の固定電荷（単位面積あたり
） Ｃ１：ゲート絶縁膜の容量（単位面 積あたり） ε ：半導体基板の誘電率 ｑ ：電気素量 Ｎ８：半導体基板の不純物濃度 ｖｓｕｉ ：基板バイアス ゲート電極材料としてよく用いられるＷ（タングステン
）を例にとると、例えば、通常よく用いられる製法のＷ
Ｆ、ガスをＨ２還元して５１０２上に被着したＷ膜は、
第４図に示すように、直径４００人から２０００人のク
レーンを有している。従って、第６図（ａ）およびら）
のようにクレーン寸法に比べてＭＩＳ型電界効果トラン
ジスタのゲート長およびゲート幅が同程度であると、結
晶方位のばらつきが電気特性のばらつきとしてあられれ
る。
εｑＮＢ Ｖｓｕａ＋２ φＰ）ただし Ｖい：
しきい値電圧 φｐ：真性フェルミレベルとフェル ミレベルの差を電気素量で割 った量 φＧｓ：半導体基板とゲート電極の仕 事関数差 Ｑｓｓ ：ゲート絶縁膜中の固定電荷（単位面積あたり
） Ｃ１：ゲート絶縁膜の容量（単位面 積あたり） ε ：半導体基板の誘電率 ｑ ：電気素量 Ｎ８：半導体基板の不純物濃度 ｖｓｕｉ ：基板バイアス ゲート電極材料としてよく用いられるＷ（タングステン
）を例にとると、例えば、通常よく用いられる製法のＷ
Ｆ、ガスをＨ２還元して５１０２上に被着したＷ膜は、
第４図に示すように、直径４００人から２０００人のク
レーンを有している。従って、第６図（ａ）およびら）
のようにクレーン寸法に比べてＭＩＳ型電界効果トラン
ジスタのゲート長およびゲート幅が同程度であると、結
晶方位のばらつきが電気特性のばらつきとしてあられれ
る。
第６図（ａ）はかかる従来例の要部を示す平面図、第６
図（ｂ）はそのＹ−Ｙ’線に沿う模式的断面図で、半導
体集積回路の場合を示す。第６図（ａ）および（ｂ）に
おいて、１は半導体基板、２はＷからなる金属ゲート電
極、３はソース・ドレイン領域、４はゲート絶縁膜、右
よび５は素子分離絶縁膜である。
図（ｂ）はそのＹ−Ｙ’線に沿う模式的断面図で、半導
体集積回路の場合を示す。第６図（ａ）および（ｂ）に
おいて、１は半導体基板、２はＷからなる金属ゲート電
極、３はソース・ドレイン領域、４はゲート絶縁膜、右
よび５は素子分離絶縁膜である。
そして、１１は例えば（１１０）の表面方位を持つ金属
中のクレーン、１２は例えば（１１０）以外の表面方位
を持つ金属中のクレーンを示す。この従来例ではゲート
長に比べてゲート金属中のクレーンの直径が同程度とな
っている。
中のクレーン、１２は例えば（１１０）以外の表面方位
を持つ金属中のクレーンを示す。この従来例ではゲート
長に比べてゲート金属中のクレーンの直径が同程度とな
っている。
第７図は、従来のＭＩＳ型電界効果トランジスタのしき
い値電圧のゲート長依存性を示したものである。第７図
の測定点の範囲において、ゲート長０．３μ０以下のト
ランジスタでは、前記ゲート金属の結晶方位の影響を受
けてしきい値電圧のばらつきが生じる問題点がある。
い値電圧のゲート長依存性を示したものである。第７図
の測定点の範囲において、ゲート長０．３μ０以下のト
ランジスタでは、前記ゲート金属の結晶方位の影響を受
けてしきい値電圧のばらつきが生じる問題点がある。
前記のような特性のばらつきの問題は、クレーン寸法の
平均値の５倍程度のゲート長を持つＭＩＳ型電界効果ト
ランジスタ、すなわちゲート長が約１．０μｍ以下のＭ
ＩＳ型電界効果トランジスタにおいて、顕在化し、それ
を用いた半導体集積回路では特に大きな問題点になって
いる。
平均値の５倍程度のゲート長を持つＭＩＳ型電界効果ト
ランジスタ、すなわちゲート長が約１．０μｍ以下のＭ
ＩＳ型電界効果トランジスタにおいて、顕在化し、それ
を用いた半導体集積回路では特に大きな問題点になって
いる。
本発明の目的は、前記の問題点を解消することにより、
ゲート金属の結晶方位の影響を少なくし、しきい値電圧
のばらつきを抑止したＭＩＳ型電界効果トランジスタを
提供することにある。
ゲート金属の結晶方位の影響を少なくし、しきい値電圧
のばらつきを抑止したＭＩＳ型電界効果トランジスタを
提供することにある。
本発明は、ゲート長が約１．０μ■以下の金属ゲート電
極を有するＭＩＳ型電界効果トランジスタにおいて、前
記金属ゲート電極が、少なくともゲート絶縁膜に接する
面のクレーン直径の平均値がゲート長の約５分の１以下
である金属から構成されることを特徴とする。
極を有するＭＩＳ型電界効果トランジスタにおいて、前
記金属ゲート電極が、少なくともゲート絶縁膜に接する
面のクレーン直径の平均値がゲート長の約５分の１以下
である金属から構成されることを特徴とする。
本発明では、ＭＩＳ型電界効果トランジスタのゲート金
属の結晶の配向性に特に着目し、ゲート金属の結晶の配
向性の影響を排除するため、金属ゲート電極においてゲ
ート絶縁膜に接する面のクレーン直径の平均値がそのゲ
ート長の約５分の１以下である金属例えばＷで構成され
る。
属の結晶の配向性に特に着目し、ゲート金属の結晶の配
向性の影響を排除するため、金属ゲート電極においてゲ
ート絶縁膜に接する面のクレーン直径の平均値がそのゲ
ート長の約５分の１以下である金属例えばＷで構成され
る。
従って、金属の結晶の表面方位によって異なる仕事関数
の影響は、クレーン直径がゲート長より十分に小さいの
で、ＭＩＳ型電界効果トランジスタ内で平均化され、し
きい値電圧のばらつきが抑止される。これにより製品の
製造歩留りを向上することが可能となる。
の影響は、クレーン直径がゲート長より十分に小さいの
で、ＭＩＳ型電界効果トランジスタ内で平均化され、し
きい値電圧のばらつきが抑止される。これにより製品の
製造歩留りを向上することが可能となる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）は本発明の第一実施例の要部を示す平面図
および第１図（′ｂ）はそのｘ−ｘ’線に沿う模式的断
面図で、２個のＭＩＳ型電界効果トランジスタが集積さ
れている半導体集積回路の場合を示す。
および第１図（′ｂ）はそのｘ−ｘ’線に沿う模式的断
面図で、２個のＭＩＳ型電界効果トランジスタが集積さ
れている半導体集積回路の場合を示す。
第１図（ａ）および（ｂ）において、１は半導体基板、
２はＷからなる金属ゲート電極、３はソース・ドレイン
領域、４はゲート絶縁膜、および５は素子分離絶縁膜で
ある。
２はＷからなる金属ゲート電極、３はソース・ドレイン
領域、４はゲート絶縁膜、および５は素子分離絶縁膜で
ある。
そして、本第二実施例においては、すべてのＭＩＳ型電
界効果トランジスタの金属ゲート電極２が、ゲート絶縁
膜４に接する面のクレーン直径の平均値がそのゲート長
しの約５分の１以下であるＷで構成されることを特徴と
する。
界効果トランジスタの金属ゲート電極２が、ゲート絶縁
膜４に接する面のクレーン直径の平均値がそのゲート長
しの約５分の１以下であるＷで構成されることを特徴と
する。
金属の仕事関数は表面方位によって異なり、−方電界効
果トランジスタのしきい値電圧はゲート金属の仕事関数
に影響されるので、従来技術のような場合は複数個のＭ
ＩＳ型電界効果トランジスタのしきい値にばらつきが生
じる。ところが本第二実施例のＭＩＳ型電界効果トラン
ジスタでは、クレーンの結晶配向性の影響はすべて平均
化されてあられれる。そのため、前述のようなしきい値
電圧のばらつきは抑止される。
果トランジスタのしきい値電圧はゲート金属の仕事関数
に影響されるので、従来技術のような場合は複数個のＭ
ＩＳ型電界効果トランジスタのしきい値にばらつきが生
じる。ところが本第二実施例のＭＩＳ型電界効果トラン
ジスタでは、クレーンの結晶配向性の影響はすべて平均
化されてあられれる。そのため、前述のようなしきい値
電圧のばらつきは抑止される。
第２図に本第二実施例のしきい値電圧のゲート長依存性
を示す。なおこの場合ゲート幅は１．０μｓである。ゲ
ート長０．２５閾のトランジスタについて、第７図に示
したように従来技術では約３０％もあったしきい値電圧
のばらつきが、約８％と非常に小さくなっている。
を示す。なおこの場合ゲート幅は１．０μｓである。ゲ
ート長０．２５閾のトランジスタについて、第７図に示
したように従来技術では約３０％もあったしきい値電圧
のばらつきが、約８％と非常に小さくなっている。
本第二実施例による多数のＭＩＳ型電界効果トランジス
タを調べ、しきい値電圧がその平均値より２００ｍＶ以
上異なるトランジスタの個数の割合を求め、縦軸にとり
、横軸にクレーン直径の平均値／ゲート長をとると、第
３図に示すようになる。
タを調べ、しきい値電圧がその平均値より２００ｍＶ以
上異なるトランジスタの個数の割合を求め、縦軸にとり
、横軸にクレーン直径の平均値／ゲート長をとると、第
３図に示すようになる。
クレーン直径の平均値／ゲート長が約０．２５以下では
しきい値電圧が異常となるトランジスタがなくなってい
る。この実験データより、金属ゲート電極中のクレーン
直径の平均値がゲート長の約５分の１以下であれば、し
きい値電圧のばらつきを抑止できることが分かる。
しきい値電圧が異常となるトランジスタがなくなってい
る。この実験データより、金属ゲート電極中のクレーン
直径の平均値がゲート長の約５分の１以下であれば、し
きい値電圧のばらつきを抑止できることが分かる。
ところで、ゲート長が０．２５μｌといった微細なゲー
ト長に対しても、その約５分の１以下にゲート金属のク
レーン直径を制御するためには、例えば、下記のような
製造条件を選べばよい。
ト長に対しても、その約５分の１以下にゲート金属のク
レーン直径を制御するためには、例えば、下記のような
製造条件を選べばよい。
ゲート金属としてＷを例にとる。従来、Ｗ膜をゲート金
属として用いるときには、ＷｈガスをＨ２還元してＷ膜
を得ていた。この場合はクレーンの直径の分布は第４図
の破線のようになる。それに対して、１ｌｉＦ６ガスを
ＳｉＨ，還元するとクレーン直径は第４図の実線のよう
になる。つまり、ＳｉＨ４還元の場合にはクレーン直径
が非常に小さくなり、本発明の構成、要件を満たすゲー
ト金属が得られる。
属として用いるときには、ＷｈガスをＨ２還元してＷ膜
を得ていた。この場合はクレーンの直径の分布は第４図
の破線のようになる。それに対して、１ｌｉＦ６ガスを
ＳｉＨ，還元するとクレーン直径は第４図の実線のよう
になる。つまり、ＳｉＨ４還元の場合にはクレーン直径
が非常に小さくなり、本発明の構成、要件を満たすゲー
ト金属が得られる。
第５図は本発明の第二実施例の要部を示す模式的断面図
で、トランジスタのゲート電極部分を示す。第５図にお
いて、１は半導体基板、２はＷからなる金属ゲート電極
、３ａはソース領域、３ｂはドレイン領域および４はゲ
ート絶縁膜である。
で、トランジスタのゲート電極部分を示す。第５図にお
いて、１は半導体基板、２はＷからなる金属ゲート電極
、３ａはソース領域、３ｂはドレイン領域および４はゲ
ート絶縁膜である。
そして、本第二実施例は、金属ゲート電極のクレーン１
０の直径は、第一実施例と同様にゲート長しの約１１５
以下になるように設定されることを特徴とする。
０の直径は、第一実施例と同様にゲート長しの約１１５
以下になるように設定されることを特徴とする。
本第二実施例ではＭＩＳ型電界効果トランジスタのチャ
ネルは半導体基板１に対して垂直な方向であり、いわゆ
る縦型トランジスタとなっている。
ネルは半導体基板１に対して垂直な方向であり、いわゆ
る縦型トランジスタとなっている。
本第二実施例においても、前記の第一実施例と同様に、
ゲート金属の結晶の配向性の影響を除去し、しきい値電
圧のばらつきを抑止することができる。
ゲート金属の結晶の配向性の影響を除去し、しきい値電
圧のばらつきを抑止することができる。
以上説明したように、本発明は、ＭＩＳ型電界効果トラ
ンジスタの金属ゲート電極がそのゲート長の約５分の１
以下の平均直径のクレーンを持つ金属で構成されるよう
にすることにより、しきい値電圧のばらつきを抑止し、
製品の製造歩留りを向上させる効果がある。本発明は、
電気特性の均一なトランジスタを得ることが必須の要件
である半導体集積回路に適用することにより、特にその
効果を発揮することができる。
ンジスタの金属ゲート電極がそのゲート長の約５分の１
以下の平均直径のクレーンを持つ金属で構成されるよう
にすることにより、しきい値電圧のばらつきを抑止し、
製品の製造歩留りを向上させる効果がある。本発明は、
電気特性の均一なトランジスタを得ることが必須の要件
である半導体集積回路に適用することにより、特にその
効果を発揮することができる。
第１図（ａ）は本発明の第一実施例の要部を示す平面図
。 第１図（ハ）はそのｘ−ｘ’線に沿う模式的断面図。 第２図はそのしきい値電圧とゲート長の関係を示す特性
図。 第３図はそのしきい値電圧とクレーン直径の平均値とゲ
ート長との関係を示す特性図。 第４図はＷ膜中のクレーン直径の分布と形成法との関係
を示す特性図。 第５図は本発明の第二実施例の要部を示す模式第６図（
ａ）は従来例の要部を示す平面図。 第６図（５）はそのＹ−Ｙ’線に沿う模式的断面図。 第７図はそのしきい値電圧とゲート長の関係を示す特性
図。 １・・・半導体基板、２・・・金属ゲート電極、３・・
・ソース・ドレイン領域、３ａ・・・ソース領域、３ｂ
・・・ドレイン領域、４・・・ゲート絶縁膜、５・・・
素子分離絶縁膜、１０・・・クレーン、１１・・・（１
１０）方位のクレーン、１２・・・（１１０）方位以外
のクレーン。
。 第１図（ハ）はそのｘ−ｘ’線に沿う模式的断面図。 第２図はそのしきい値電圧とゲート長の関係を示す特性
図。 第３図はそのしきい値電圧とクレーン直径の平均値とゲ
ート長との関係を示す特性図。 第４図はＷ膜中のクレーン直径の分布と形成法との関係
を示す特性図。 第５図は本発明の第二実施例の要部を示す模式第６図（
ａ）は従来例の要部を示す平面図。 第６図（５）はそのＹ−Ｙ’線に沿う模式的断面図。 第７図はそのしきい値電圧とゲート長の関係を示す特性
図。 １・・・半導体基板、２・・・金属ゲート電極、３・・
・ソース・ドレイン領域、３ａ・・・ソース領域、３ｂ
・・・ドレイン領域、４・・・ゲート絶縁膜、５・・・
素子分離絶縁膜、１０・・・クレーン、１１・・・（１
１０）方位のクレーン、１２・・・（１１０）方位以外
のクレーン。
Claims (1)
- １、ゲート長が約１．０μｍ以下の金属ゲート電極を有
するＭＩＳ型電界効果トランジスタにおいて、前記金属
ゲート電極が、少なくともゲート絶縁膜に接する面のク
レーン直径の平均値がゲート長の約５分の１以下である
金属から構成されることを特徴とするＭＩＳ型電界効果
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31334588A JPH02158171A (ja) | 1988-12-12 | 1988-12-12 | Ｍｉｓ型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31334588A JPH02158171A (ja) | 1988-12-12 | 1988-12-12 | Ｍｉｓ型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02158171A true JPH02158171A (ja) | 1990-06-18 |
Family
ID=18040133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31334588A Pending JPH02158171A (ja) | 1988-12-12 | 1988-12-12 | Ｍｉｓ型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02158171A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208195B1 (en) | 1991-03-18 | 2001-03-27 | Integrated Device Technology, Inc. | Fast transmission gate switch |
| US6215350B1 (en) | 1991-03-18 | 2001-04-10 | Integrated Device Technology, Inc. | Fast transmission gate switch |
| US7022559B2 (en) * | 1998-09-30 | 2006-04-04 | Intel Corporation | MOSFET gate electrodes having performance tuned work functions and methods of making same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6032361A (ja) * | 1983-08-03 | 1985-02-19 | Hitachi Ltd | 半導体装置用電極配線の製造方法 |
| JPH01175257A (ja) * | 1987-12-29 | 1989-07-11 | Fujitsu Ltd | Ｍｉｓ型半導体装置の製造方法 |
-
1988
- 1988-12-12 JP JP31334588A patent/JPH02158171A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6032361A (ja) * | 1983-08-03 | 1985-02-19 | Hitachi Ltd | 半導体装置用電極配線の製造方法 |
| JPH01175257A (ja) * | 1987-12-29 | 1989-07-11 | Fujitsu Ltd | Ｍｉｓ型半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208195B1 (en) | 1991-03-18 | 2001-03-27 | Integrated Device Technology, Inc. | Fast transmission gate switch |
| US6215350B1 (en) | 1991-03-18 | 2001-04-10 | Integrated Device Technology, Inc. | Fast transmission gate switch |
| US6556063B2 (en) | 1991-03-18 | 2003-04-29 | Integrated Device Technology, Inc. | Fast transmission gate switch |
| US7022559B2 (en) * | 1998-09-30 | 2006-04-04 | Intel Corporation | MOSFET gate electrodes having performance tuned work functions and methods of making same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6048106B2 (ja) | 半導体集積回路 | |
| US3657614A (en) | Mis array utilizing field induced junctions | |
| MY118300A (en) | Method of forming transistor electrodes from directionally deposited silicide | |
| JPH02275672A (ja) | 薄膜トランジスター | |
| US4513304A (en) | Semiconductor memory device and process for producing the same | |
| JPH02158171A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| US4251829A (en) | Insulated gate field-effect transistor | |
| JPH04177873A (ja) | 相補型ｍｉｓ半導体装置 | |
| US3938174A (en) | Semiconductor integrated circuit and method of manufacture | |
| TW293150B (ja) | ||
| JPH01302768A (ja) | 逆スタガー型シリコン薄膜トランジスタ | |
| JPS63213372A (ja) | 電界効果型半導体装置 | |
| JPH02133967A (ja) | 半導体装置 | |
| JPS6017964A (ja) | 半導体装置 | |
| JPH04162477A (ja) | 薄膜トランジスタ | |
| JPS59130475A (ja) | 半導体メモリ回路装置の製造方法 | |
| JPH02246373A (ja) | 半導体装置 | |
| JPS5898970A (ja) | 薄膜ｍｉｓトランジスタ | |
| JPH0918018A (ja) | 半導体力学量センサの製造方法 | |
| KR0165424B1 (ko) | 모스형 반도체 커패시터 | |
| JPS6062151A (ja) | Ｍｏｓ型半導体集積回路装置とその製造方法 | |
| JPH0669522A (ja) | 半導体容量装置とその形成方法 | |
| JPH0287575A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH02122648A (ja) | 半導体装置の製造方法 | |
| JPS61142762A (ja) | 半導体装置 |