JPH02157960A - Daisy chain circuit system - Google Patents

Abstract

PURPOSE:To rotate a priority order by connecting an output from the final step of a daisy chain and giving the lowest priority order to a circuit set, which obtains and uses a bus at a previous time, in the case of using a next bus. CONSTITUTION:When the activation of a busy signal (e) on the bus is received, an arbiter makes a bus allowance daisy chain signal (c) or (f) on the bus inactive. Using requesting parts B1-Bn and arbiters A1-An of respective boards transmit the inactivation of bus allowance daisy chain signals (c), (f) and (g) from In (input) to Out (output). The board to obtain the bus informs a bus allowing signal (b) in the internal part of the board of the arbiter on the board as well. The arbiter to obtain this bus allowing signal (b) is operated at the time of the next obtain operation of the bus and the bus priority order for the circuit set of the board to obtain the bus at the previous time is made lowest at the next time. Thus, the priority order can be rotated.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、コンピュータシステムにおけるバスの７ビト
レ一シ謄ン方式であるデージーチェン回路方式に関する
。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a daisy chain circuit system which is a 7-bit transmission system of a bus in a computer system.

（従来技術と問題点） 従来７ビターＡは第４図に示すように、システムに１つ
だけ存在し、デージーチェンの初段に位置する。第４図
において各々回路集合は各１枚づつのボード上にあるも
のとする。(Prior Art and Problems) As shown in FIG. 4, only one conventional 7-biter A exists in the system and is located at the first stage of the daisy chain. In FIG. 4, it is assumed that each circuit set is on one board.

ボードがバスを使用する場合に、使用要求部Ｂそのボー
ドのボード内部のバス要求信号ａを受けとり、バス上の
バス要求信号ｄをアクティブにする。７ビターＡは、バ
ス上のビジー信号ｅがインアクティブでかつバス要求信
号ｄがアクティブであると、ボード内部のバス許可デー
ジーチェン信号ｇをアクティブとして次段の使用要求部
Ｂへ伝える。各ボードの使用要求部Ｂはバス許可デーノ
ーチェン信号ｇをＩｎ（入力）側から受けると、そのボ
ードがバスを要求していないならば、次段へバス許可デ
ージーチェン信号ｇをＯｕｔ（出力）側から伝え、その
ボードがバスを要求しでいるならば、次段へバス許可デ
ージーチェン信号ｇを伝えず（Ｏｕｔ（出力）Ｉをアク
ティブとせず）、使用要求部Ｂが出力しているバス上の
バス要求信号ｄをインアクティブとし、ビジー信号ｅと
ボード内部の許可信号すをバスが必要な間だけアクティ
ブにし続ける。When a board uses a bus, the use request unit B receives the bus request signal a inside the board and activates the bus request signal d on the bus. When the busy signal e on the bus is inactive and the bus request signal d is active, the 7-biter A makes the bus permission daisy chain signal g inside the board active and transmits it to the use requesting section B at the next stage. When the use request unit B of each board receives the bus permission daisy chain signal g from the In (input) side, if that board does not request the bus, it sends the bus permission daisy chain signal g to the next stage from the Out (output) side. If the board requests the bus, it does not transmit the bus permission daisy chain signal g to the next stage (does not make Out (output) I active), and requests the bus on the bus that the use requesting section B outputs. The bus request signal d of the board is made inactive, and the busy signal e and the board's internal permission signal s are kept active only as long as the bus is required.

アビターＡはバス上のビジー信号ｅを受けるとボード内
部のバス許可デージーチェン信号ｇをイン７クテイプと
する。そして各ボードの使用要求部Ｂはバス許可デージ
ーチェン信号ｇのインアクティブをＩｎ（入力）からＯ
ｕＬ（出力）を伝えていく。When Aviter A receives the busy signal e on the bus, it inputs the bus permission daisy chain signal g inside the board. Then, the use request unit B of each board changes the inactive state of the bus permission daisy chain signal g from In (input) to O.
Convey uL (output).

しかるに、従来のデージーチェン方式では優先順位はア
ビターに近いほど高く、固定となってしまい、各回路集
合に平等にバスを使用させることができなかった。また
、デージーチェン以外の方式は、アビターの回路の複雑
化、バス上の信号線の増加を招く等の問題があった。However, in the conventional daisy-chain system, the priority is fixed as it is closer to the aviator, making it impossible to allow each circuit set to use the bus equally. Furthermore, systems other than daisy chain have problems such as complicating the avitar circuit and increasing the number of signal lines on the bus.

（発明による解決手段） 本発明はかかる問題を解決するものであり、複数の回路
集合があり、該複数の各回路集合を接続する共通のバス
を有し、各回路集合が、該バスの使用権の取得を該バス
上のデーノーチェンにより行なうデーノーチェン回路方
式に、おいて、前記デージーチェンの最終段の出力を初
段の入出力に接続し、バスの使用を要求する各回路集合
がそれぞれバスアビターを具備し、少なくとも、前回バ
スを取得使用した回路集合は次回のバス使用に際して優
先順位を最下位とすることを特徴とし、概括すると、本
発明は、バスの使用柳の取得をデーソーチェンにより行
なうシステムにおいて、そのデージーチェンの最終段の
出力を初段の入力に接続し、バスの使用を要求する各回
路集合がそれぞれバスアビターを持ち、かつ、このアビ
ターはデージーチェン上その集合回路のバス使用要求部
の次段に位置し、各回路集合の７ビターのうも前回バス
を取得した回路集合上の７ビターのみを次回のバス取得
動作時にＷ１能させることにより、前回バスを取得した
回路集合のバス使用優先順位が次回に最下位になるよう
にする。すなわも、優先順位をローデートさせることを
特徴とする。(Solution Means by the Invention) The present invention solves this problem, and includes a plurality of circuit sets, a common bus connecting each of the plurality of circuit sets, and each circuit set using the bus. In the de-no-chain circuit system in which the daisy-chain on the bus acquires the right to the daisy-chain, the output of the final stage of the daisy-chain is connected to the input/output of the first stage, and each circuit set that requests the use of the bus is provided with a bus abiter. However, at least the circuit set that acquired and used the bus last time is characterized in that it is given the lowest priority when using the bus next time.Generally speaking, the present invention provides a system in which the acquisition of bus usage is performed by a deso chain. , the output of the final stage of the daisy chain is connected to the input of the first stage, each circuit set requesting the use of the bus has a bus abiter, and this abiter is connected on the daisy chain next to the bus use requesting part of that set of circuits. By enabling only the 7 bits on the circuit set that acquired the bus last time to perform W1 during the next bus acquisition operation, priority is given to the bus use of the circuit set that acquired the bus last time. The ranking will be the lowest next time. In other words, it is also characterized by loading the priority order.

（実施例） 本発明の構成及び実施例を図面を参照して以下に説明す
る。第１図は、本発明の一実施例を示す。(Embodiments) The configuration and embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows one embodiment of the invention.

第２図及び第３図は、本発明の実施例を示すタイムチャ
ートであり、それぞれ信号がローアクティブである場合
を示す、１１図において各回路集合は１枚のボード上に
あるものとし、ボードがｎ枚ある場合について説明する
０図中８１〜Ｂｎは使用要求部、Ａ１〜Ａｎは７ビター
、・はボード内部のバス要求信号、ｂはボード内部のバ
ス許可信号、Ｃはバス上のバス許可デージーチェン信号
、ｄはバス上のバス要求信号、ｅはピノ−信号、ｆはバ
ス許可デージーチェンの最終段と初段を結ぶ信号、ｇは
ボード内部のバス許可デージーチェン信号ｇを示す。2 and 3 are time charts showing an embodiment of the present invention, each showing a case where the signal is low active. In FIG. 11, each circuit set is on one board, and the board In the figure, 81 to Bn are usage request parts, A1 to An are 7 bits, * is a bus request signal inside the board, b is a bus permission signal inside the board, and C is a bus on the bus. A permission daisy chain signal, d is a bus request signal on the bus, e is a pinot signal, f is a signal connecting the final stage and first stage of the bus permission daisy chain, and g is a bus permission daisy chain signal g inside the board.

第１図の実施例は、ボードがｎ枚ある場合を示す、ある
ボードがバスを使用する場合は、ボード内部のバス要求
信号ａをアクティブにする。そのボードの使用要求部Ｂ
ｘ（ｘは１〜ｎのいずれかである）は、ボード内部のバ
ス要求信号ａを受けると、バス上のバス要求信号ｄをア
クティブにする。The embodiment shown in FIG. 1 shows a case where there are n boards. When a certain board uses a bus, a bus request signal a inside the board is activated. Use request part B of the board
When x (x is one of 1 to n) receives a bus request signal a inside the board, it activates a bus request signal d on the bus.

前回バスを取得したボードの７ビターＡ　ｙ（ｙは１〜
ｎのいずれかである）はバス上の、ピッー信９ｅがイン
アクティブあって、バス上のバス要求信号ｄがアクティ
ブであると、バス上のバス許可デージーチェン信号Ｃ又
はｆをアクティブとして次段のボードに伝える。7 bitter A y of the board that acquired the bus last time (y is 1 to
n) on the bus is inactive and the bus request signal d on the bus is active, the bus permission daisy chain signal C or f on the bus is activated and the next stage is activated. tell the board.

バスを要求していないボードの使用要求部Ｂｚ（ｚは１
〜ｎのいずれかである。ただし２：　Ｘ）がバス上のバ
ス許可デージーチェン信号Ｃ又はｆを受けると、使用要
求部Ｂｚは次段の７ビターＡｚにボード内部のバス許可
デーノーチェン信号ｇで伝える。Use request part Bz (z is 1) of the board that does not request the bus.
- n. However, 2: When X) receives the bus permission daisy chain signal C or f on the bus, the usage requesting unit Bz sends it to the next stage 7-bit Az using the bus permission daisy chain signal g inside the board.

ボード内部のバス許可デージーチェン信号ｇを受けたア
ビターＡｚは、バス要求をしていない使用要求部Ｂｚと
同様に、次段のボードにバス上のバス許可デージーチェ
ン信号Ｃ又はｒを伝える。The aviter Az that has received the bus permission daisy chain signal g inside the board transmits the bus permission daisy chain signal C or r on the bus to the next stage board, similarly to the use requesting unit Bz that has not made a bus request.

バス要求をしているボードの使用要求部Ｂｘがバス上の
バス許可デージーチェン信号Ｃ又はｆを受けると、次段
の７ビターＡｘにボード内部のバス許可デージーチェン
信号ｇを伝えずに、使用要求部ＢＸが出力しているバス
ーヒのバス要求信号ｄをインアクティブとし、ビジー信
号ｅとボード内部のバス許可信号すをバスが必要な閏だ
け７クティプとする。When the use request unit Bx of the board making the bus request receives the bus permission daisy chain signal C or f on the bus, it does not transmit the bus permission daisy chain signal g inside the board to the next stage 7-bit Ax. The bus request signal d of the bus output from the requesting unit BX is made inactive, and the busy signal e and the bus permission signal inside the board are set to 7 taps as long as the bus is required.

７ビターＡ、はバス上のビジー信号ｅのアクティブを受
けるとバス上のバス許可デージーチェン信号Ｃ又はｆを
インアクティブとする。そして各ボードの使用要求部Ｂ
１〜Ｂｎ及びアビターＡ１〜Ａｎはバス上のバス許可デ
ーノーチェン信号ｃｄｖｇのイン７クテイプをＩｎ（入
力）からＯｕｔ（出力）へ伝える。When the 7 biter A receives the active busy signal e on the bus, it makes the bus permit daisy chain signal C or f on the bus inactive. And use request part B of each board
1-Bn and aviters A1-An transmit the input of the bus permission signal cdvg on the bus from In (input) to Out (output).

バスを取得したベートは、ボード内部のバス許可信号す
をボード上の７ビターＡ×にも知らせる。The bat that has acquired the bus also notifies the 7-bit Ax on the board of the bus permission signal inside the board.

このバス許可信号すを取得したアビターＡ×が次回のバ
スの取得動作時に機能し、前回バスを取得したボード真
の回路集合のバス優先順位を次回に最下位する（第３図
・第４図参照）。The aviator A× that has acquired this bus permission signal functions during the next bus acquisition operation, and sets the bus priority of the true circuit set of the board that previously acquired the bus to the lowest next time (Figures 3 and 4). reference).

（発明の効果） 本発明は、以上の構成であるから、デージ−・チェン型
のバス７ビターの優先順位が次回に最下位になるように
、すなわち、優先順位をローデートさせる効果を奏する
。(Effects of the Invention) Since the present invention has the above configuration, it has the effect of loading the priority order so that the priority order of the daisy-chain type bus 7-biter becomes the lowest next time.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本発明の実施例を示す回路図、第２図及び第
３図は、本発明のタイムチャートを示す。 第４図は従来例を示す回路図である。尚、図中同一部分
は同一符号を用いて説明するものとする。 Ｂ、Ｂｌ〜Ｂｎ・・・使用要求部 Ａ　＊　Ａ　１−　Ａ　ｎ　＝・７ビターａ・・・ボー
ド内部のバス要求信号 ｂ・・・ボード内部のバス許可信号 １１ｖｅｅｆ・・・バス上のバス許可デージーチェン信
号ｄ・・・バス上のバス要求信号 ｅ・・・ビジーイ言号FIG. 1 is a circuit diagram showing an embodiment of the invention, and FIGS. 2 and 3 are time charts of the invention. FIG. 4 is a circuit diagram showing a conventional example. Note that the same parts in the figures will be explained using the same reference numerals. B, Bl to Bn... Usage request section A * A 1- A n = 7 Bitter a... Bus request signal inside the board b... Bus permission signal inside the board 11veef... Bus on the bus Permission daisy chain signal d...Bus request signal on the bus e...Busy word

Claims (1)

【特許請求の範囲】[Claims] 複数の回路集合があり、該複数の各回路集合を接続する
共通のバスを有し、各回路集合が、該バスの使用権の取
得を該バス上のデージーチェンにより行なうデージーチ
ェン回路方式において、前記デージーチェンの最終段の
出力を初段の入力に接続し、バスの使用を要求する各回
路集合がそれぞれバスアビターを具備し、少なくとも、
前回バスを取得使用した回路集合は次回のバス使用に際
して優先順位を最下位とすることを特徴とするデージー
チェン回路方式。In a daisy-chain circuit system in which there are a plurality of circuit sets and a common bus connecting each of the plurality of circuit sets, each circuit set acquires the right to use the bus by daisy-chaining on the bus, Each circuit set that connects the output of the final stage of the daisy chain to the input of the first stage and requests the use of a bus is provided with a bus abiter, and at least:
A daisy-chain circuit system characterized in that the circuit set that previously acquired and used the bus is given the lowest priority when using the bus next time.