JPH02155050A - 試験環境構築方式 - Google Patents
試験環境構築方式Info
- Publication number
- JPH02155050A JPH02155050A JP63309540A JP30954088A JPH02155050A JP H02155050 A JPH02155050 A JP H02155050A JP 63309540 A JP63309540 A JP 63309540A JP 30954088 A JP30954088 A JP 30954088A JP H02155050 A JPH02155050 A JP H02155050A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output device
- test system
- test
- configuration information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010276 construction Methods 0.000 claims description 18
- 238000004088 simulation Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- LELOWRISYMNNSU-UHFFFAOYSA-N hydrogen cyanide Chemical compound N#C LELOWRISYMNNSU-UHFFFAOYSA-N 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は計算機システムの試験環境構築方式に関し、特
に試験システムの実装入出力装置に依存しない試験環境
を構築する試験環境の構築方式に関する。
に試験システムの実装入出力装置に依存しない試験環境
を構築する試験環境の構築方式に関する。
(従来の技術)
従来、試験環境は試験システムに実装されてhる入出力
装置の範囲内でのみ構築することが可能であつ念。
装置の範囲内でのみ構築することが可能であつ念。
(発明が解決しようとする課題)
上述した従来の試験環境構築方式は、試験環境が試験シ
ステムに実装されてhる入出力装置の範囲内でのみ構築
可能となっているので、試験環境を構築するためには使
用するすべての入出力装置を試験システムに実装しなけ
ればならないという欠点があった。
ステムに実装されてhる入出力装置の範囲内でのみ構築
可能となっているので、試験環境を構築するためには使
用するすべての入出力装置を試験システムに実装しなけ
ればならないという欠点があった。
本発明の目的は、試験クステム入出力装置構成情報およ
び実装入出力装置構成情報を使用し、試験システムに実
装されている装置を利用者の要求によって制御するとと
もに、試験システムに実装されてbない装置に利用者の
要求があったときく、あたかもその装置が試験システム
に実装されているかのように制御すること九より上記欠
点を除去し、入出力装置を試1験システム1c実装しな
くてもよいように構成した試験環境構築方式を提供する
ことにある。
び実装入出力装置構成情報を使用し、試験システムに実
装されている装置を利用者の要求によって制御するとと
もに、試験システムに実装されてbない装置に利用者の
要求があったときく、あたかもその装置が試験システム
に実装されているかのように制御すること九より上記欠
点を除去し、入出力装置を試1験システム1c実装しな
くてもよいように構成した試験環境構築方式を提供する
ことにある。
(課題を解決するための手段)
本発明による試験環境構築方式は、試験システム入出力
装置構成情報格納手段と、実装入出力装置構成情報格納
手段と、入出力装置制御手段と。
装置構成情報格納手段と、実装入出力装置構成情報格納
手段と、入出力装置制御手段と。
入出力装置シミュレーション手段と、試験環境構築手段
とを具備して構成した本のである。
とを具備して構成した本のである。
試験システム入出力装置構成情報格納手段は、試験シス
テムに必要なすべての入出力装置名を記入するためのも
のであり、実装入出力装置構成情報格納手段は試験シス
テムに実装されているすべての入出力装置名を記入する
ためのものである。
テムに必要なすべての入出力装置名を記入するためのも
のであり、実装入出力装置構成情報格納手段は試験シス
テムに実装されているすべての入出力装置名を記入する
ためのものである。
入出力装置制御手段は、試験システムに実装可能なすべ
ての装置知それぞれ対応し、試験システムに実装されて
いる装置を利用者の要求により制御するためのものであ
る。
ての装置知それぞれ対応し、試験システムに実装されて
いる装置を利用者の要求により制御するためのものであ
る。
入出力装置シミュレート手段は、試験システムに実装可
能なすべての装置にそれぞれ対応し、試験システムに実
装されていない装置に利用者の要求があつ虎とき、あた
かもその装置が試験システムに実装されているかのよう
に制御するためのものである。
能なすべての装置にそれぞれ対応し、試験システムに実
装されていない装置に利用者の要求があつ虎とき、あた
かもその装置が試験システムに実装されているかのよう
に制御するためのものである。
試験環境構築手段は、試験システム入出力装置構成情報
格納手段の内容と、実装入出力装置構成情報格納手段の
内容とを比較し、対応する入出力装置制御手段、または
入出力装置シミュレート手段を割当てるためのものであ
る。
格納手段の内容と、実装入出力装置構成情報格納手段の
内容とを比較し、対応する入出力装置制御手段、または
入出力装置シミュレート手段を割当てるためのものであ
る。
(実施例)
次に1本発明について図面を参照して説明する。
第1図は1本発明による試験環境構築方式の一実施例を
示すブロック図である。
示すブロック図である。
第1図において、112は記憶装置、113は処理装置
、114〜117はそれぞれ第1−第4の入出力装置で
ある。記憶装置112において。
、114〜117はそれぞれ第1−第4の入出力装置で
ある。記憶装置112において。
101は試験システム入出力装置構成情報格納手段、1
02は実装入出力装置構成イ゛#報格納手段。
02は実装入出力装置構成イ゛#報格納手段。
103〜106はそれぞれ第1−第4の入出力装置制御
手段、107〜110はそれぞれ第1〜第4の入出力装
置シミュレート手段、111は試験環境構築手段である
。
手段、107〜110はそれぞれ第1〜第4の入出力装
置シミュレート手段、111は試験環境構築手段である
。
試験システム入出力装置構成情報格納域101は、計算
機システムの試験システムにおいて必要なすべての入出
力装置名を記入するためのものである。
機システムの試験システムにおいて必要なすべての入出
力装置名を記入するためのものである。
実装入出力装置構成情報格納域102は、試験システム
に実装されているすべての入出力装置名を記入するため
のものである。第1の入出力装置制御手段103は第1
の入出力装置114を利用者から要求により制御する。
に実装されているすべての入出力装置名を記入するため
のものである。第1の入出力装置制御手段103は第1
の入出力装置114を利用者から要求により制御する。
第2の入出力装置制御手段104は第2の入出力装置1
15を利用者からの要求により制御する。第8の入出力
装置制御手段105は第3の入出力装置116を利用者
からの要求により制御する。第4の入出力装置制御手段
106は%wc4の入出力装置117を利用者からの要
求により制御する。
15を利用者からの要求により制御する。第8の入出力
装置制御手段105は第3の入出力装置116を利用者
からの要求により制御する。第4の入出力装置制御手段
106は%wc4の入出力装置117を利用者からの要
求により制御する。
第1の入出力装置シミュレート手段107は。
@】の入出力装置114が試験システムに実装されてい
ないときに利用者からの要求をあたかも第1の入出力装
置114が実装されているかのように制御する。
ないときに利用者からの要求をあたかも第1の入出力装
置114が実装されているかのように制御する。
第2の入出力装置シミュレート手段10Bは、第2の入
出力装置115が試験システムに実装されていなhとき
に、利用者からの要求をあたかも第2の入出力装[11
Sが実装されているかのように制(2)する。
出力装置115が試験システムに実装されていなhとき
に、利用者からの要求をあたかも第2の入出力装[11
Sが実装されているかのように制(2)する。
第3の入出力装置シミュレート手段109は。
第3の入出力装置116が試験システムに実装されてい
ないとき、利用者からの要求をあをかも第3の入出力装
置11Bが実装されているかのように制御する。
ないとき、利用者からの要求をあをかも第3の入出力装
置11Bが実装されているかのように制御する。
第4の入出力装置シミュレート手段110は。
第4の入出力装置11フが試験システムに実装されてい
麿いときだ、利用者からの要求をあたかもra4の入出
力装置117が実装されているかのように制御を行なう
。
麿いときだ、利用者からの要求をあたかもra4の入出
力装置117が実装されているかのように制御を行なう
。
以上のように本実施例の試験システムには第1〜第4の
入出力装置113〜117が実装可能であるとする。
入出力装置113〜117が実装可能であるとする。
試験環境構築手段111は、試験システム入出力装置構
成情報格納手段101の内容と実装入出力装置構成情報
格納手段102の内容とを比較し。
成情報格納手段101の内容と実装入出力装置構成情報
格納手段102の内容とを比較し。
試験環境を構築する。
記憶装置112は、試験システム入出力装置構成情報格
納手段101.実装入出力装置構成情報格納手段102
.第1の入出力装置制御手段103、第2の入出力装置
制御手段104. @8の入出力装置制御手段105、
第4の入出力装置制御手段10B、第1の入出力装置シ
ミュレート手段10フ、第2の入出力装置シミュレート
手段108、第3の入出力装置シミュレート手段109
、第4の入出力袋filyミュレート手段110、およ
び試験環境構築手段111の実行内容を記憶する。
納手段101.実装入出力装置構成情報格納手段102
.第1の入出力装置制御手段103、第2の入出力装置
制御手段104. @8の入出力装置制御手段105、
第4の入出力装置制御手段10B、第1の入出力装置シ
ミュレート手段10フ、第2の入出力装置シミュレート
手段108、第3の入出力装置シミュレート手段109
、第4の入出力袋filyミュレート手段110、およ
び試験環境構築手段111の実行内容を記憶する。
処理装置113は、試験環境構築手段111の内容を処
理する。第1の入出力装置114は、計算機システムの
外部との情報の入出力を行なう。
理する。第1の入出力装置114は、計算機システムの
外部との情報の入出力を行なう。
第2の入出力袋fi11 Sは、計算機システムの外部
との情報の入出力を行なう。第8の入出力装置116は
、計算機システムの外部との情報の入出力を行なう。第
4の入出力装置117は、計算機システムの外部との情
報の入出力を行なう。
との情報の入出力を行なう。第8の入出力装置116は
、計算機システムの外部との情報の入出力を行なう。第
4の入出力装置117は、計算機システムの外部との情
報の入出力を行なう。
第2図は1本実施例での試験システム入出力装置構成情
報格納手段101の内容を示すブロック図である。
報格納手段101の内容を示すブロック図である。
第1の入出力装置名201は本実施例での試験システム
だ必要となる第1の入出力装置の装置名を示し、第2の
入出力装置名202は本実施例での試験システムに必要
となる−(2の入出力装置の装置名を示し、第8の入出
力装置名203は本実施例での試験システムに必要とな
る第8の入出力装置の装置名を示し、第4の入出力装置
名204は本実施例での試験システムに必要となる第4
の入出力装置の装置名を示す。
だ必要となる第1の入出力装置の装置名を示し、第2の
入出力装置名202は本実施例での試験システムに必要
となる−(2の入出力装置の装置名を示し、第8の入出
力装置名203は本実施例での試験システムに必要とな
る第8の入出力装置の装置名を示し、第4の入出力装置
名204は本実施例での試験システムに必要となる第4
の入出力装置の装置名を示す。
第3図は1本実施例での実装入出力装置構成情報格納手
段102の内容を示すブロック図である。
段102の内容を示すブロック図である。
第1の入出力装置名301は本実施例での試験システム
に実装されている第1の入出力装置の装置名を示し、第
2の入出力装置名302は本実施例での試験システムに
実装されている第2の入出力装置の装置名を示し、第4
の入出力装置名303は本実′1!B例での試験システ
ムに実装されている第4の入出力袋)電の装置名を示す
。
に実装されている第1の入出力装置の装置名を示し、第
2の入出力装置名302は本実施例での試験システムに
実装されている第2の入出力装置の装置名を示し、第4
の入出力装置名303は本実′1!B例での試験システ
ムに実装されている第4の入出力袋)電の装置名を示す
。
第4図は、試験システム構築手段111の内容に従う処
理を示す流れ図である。
理を示す流れ図である。
次に、第4図を参照して本実施例での試験環境構築手段
を説明する。
を説明する。
まずステップ401では試験システム入出力袋@構成情
報格納手段101より装置名を読込む。
報格納手段101より装置名を読込む。
本実施例では入出力装置A201が読込まれるので、ス
テップ402で次の処理に進む。
テップ402で次の処理に進む。
次に、入出力装置A201が実装入出力装置構成情報格
納手段102釦存在するか否かを、ステップ403でチ
エツクする。第1の入出力装置名201は実装入出力装
置構成情報格納手段102に第1の入出力装置名301
として存在するのでステップ404で試験システム入出
力装置構成情報格納手段101の第1の入出力装置名2
01に入出力装置制御手段203を割当てる。
納手段102釦存在するか否かを、ステップ403でチ
エツクする。第1の入出力装置名201は実装入出力装
置構成情報格納手段102に第1の入出力装置名301
として存在するのでステップ404で試験システム入出
力装置構成情報格納手段101の第1の入出力装置名2
01に入出力装置制御手段203を割当てる。
次にステップ401にお匹て試験システム入出力装置構
成情報格納手段101より次の装置名を読込む。本実施
例では第2の入出力装置名202が読込まれるので、ス
テップ402で次の処理に進む。ステップ403,40
4の処理は第1の入出力装置名201の処理と同様であ
る。
成情報格納手段101より次の装置名を読込む。本実施
例では第2の入出力装置名202が読込まれるので、ス
テップ402で次の処理に進む。ステップ403,40
4の処理は第1の入出力装置名201の処理と同様であ
る。
次に、ステップ401において試験システム入出力装置
構成情報格納手段101より次の装置名を読込む。本実
施例では第8の入出力装置名203が読込まれるので、
ステップ402で次の処理に進む。
構成情報格納手段101より次の装置名を読込む。本実
施例では第8の入出力装置名203が読込まれるので、
ステップ402で次の処理に進む。
次に、第8の入出力装置名203が実装入出力装置構成
情報格納手段102に存在するか否かを。
情報格納手段102に存在するか否かを。
ステップ403によりチエツクする。
@20入出力装置名202は、実装入出力装置構成情報
格納手段102に存在しをいので、ステップ404に従
って試験システム入出力装置構成情報格納手段101の
第2の入出力装置名202に第3の入出力装置シミュレ
ート手段109を割当てる。次に、ステップ401で試
験システム入出力装置青酸情報格納手段101より次の
装置名を読込む。本実施例では第4の入出力装置名20
4が読込まれるので、ステップ402で次の処理に進む
。ステップ403.404の処理は、第1の入出力装置
名201の処理と同様である。
格納手段102に存在しをいので、ステップ404に従
って試験システム入出力装置構成情報格納手段101の
第2の入出力装置名202に第3の入出力装置シミュレ
ート手段109を割当てる。次に、ステップ401で試
験システム入出力装置青酸情報格納手段101より次の
装置名を読込む。本実施例では第4の入出力装置名20
4が読込まれるので、ステップ402で次の処理に進む
。ステップ403.404の処理は、第1の入出力装置
名201の処理と同様である。
次に、ステップ401に従って試験システム入出力装置
構成情報格納手段101より次の装置名全読込むが0本
実施例では情報が残っていないので処理は終了する。
構成情報格納手段101より次の装置名全読込むが0本
実施例では情報が残っていないので処理は終了する。
実装装r!1が8台以上の場合でも1本実施例と同様に
して試験環境が構築できることは明白である。
して試験環境が構築できることは明白である。
(発明の効果)
以上説明し念ように本発明は、試験システム入出力装置
構成情報および実装入出力装置構成情報を使用し、試験
システムに実装されてhる装置を利用者の要求によって
制御するとともに、試験システムに実装されてh2h装
置(利用者の要求がありなときに、あたかもその製電が
試験システムに実装されているかのように制御すること
にょ抄試験システムに必要な入出力装置が試験システム
に実装されていなくても試験環境を構築することが可能
となると論う効果がある。
構成情報および実装入出力装置構成情報を使用し、試験
システムに実装されてhる装置を利用者の要求によって
制御するとともに、試験システムに実装されてh2h装
置(利用者の要求がありなときに、あたかもその製電が
試験システムに実装されているかのように制御すること
にょ抄試験システムに必要な入出力装置が試験システム
に実装されていなくても試験環境を構築することが可能
となると論う効果がある。
第1図は1本発明による試験環境構築方式の一実施例を
示すブロック図である。 第2図は、第1図に示す第1の試験システム入出力装置
情報格納手段の本実施例での内容を示すブロック図であ
る。 第8図は、第1図に示す第2の実装入出力装置構成情報
格納手段の本実施例での内容を示すブロック図である。 第4図は、ta1図に示す試験システム構築手段の詳細
な動作を説明する流れ図である。 101・・・試験システム入出力装置構成情報格納手段 102・・・実装入出力装置構成情報格納手段103〜
106・拳・入出力装置制匈手段107〜11(1・・
・入出力装置シミュレート手段 111・・・試験環境構築手段 112・・・記憶装置 113・−・処理装置 114〜117・・・入出力装置 201〜204,301〜303・・−−・・入出力装
置名 才2図 才3m
示すブロック図である。 第2図は、第1図に示す第1の試験システム入出力装置
情報格納手段の本実施例での内容を示すブロック図であ
る。 第8図は、第1図に示す第2の実装入出力装置構成情報
格納手段の本実施例での内容を示すブロック図である。 第4図は、ta1図に示す試験システム構築手段の詳細
な動作を説明する流れ図である。 101・・・試験システム入出力装置構成情報格納手段 102・・・実装入出力装置構成情報格納手段103〜
106・拳・入出力装置制匈手段107〜11(1・・
・入出力装置シミュレート手段 111・・・試験環境構築手段 112・・・記憶装置 113・−・処理装置 114〜117・・・入出力装置 201〜204,301〜303・・−−・・入出力装
置名 才2図 才3m
Claims (1)
- 試験システムに必要なすべての入出力装置名を記入する
ための試験システム入出力装置構成情報格納手段と、前
記試験システムに実装されているすべての入出力装置名
を記入するための実装入出力装置構成情報格納手段と、
前記試験システムに実装可能なすべての装置にそれぞれ
対応し、前記試験システムに実装されている装置を利用
者の要求により制御するための入出力装置制御手段と、
前記試験システムに実装可能なすべての装置にそれぞれ
対応し、前記試験システムに実装されていない装置に前
記利用者の要求があつたときあたかもその装置が試験シ
ステムに実装されているかのように制御するための入出
力装置シミユレート手段と、前記試験システム入出力装
置構成情報格納手段の内容と前記実装入出力装置構成情
報格納手段の内容とを比較し、対応する前記入出力装置
制御手段、または前記入出力装置シミユレート手段を割
当てるための試験環境構築手段とを具備して構成したこ
とを特徴とする試験環境構築方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63309540A JPH02155050A (ja) | 1988-12-06 | 1988-12-06 | 試験環境構築方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63309540A JPH02155050A (ja) | 1988-12-06 | 1988-12-06 | 試験環境構築方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02155050A true JPH02155050A (ja) | 1990-06-14 |
Family
ID=17994244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63309540A Pending JPH02155050A (ja) | 1988-12-06 | 1988-12-06 | 試験環境構築方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02155050A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0539313A2 (en) * | 1991-10-23 | 1993-04-28 | International Business Machines Corporation | Method and apparatus for simulating I/O devices |
-
1988
- 1988-12-06 JP JP63309540A patent/JPH02155050A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0539313A2 (en) * | 1991-10-23 | 1993-04-28 | International Business Machines Corporation | Method and apparatus for simulating I/O devices |
EP0539313A3 (en) * | 1991-10-23 | 1993-11-24 | Ibm | Method and apparatus for simulating i/o devices |
US5440697A (en) * | 1991-10-23 | 1995-08-08 | International Business Machines Corporation | Method and apparatus for simulating I/O devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009002950A (ja) | 少なくとも1つの電子的な制御システムをテストするためのテスト装置並びにテスト装置を作動するための方法 | |
CN107957965A (zh) | 服务质量序数修改 | |
KR20150004284A (ko) | 제어 장치의 작동 방법 및 모델 연산 유닛을 포함하는 제어 장치 | |
JPH02155050A (ja) | 試験環境構築方式 | |
CN1312583C (zh) | 仿真装置和仿真方法 | |
CN111966400B (zh) | 指令处理方法、装置及相关产品 | |
JPH03248255A (ja) | データ転送方法およびシステム | |
JPS63121963A (ja) | レコ−ド排他制御方式 | |
CN117172713A (zh) | 信息处理方法、装置、电子设备及存储介质 | |
Moseberry | Dynamic computer performance optimization based upon a collaborative CMAC design | |
JPS60178546A (ja) | プログラムテスト支援装置 | |
CN116783097A (zh) | 车载计算机、计算机执行方法及计算机程序 | |
JPS62214444A (ja) | シミユレ−シヨン方法 | |
JP3255975B2 (ja) | 論理設計規約確認状況の自動管理装置 | |
SU732872A1 (ru) | Устройство дл формировани адресов | |
CN118132279A (zh) | 任务处理方法、装置、电子设备和计算机可读存储介质 | |
JPH0261735A (ja) | データベースアクセスプログラムテスト方式 | |
Mohan | Operating Systems | |
JPH07132828A (ja) | シミュレーションシステム | |
JPH01303513A (ja) | システム擬似構築方式 | |
JPS61175746A (ja) | 計算機システム | |
JPS63138428A (ja) | 論理変数の出力方法 | |
Brenctar | A PROGRAMMING SYSTEM FOR THE SIMULATION OF CELLULAR SPACES | |
JPH0432980A (ja) | データ駆動形計算機用オブジエクトコード生成装置 | |
JPH02275529A (ja) | データ処理装置 |