JPH02154524A - シンセサイザ - Google Patents
シンセサイザInfo
- Publication number
- JPH02154524A JPH02154524A JP63308580A JP30858088A JPH02154524A JP H02154524 A JPH02154524 A JP H02154524A JP 63308580 A JP63308580 A JP 63308580A JP 30858088 A JP30858088 A JP 30858088A JP H02154524 A JPH02154524 A JP H02154524A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pass filter
- output
- synthesizer
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 230000006866 deterioration Effects 0.000 abstract description 4
- 230000000087 stabilizing effect Effects 0.000 abstract 3
- 230000003111 delayed effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
〔産業上の利用分野〕
本発明はシンセサイザに係り、特に電源雑音等に対する
Ｓ／Ｎの改善と、立ち上がり時間の短縮とを図ったシン
セサイザに関するものである。
Ｓ／Ｎの改善と、立ち上がり時間の短縮とを図ったシン
セサイザに関するものである。
シンセサイザは基準発振器の信号に同期した異なる周波
数の出力信号を得るために用いられるものであり、通常
、別に電源部を備えてそれから電圧Ｖｃｃの電源を供給
されて動作するように構成される。
数の出力信号を得るために用いられるものであり、通常
、別に電源部を備えてそれから電圧Ｖｃｃの電源を供給
されて動作するように構成される。
このようなシンセサイザにおいては、電源部から供給さ
れる電源リンプルや電源雑音によって発生信号のＳ／Ｎ
が劣化することがなく、また電源投入時等に、出力の立
ち上がりの遅延がないことが要望される。
れる電源リンプルや電源雑音によって発生信号のＳ／Ｎ
が劣化することがなく、また電源投入時等に、出力の立
ち上がりの遅延がないことが要望される。
第３図は従来のシンセサイザの構成を示したものであっ
て、１０はシンセサイザ部を示し、基準発振器１１位相
同期回路２．ローパスフィルタ３電圧制御発振器４およ
び分周器５から構成されている。また６は安定化電源回
路であってスイッチ回路７を経て入力電源を供給され、
安定化した出力電源Ｖｃｃを電圧制御発振器４およびそ
の他の各部に供ピする。
て、１０はシンセサイザ部を示し、基準発振器１１位相
同期回路２．ローパスフィルタ３電圧制御発振器４およ
び分周器５から構成されている。また６は安定化電源回
路であってスイッチ回路７を経て入力電源を供給され、
安定化した出力電源Ｖｃｃを電圧制御発振器４およびそ
の他の各部に供ピする。
シンセサイザ部１０において、位相同期回路２は分周器
５の出力信号と基準発振器１の基準周波数の信号とを位
相比較して誤差信号を出力する。この信号をローパスフ
ィルタ３を経て雑音除去と帯域制限とを行ったのち、電
圧制御発振器４に加えてその発振周波数を制御する。電
圧制御発振器４の発振信号ば分周器５を経て分周されて
」二連のように位相同期回路２に帰還されることによっ
て一巡のループを形成し、電圧制御発振器４から基準発
振器１の発振信号と位相同期した可変周波数の出力信号
を発生ずる。
５の出力信号と基準発振器１の基準周波数の信号とを位
相比較して誤差信号を出力する。この信号をローパスフ
ィルタ３を経て雑音除去と帯域制限とを行ったのち、電
圧制御発振器４に加えてその発振周波数を制御する。電
圧制御発振器４の発振信号ば分周器５を経て分周されて
」二連のように位相同期回路２に帰還されることによっ
て一巡のループを形成し、電圧制御発振器４から基準発
振器１の発振信号と位相同期した可変周波数の出力信号
を発生ずる。
一方スイソチ回路７はスイッチコンＩ−ロール伯号を供
給されたときオンになって、安定化電源回路６に入力電
源を供給し、安定化電源回路６は安定化した出力電源Ｖ
ｃｃを電圧制御発振器４およびその他の各部に供給する
ことによって、シンセサイザ部１０を動作させる。
給されたときオンになって、安定化電源回路６に入力電
源を供給し、安定化電源回路６は安定化した出力電源Ｖ
ｃｃを電圧制御発振器４およびその他の各部に供給する
ことによって、シンセサイザ部１０を動作させる。
第３図に示されたシンセサイザにおいて、安定化電源回
路６からシンセサイザ部１０に供給される電源のリップ
ルや雑音が十分に減衰されていない場合には、電圧制御
発振器４の制御電圧感度が高いと、これらの電源リップ
ルや電源雑音によってシンセサイザ部１０の出力信号の
Ｓ／Ｎが劣化するという問題がある。
路６からシンセサイザ部１０に供給される電源のリップ
ルや雑音が十分に減衰されていない場合には、電圧制御
発振器４の制御電圧感度が高いと、これらの電源リップ
ルや電源雑音によってシンセサイザ部１０の出力信号の
Ｓ／Ｎが劣化するという問題がある。
そこで電源雑音を減衰させるために安定化電源回路６の
出力と電圧制御発振器４０間にローパスフィルタを挿入
することが考えられる。
出力と電圧制御発振器４０間にローパスフィルタを挿入
することが考えられる。
しかしながら安定化電源回路６の出力と電圧制御発振器
４の間にローパスフィルタを挿入すると、特にローパス
フィルタとしてエミソクフォロアタイプのローパスフィ
ルタを用いた場合は、スイッチ回路７を動作させて電源
を投入したとき、または安定化電源回路６の出力をシン
セサイザ部の電源と他の受信部や制御部等の電源と共有
にしていて、シンセサイザ部以外の部分の電源のパワー
セブによる負荷変動によって安定化電源６の出力電圧に
急激な変動があった場合等に、安定化電源回路６から電
圧制御発振器４に供給される電源電圧の立ち上がりがロ
ーパスフィルタのために遅れ、そのためシンセサイザ部
の出力信号の立ち上がりが遅れるという問題を生しる。
４の間にローパスフィルタを挿入すると、特にローパス
フィルタとしてエミソクフォロアタイプのローパスフィ
ルタを用いた場合は、スイッチ回路７を動作させて電源
を投入したとき、または安定化電源回路６の出力をシン
セサイザ部の電源と他の受信部や制御部等の電源と共有
にしていて、シンセサイザ部以外の部分の電源のパワー
セブによる負荷変動によって安定化電源６の出力電圧に
急激な変動があった場合等に、安定化電源回路６から電
圧制御発振器４に供給される電源電圧の立ち上がりがロ
ーパスフィルタのために遅れ、そのためシンセサイザ部
の出力信号の立ち上がりが遅れるという問題を生しる。
本発明はこのような従来技術の課題を解決しようとする
ものであって、電源リップルや電源雑音に基づくシンセ
サイザ出力のＳ／Ｈの劣化がなく、かつこれらの電源リ
ップルや電源雑音を除去するために電圧制御発振器の電
源入力に挿入するローパスフィルタによってシンセサイ
ザの出力信号の立ち上がりが遅れることのないシンセサ
イザを提供することを目的としている。
ものであって、電源リップルや電源雑音に基づくシンセ
サイザ出力のＳ／Ｈの劣化がなく、かつこれらの電源リ
ップルや電源雑音を除去するために電圧制御発振器の電
源入力に挿入するローパスフィルタによってシンセサイ
ザの出力信号の立ち上がりが遅れることのないシンセサ
イザを提供することを目的としている。
本発明は第１図にその原理的構成を示すように、安定化
電源回路６によって動作し電圧制御発振器４から基準信
号に同期した出力信号を発生するシンセサイザ１０にお
いて、ローパスフィルタ８を備え、安定化電源６の出力
をこのローパスフィルタ８を経て前記電圧制御発振器４
に供給するようにしたものである。ここで、 ローパスフィルタ８は、ベースをコンデンサＣを介して
接地されコレクタとベース間に抵抗ＲとダイオードＤの
並列回路を接続されたエミッタフォロア接続のトランジ
スタＴＲからなるものである。
電源回路６によって動作し電圧制御発振器４から基準信
号に同期した出力信号を発生するシンセサイザ１０にお
いて、ローパスフィルタ８を備え、安定化電源６の出力
をこのローパスフィルタ８を経て前記電圧制御発振器４
に供給するようにしたものである。ここで、 ローパスフィルタ８は、ベースをコンデンサＣを介して
接地されコレクタとベース間に抵抗ＲとダイオードＤの
並列回路を接続されたエミッタフォロア接続のトランジ
スタＴＲからなるものである。
シンセサイザ部１０は基準発振器１を備え、その出力信
号と電圧制御発振器４の出力信号を分周器５を介して分
周した出力とを位相同期回路２に加えて位相誤差を検出
し、この信号をローパスフィルタ３を経て電圧制御発振
器４に制御信号として与えることによって、電圧制御発
振器４から基準発振器１の出力信号に同期した可変周波
数の出力信号を得る。
号と電圧制御発振器４の出力信号を分周器５を介して分
周した出力とを位相同期回路２に加えて位相誤差を検出
し、この信号をローパスフィルタ３を経て電圧制御発振
器４に制御信号として与えることによって、電圧制御発
振器４から基準発振器１の出力信号に同期した可変周波
数の出力信号を得る。
この際シンセサイザ部１０は、安定化電源回路６から電
源を供給されて動作するが、安定化電源６と電圧制御発
振器４との間にはローパスフィルタ８が挿入されている
。
源を供給されて動作するが、安定化電源６と電圧制御発
振器４との間にはローパスフィルタ８が挿入されている
。
ローパスフィルタ８はベースをコンデンサＣを介して接
地されコレクタとベース間に抵抗ＲとダイオードＤの並
列回路を接続されたエミッタフォロア接続のトランジス
タＴＲからなっている。
地されコレクタとベース間に抵抗ＲとダイオードＤの並
列回路を接続されたエミッタフォロア接続のトランジス
タＴＲからなっている。
従って安定化電源６の出力に電源リップルや電源雑音が
あってもローパスフィルタ８によって阻止されるで、シ
ンセサイザ出力のＳ／Ｎが劣化するごとがない。
あってもローパスフィルタ８によって阻止されるで、シ
ンセサイザ出力のＳ／Ｎが劣化するごとがない。
またローパスフィルタ８を形成するエミッタフォロア接
続の１−ランジスクＴ Ｒのコレクターベース間の抵抗
Ｒにはダイオ−１” Ｄが並列に接続されているので、
電源投入時や負荷の急変時、トランジスタＴＲのベース
に接続されたコンデンサＣはダイオードＤを経て急速に
充電される。従って電源投入時や負荷の急変時にもロー
パスフィルタ８は直ちに動作状態となり、エミソタプオ
ロアタイプのローパスフィルタ８を用いたために、シン
セサイザ出力の立ら上がりが遅れることはない。
続の１−ランジスクＴ Ｒのコレクターベース間の抵抗
Ｒにはダイオ−１” Ｄが並列に接続されているので、
電源投入時や負荷の急変時、トランジスタＴＲのベース
に接続されたコンデンサＣはダイオードＤを経て急速に
充電される。従って電源投入時や負荷の急変時にもロー
パスフィルタ８は直ちに動作状態となり、エミソタプオ
ロアタイプのローパスフィルタ８を用いたために、シン
セサイザ出力の立ら上がりが遅れることはない。
第２図は本発明の一実施例を示したものであって、第３
図におけると同じ部分を同じ番号で示し、それらの動作
は第３図に示された従来の場合と同様である。８はロー
パスフィルタであって、安定化電源回路６の出力と電圧
制御発振器４との間に挿入される。
図におけると同じ部分を同じ番号で示し、それらの動作
は第３図に示された従来の場合と同様である。８はロー
パスフィルタであって、安定化電源回路６の出力と電圧
制御発振器４との間に挿入される。
ローパスフィルタ８はエミノタフメロアタイプからなり
、トランジスタＴＲのベースと接地間にコンデンサＣを
挿入し、コレクタとベース間に抵抗ＲとダイオードＤを
並列に接続し、コレクタに安定化電源回路６の出力を供
給したとき、エミッタから安定化された電源電圧Ｖｃｃ
を電圧制御発振器４に供給するように構成されている。
、トランジスタＴＲのベースと接地間にコンデンサＣを
挿入し、コレクタとベース間に抵抗ＲとダイオードＤを
並列に接続し、コレクタに安定化電源回路６の出力を供
給したとき、エミッタから安定化された電源電圧Ｖｃｃ
を電圧制御発振器４に供給するように構成されている。
ローパスフィルタ８は抵抗ＲとコレクタＣの時定数で定
まる周波数より低い周波数の信号を通過させ、それより
高い周波数の信号は遮断することによってローパスフィ
ルタとして動作するものであり、このようなローパスフ
ィルタは周知である。
まる周波数より低い周波数の信号を通過させ、それより
高い周波数の信号は遮断することによってローパスフィ
ルタとして動作するものであり、このようなローパスフ
ィルタは周知である。
従ってローパスフィルタ８の遮断周波数を、安定化電源
回路６の出力における電源リップルおよび電源雑音の周
波数より低く選ぶことによって、これらの電源リップル
および電源雑音は阻止されて電圧制御発振器４に与えら
れず、電圧制御発振器４の出力信号におけるＳ／Ｎ劣化
が防止される。
回路６の出力における電源リップルおよび電源雑音の周
波数より低く選ぶことによって、これらの電源リップル
および電源雑音は阻止されて電圧制御発振器４に与えら
れず、電圧制御発振器４の出力信号におけるＳ／Ｎ劣化
が防止される。
一方、スイッチ回路７を動作させて電源を投入したとき
、ダイオードＤがないとすると抵抗Ｒを経てコンデンサ
Ｃに充電するまでに時間がかかるため、この間はローパ
スフィルタ８は正常に動作することができず、ローパス
フィルタ８を経て安定化電源回路６から電圧制御発振器
４に供給される電源電圧の立ち上がりが遅れる。この場
合の立ち上かり時間δＣは次式の関係にあり、δｃ ＝
１ ／ ２πＣＲ ローパスフィルタ８の遮断周波数に逆比例する。
、ダイオードＤがないとすると抵抗Ｒを経てコンデンサ
Ｃに充電するまでに時間がかかるため、この間はローパ
スフィルタ８は正常に動作することができず、ローパス
フィルタ８を経て安定化電源回路６から電圧制御発振器
４に供給される電源電圧の立ち上がりが遅れる。この場
合の立ち上かり時間δＣは次式の関係にあり、δｃ ＝
１ ／ ２πＣＲ ローパスフィルタ８の遮断周波数に逆比例する。
これを改善するため、本発明ではローパスフィルタ８に
おいて抵抗Ｒに並列にダイオードＤを接続する。このよ
うに抵抗Ｒに並列にダイオ−１” Ｄを接続したことに
よって、安定化電源回路６の出力によってダイオードＤ
を経てコンデンサｃ！、：急速に充電が行われるので、
コンデンサＣが充電されないために生じるローパスフィ
ルタ８の動作の遅れによって、安定化電源回路６から電
圧制御発振器４に供給される電源電圧の立ち上がりが遅
れる現象が防止され、従って電圧制御発振器４はスイッ
チ回路７における電源の投入時直ちに動作状態になるこ
とができる。
おいて抵抗Ｒに並列にダイオードＤを接続する。このよ
うに抵抗Ｒに並列にダイオ−１” Ｄを接続したことに
よって、安定化電源回路６の出力によってダイオードＤ
を経てコンデンサｃ！、：急速に充電が行われるので、
コンデンサＣが充電されないために生じるローパスフィ
ルタ８の動作の遅れによって、安定化電源回路６から電
圧制御発振器４に供給される電源電圧の立ち上がりが遅
れる現象が防止され、従って電圧制御発振器４はスイッ
チ回路７における電源の投入時直ちに動作状態になるこ
とができる。
なお定常状態ではダイオ−１” Ｄはオフとなり、ロー
パスフィルタ８は正常なフィルタ動作を行って、電源リ
ップルや電源雑音の除去を行う。
パスフィルタ８は正常なフィルタ動作を行って、電源リ
ップルや電源雑音の除去を行う。
以上説明したように本発明によれば、シンセサイザの電
圧制御発振器に対する電源を安定化電源回路から供給す
る場合に、安定化電源回路の出カド電圧制御発振器の間
にローパスフィルタフィルタを挿入したので、安定化電
源回路の出力に電源リップルや電源雑音が含まれる場合
でも、シンセサイザ出力のＳ／Ｎの劣化を防止すること
ができるとともに、ローパスフィルタにエミノタフメロ
アタイプのローパスフィルタを使用しエミソクベース間
の抵抗に並列にダイオードを接続したので、安定化電源
回路の電源投入や負荷変動に基づく急激な電圧変動があ
る場合でも、電圧制御発振器に供給される電源の立ち」
二がりを改善して、シンセサイザの出力の立ち上がりを
高速化することができる。
圧制御発振器に対する電源を安定化電源回路から供給す
る場合に、安定化電源回路の出カド電圧制御発振器の間
にローパスフィルタフィルタを挿入したので、安定化電
源回路の出力に電源リップルや電源雑音が含まれる場合
でも、シンセサイザ出力のＳ／Ｎの劣化を防止すること
ができるとともに、ローパスフィルタにエミノタフメロ
アタイプのローパスフィルタを使用しエミソクベース間
の抵抗に並列にダイオードを接続したので、安定化電源
回路の電源投入や負荷変動に基づく急激な電圧変動があ
る場合でも、電圧制御発振器に供給される電源の立ち」
二がりを改善して、シンセサイザの出力の立ち上がりを
高速化することができる。
第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例を示す図、 第３図は従来のシンセサイザの構成を示す図である。 基準発振器 位相同期回路 ８−ローパスフィルタ 電圧制御発振器 分周器 安定化電源回路 アースインチ回路
の一実施例を示す図、 第３図は従来のシンセサイザの構成を示す図である。 基準発振器 位相同期回路 ８−ローパスフィルタ 電圧制御発振器 分周器 安定化電源回路 アースインチ回路
Claims (1)
- 【特許請求の範囲】 安定化電源回路（６）によって動作し電圧制御発振器（
４）から基準信号に同期した出力信号を発生するシンセ
サイザ（１０）において、 ベースをコンデンサ（Ｃ）を介して接地されコレクタと
ベース間に抵抗（Ｒ）とダイオード（Ｄ）の並列回路を
接続されたエミッタフォロア接続のトランジスタ（ＴＲ
）からなるローパスフィルタ（８）を備え、 前記安定化電源回路（６）の出力を該ローパスフィルタ
（８）を経て前記電圧制御発振器（４）に供給するよう
にしたことを特徴とするシンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63308580A JPH02154524A (ja) | 1988-12-06 | 1988-12-06 | シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63308580A JPH02154524A (ja) | 1988-12-06 | 1988-12-06 | シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02154524A true JPH02154524A (ja) | 1990-06-13 |
Family
ID=17982742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63308580A Pending JPH02154524A (ja) | 1988-12-06 | 1988-12-06 | シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02154524A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0536745A2 (en) * | 1991-10-09 | 1993-04-14 | Nec Corporation | Power supply controller and frequency synthesizer using the same |
| US6226505B1 (en) | 1996-11-20 | 2001-05-01 | Nec Corporation | Automatic frequency correction apparatus and method for radio calling system |
-
1988
- 1988-12-06 JP JP63308580A patent/JPH02154524A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0536745A2 (en) * | 1991-10-09 | 1993-04-14 | Nec Corporation | Power supply controller and frequency synthesizer using the same |
| AU661342B2 (en) * | 1991-10-09 | 1995-07-20 | Nec Corporation | Power supply controller and frequency synthesizer using the same |
| US5465400A (en) * | 1991-10-09 | 1995-11-07 | Nec Corporation | Power supply control device for controlling the turning on and off of power supply |
| US6226505B1 (en) | 1996-11-20 | 2001-05-01 | Nec Corporation | Automatic frequency correction apparatus and method for radio calling system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4546330A (en) | Phase-locked loop circuit | |
| US6704381B1 (en) | Frequency acquisition rate control in phase lock loop circuits | |
| US7180377B1 (en) | Method and apparatus for a hybrid phase lock loop frequency synthesizer | |
| JPH02244820A (ja) | Ｐｌｌ回路 | |
| JPH0473328B2 (ja) | ||
| US5994967A (en) | Oscillator circuit employing frequency-locked loop feedback topology | |
| JPH02154524A (ja) | シンセサイザ | |
| JP3080007B2 (ja) | Ｐｌｌ回路 | |
| JPH09223960A (ja) | 位相同期装置 | |
| JP2002050961A (ja) | フェイズロックループ回路 | |
| JPH0459808B2 (ja) | ||
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JP2976630B2 (ja) | 周波数シンセサイザ | |
| JP3070076B2 (ja) | 位相同期発振回路 | |
| JP2814876B2 (ja) | 三重ループ構造を持つｐｌｌ回路 | |
| KR20000026476A (ko) | 반도체 장치의 위상 동기 루프 | |
| JPH05327493A (ja) | Ｐｌｌシンセサイザ | |
| JP2004140688A (ja) | 高速ｐｌｌ周波数シンセサイザ | |
| JPH02502960A (ja) | 周波数合成器 | |
| JPH03216019A (ja) | 自動周波数制御回路 | |
| JPS62286319A (ja) | 位相同期回路 | |
| JPH04200015A (ja) | 位相同期ループ | |
| JPS62285521A (ja) | 周波数シンセサイザ | |
| JPH08307258A (ja) | 周波数シンセサイザ |