JPH02153392A - Vector figure display method - Google Patents

Vector figure display method

Info

Publication number
JPH02153392A
JPH02153392A JP63306940A JP30694088A JPH02153392A JP H02153392 A JPH02153392 A JP H02153392A JP 63306940 A JP63306940 A JP 63306940A JP 30694088 A JP30694088 A JP 30694088A JP H02153392 A JPH02153392 A JP H02153392A
Authority
JP
Japan
Prior art keywords
vector
memory
small
written
vectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63306940A
Other languages
Japanese (ja)
Inventor
Shinji Takashima
伸次 高嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP63306940A priority Critical patent/JPH02153392A/en
Publication of JPH02153392A publication Critical patent/JPH02153392A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To display one vector fast by dividing the one vector to be displayed on a screen into n small vectors and writing respective picture element data in n memories in order, and accessing the n memories at the same time and reading them out. CONSTITUTION:One long vector V is divided into small vectors V1 - V4 ad memories N1 - N4 are arranged while giving order. The picture element data constituting the vector V1 are written in the address A1 of the memory N1, the address A2 of the memory N2... in order and then written in the memory N1 again similarly. Picture element data constituting the vector V2 are written in the address A2 of the memory N2, the address A3 of the memory N3... in order and then in the memory N2 again. Data constituting the vector V3 begin to be written in the memory N3 and picture element data constituting the vector V4 begin to be written in the memory N4. Then the same addresses of the memories N1 - N4 are accessed at the same time and the vectors V1 - V4 are displayed on the screen simultaneously in parallel.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画面におけるベクトル図形表示方法に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for displaying vector graphics on a screen.

〔従来の技術〕[Conventional technology]

CAD (コンピュータ支援設計)技術など色々な技術
分野においてグラフィックデイスプレィが用いられてい
るが、該デイスプレィにおいて図形を表示する場合、図
形はベクトルの集合で表される場合が多いので、ベクト
ルを表示することが基本になる。
Graphic displays are used in various technical fields such as CAD (computer-aided design) technology, but when displaying figures on these displays, figures are often represented by a set of vectors, so it is necessary to display vectors. That becomes the basics.

複雑な図形になると、沢山のベクトルの集合になるので
、迅速な図形表示を可能にするためには、1本、1本の
ベクトルを画面表示するのに要する時間を出来るだけ短
縮することが望まれている。
A complex figure is a collection of many vectors, so in order to display the figure quickly, it is desirable to reduce the time required to display each vector on the screen as much as possible. It is rare.

第7図は従来のベクトル図形表示方法の説明図である。FIG. 7 is an explanatory diagram of a conventional vector graphic display method.

同図において、■は画面表示されるべきベクトル、Pは
画面(画像メモリ)、である。
In the figure, ■ is a vector to be displayed on the screen, and P is a screen (image memory).

なおベクトル図形を画面表示する場合、ベクトル図形デ
ータを一旦画像メモリに書き込み、それを読み出して画
面表示するもので、画面における各画素位置は画像メモ
リにおける各アドレス位置と対応しているので、画面P
は同時に画像メモリ領域を表示するものと考えてよい。
Note that when displaying a vector figure on a screen, the vector figure data is written into the image memory once and then read out and displayed on the screen. Each pixel position on the screen corresponds to each address position in the image memory, so the screen P
can be thought of as displaying the image memory area at the same time.

第7図において、1本の長いベクトル■を高速に画面表
示するため、画面領域を例えば破線で示す如く4つの領
域に分けて扱い、各領域に属する部分ベクトルを並行し
て同時に表示動作させていた。
In Fig. 7, in order to display one long vector ■ on the screen at high speed, the screen area is divided into four areas as shown by the broken lines, and the partial vectors belonging to each area are displayed simultaneously in parallel. Ta.

つまり画面領域を4つの領域に分けた結果、1本のベク
トルVは、ベクトル始点Sから分割点D1に至る部分ベ
クトルと、分割点D1から分割点D2に至る部分ベクト
ルと、分割点D2からベクトル終点Eに至る部分ベクト
ルとに分けて処理することが可能となり、それら部分ベ
クトルを並行し2て同時に表示動作させることにより、
1本の長いベクトル■の高速な画面表示を実現していた
In other words, as a result of dividing the screen area into four areas, one vector V consists of a partial vector from the vector starting point S to the division point D1, a partial vector from the division point D1 to the division point D2, and a vector from the division point D2. It is now possible to process the partial vectors leading to the end point E separately, and by displaying these two partial vectors in parallel,
It achieved high-speed screen display of one long vector ■.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、かかる従来のベクトル図形表示方法では、分割
された各画面領域にそれぞれ均等な長さの部分ベクトル
が位置することになる場合には、高速表示のために有効
な方法であるが、分割された各画面領域によって、長短
のベクトル部分が存在することになる場合には、有効な
方法とは言えなかった。つまり表示せんとするベクトル
の画面上における配置如何で高速表示が有効に行われな
い場合があった。
However, such conventional vector graphic display methods are effective for high-speed display when partial vectors of equal length are located in each divided screen area. This method cannot be said to be effective if there are long and short vector parts depending on each screen area. In other words, high-speed display may not be performed effectively depending on the arrangement of vectors to be displayed on the screen.

本発明の目的は、かかる従来技術の欠点を克服し、画面
上におけるその配置如何にかかわらず、1本の長いベク
トルを高速表示することを可能ならしめるベクトル図形
表示方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a vector graphic display method that overcomes the drawbacks of the prior art and allows a single long vector to be displayed at high speed regardless of its arrangement on the screen.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的達成のため、本発明では、画面に表示すべき1
本のベクトルをn個の小ベクトルに分割して考え、その
n個の小ベクトルを同時に並行して画面表示動作させる
ことにより、1本のベクトルの画面表示に要する時間の
短縮を図るベクトル図形表示方法において、 それぞれ独立にアクセス可能なn個のメモリを第1番目
から第n番目まで順番を付して配列し、前記n個の小ベ
クトルの中の第1番目の小ベクトルを構成する各座標デ
ータを、単位データ毎に前記第1番目のメモリから順に
書き込んで第n番目のメモリに達したら第1番目のメモ
リに戻って以下同様に繰り返し、 前記n個の小ベクトルの中の第2番目の小ベクトルを構
成する各座標データは、単位データ毎に前記第2番目の
メモリから順に書き込んで第n番目のメモリに達したら
第1番目のメモリに戻って以下同様に繰り返し、 以下同様にしてn個の小ベクトルの中の第n番目の小ベ
クトルを構成する各座標データは、単位データ毎に前記
第n番目のメモリに書き込んだら第1番目のメモリに戻
って、以下順番に書き込んでおく。
In order to achieve the above object, the present invention provides the following information:
A vector graphic display that aims to shorten the time required to display one vector on the screen by dividing the vector of a book into n small vectors and displaying the n small vectors simultaneously and in parallel on the screen. In the method, n memories each independently accessible are arranged in order from the first to the nth, and each coordinate constituting the first small vector among the n small vectors is Data is written in order from the first memory for each unit of data, and when the n-th memory is reached, returns to the first memory and the same process is repeated. Each coordinate data constituting a small vector is written in order from the second memory for each unit data, and when it reaches the nth memory, returns to the first memory and repeats the same process. Each coordinate data constituting the nth small vector among the n small vectors is written into the nth memory for each unit of data, then returned to the first memory and written in the following order. .

第1図は以上に説明した本発明の動作原理の説明図であ
る。同図(イ)は、1本の長いベクトルVを一例として
4個の小ベクトルV1.V2.V3、V4に分割するこ
とを示している。また同図(ロ)は、−例として4個の
メモリをNl、N2゜N3.N4の如く順番を付して配
置することを示している。
FIG. 1 is an explanatory diagram of the operating principle of the present invention explained above. In the same figure (A), four small vectors V1. V2. This shows that it is divided into V3 and V4. Also, in the same figure (b), as an example, four memories are arranged at Nl, N2°N3. This indicates that they are arranged in an order such as N4.

そこで小ベクトルv1を構成する画素データ(座標デー
タ)をメモリN1のアドレスA1、メモリN2のアドレ
スA2、メモリN3のアドレスA3、メモリN4のアド
レスA4の順に書き込み、以下メモリN1に戻って同様
のことを繰り返す。
Therefore, write the pixel data (coordinate data) constituting the small vector v1 in the order of address A1 of memory N1, address A2 of memory N2, address A3 of memory N3, and address A4 of memory N4, and then return to memory N1 and do the same thing. repeat.

小ベクトルV2を構成する画素データは、メモリを1個
ずらしてメモリN2から書き込み始める。
The pixel data constituting the small vector V2 is written starting from the memory N2 by shifting the memory by one.

つまりメモリN2のアドレスA2、メモリN3のアドレ
スA3、N4のアドレスA4、次にメモリN1に戻って
そのアドレスA4の順に書き込み、以下メモリN2.・
・・と繰り返す。
In other words, address A2 of memory N2, address A3 of memory N3, address A4 of memory N4, then return to memory N1 and write in that order of address A4, and then memory N2.・
...and repeat.

小ベクトルv3を構成する画素データは、メモリを更に
1個ずらしてメモリN3から書き込み始め、小ベクトル
■4を構成する画素データは、メモリを更に1個ずらし
てメモリN4から書き込み始める。
The pixel data constituting the small vector v3 is shifted one memory further and writing begins from the memory N3, and the pixel data constituting the small vector 4 is shifted one memory further and writing begins from the memory N4.

このようにしておけば、メモリN1〜N4の同じアドレ
スに同時にアクセスすることにより、小ベクトル■1〜
V4のそれぞれを構成する画素データを同時に読み出す
ことができる。
By doing this, by accessing the same addresses in memories N1 to N4 at the same time, small vectors
Pixel data constituting each of V4 can be read out simultaneously.

〔作用〕[Effect]

読み出し表示時には、既に明らかなように、前記第1番
目から第n番目までn個のメモリN1〜N4に同時にア
クセスして読み出しを行うことにより、n個の小ベクト
ルの画面表示動作を並行して同時に行う。
At the time of reading and displaying, as is already clear, by accessing and reading the n memories N1 to N4 from the first to the nth at the same time, the screen display operation of the n small vectors can be performed in parallel. Do it at the same time.

このようにして、画面上におけるその配置如何にかかわ
らず、1本の長いベクトルを高速表示することが可能に
なる。
In this way, a single long vector can be displayed at high speed regardless of its placement on the screen.

〔実施例〕〔Example〕

先ず1本の長いベクトルをn個の小ベクトルに分割する
手法について説明する。
First, a method of dividing one long vector into n small vectors will be explained.

第2図は画面(画像メモリ領域)における、かかるベク
トル分割の手法の説明図である。同図において、画面(
画像メモリ領域)はX座標、Y座標で構成されており、
マトリクス上の交点はすべて画素位置である。ベクトル
は、始点(Xs、YS)から終点(XE 、 YB )
に至るベクトルであり、これをn分割するものとする。
FIG. 2 is an explanatory diagram of this vector division method on the screen (image memory area). In the figure, the screen (
Image memory area) consists of X and Y coordinates,
All intersections on the matrix are pixel positions. The vector is from the starting point (Xs, YS) to the ending point (XE, YB)
This is a vector leading to , and this is divided into n parts.

なお、始点(Xs、Ys)から終点(XE、YE)に至
るベクトルの座標データは、このベクトルがX座標に対
して45°以内の角度範囲にあるときは、始点(Xs、
Ys)からX座標方向に1画素分の単位距離ずつ進んだ
時のX座標データで表わすこととし、ベクトルがX座標
に対して450を超える角度範囲にあるときは、始点(
x s+YS)からX座標方向に1画素分の単位距離ず
つ進んだ時のX座標データで表わすこととしている。
Note that the coordinate data of the vector from the starting point (Xs, Ys) to the ending point (XE, YE) is the starting point (Xs,
It is expressed as X coordinate data when the vector advances by a unit distance of one pixel in the X coordinate direction from the starting point (
x s + YS) in the X coordinate direction by a unit distance of one pixel.

今、ベクトルはX座標に対して45°以内の角度範囲に
あるものとし、始点からX座標方向に1画素分の単位距
離ずつ進んだ時のX座標データでベクトルを表わすもの
として以下の説明を進める。
Now, the vector is assumed to be within an angular range of 45 degrees with respect to the X coordinate, and the following explanation assumes that the vector is expressed by the X coordinate data when it advances by a unit distance of one pixel in the X coordinate direction from the starting point. Proceed.

第2図において、X座標方向に沿ってベクトルの始点(
Xs)■から終点(XE )までをn等分して、IXE
−Xsl/n  を求めると、その値は必ずしも整数と
はならないので、その値を四捨五入して整数化する。こ
のことは、ベクトルの始点(Xs)から終点(XE)ま
でをn等分して得られる分割点が、必ずしも画素位置(
マトリクスの交点)と一致せず、その中間にくる場合が
あるので、その場合には、左右の両画素位置のうち、近
い方(黒丸印)を選択して計算上の分割点とすることを
意味している。
In Figure 2, the starting point of the vector (
Divide the area from Xs)■ to the end point (XE ) into n equal parts and
When -Xsl/n is determined, the value is not necessarily an integer, so the value is rounded off to an integer. This means that the division points obtained by dividing the vector from the starting point (Xs) to the ending point (XE) into n equal parts are not necessarily at the pixel position (
In some cases, it may not match the intersection point of the matrix (the intersection of the matrices), but may fall somewhere in between, so in that case, it is recommended to select the closest pixel position (black circle mark) from both the left and right pixel positions and use it as the dividing point for calculation. It means.

例えば第1の分割点は、画素位置■と■の間にきたので
、両画素位置■と■の内、近い方の■を計算上の分割点
(黒丸印)としている。同様に第2の分割点は画素位置
■となっている。
For example, since the first dividing point is located between pixel positions ■ and ■, the closest ■ of both pixel positions ■ and ■ is set as the calculation dividing point (black circle mark). Similarly, the second dividing point is at pixel position ■.

このようにして分割した結果、第1の小ベクトルはX座
標上で始点■から終点■に至り、第2の小ベクトルはX
座標上で始点■から終点■に至るという具合になる。
As a result of division in this way, the first small vector reaches from the starting point ■ to the ending point ■ on the X coordinate, and the second small vector reaches the
The coordinates go from the starting point ■ to the ending point ■.

しかし、このようにして選択した分割点■(黒丸印)が
、第2の小ベクトルの始点として適当でない場合がある
。第1図を再び参照して、このことを説明する 既に説明したように、小ベクトルを構成する座標データ
は、−例として4個のメモリN1〜N4に順次書き込ま
れる。第2図の例では、第1の小ベクトルの始点■のデ
ータがメモリN1のアドレスA1に、中間点■のデータ
がメモリN2のアドレスA2に、中間点■のデータがメ
モリN3のアドレスA3に、そして終点■のデータがメ
モリN4のアドレスA4に、それぞれ書き込まれる。そ
して第2の小ベクトルの始点としての■のデータが、こ
のままの順だと、メモリN1に書き込まれることになる
However, the division point (black circle) selected in this way may not be appropriate as the starting point of the second small vector. Referring again to FIG. 1, this will be explained.As already explained, the coordinate data constituting the small vectors are sequentially written into, for example, four memories N1 to N4. In the example in Figure 2, the data at the starting point ■ of the first small vector is stored at address A1 in memory N1, the data at the intermediate point ■ is stored at address A2 in memory N2, and the data at the intermediate point ■ is stored at address A3 in memory N3. , and the data at the end point ■ are respectively written to the address A4 of the memory N4. If the order remains as is, the data of ■ as the starting point of the second small vector will be written to the memory N1.

しかしこれでは本発明の目的を達成することは出来ず、
本発明の目的を達成しようと思えば、第2の小ベクトル
の始点■のデータはメモリN2のアドレスA2に書き込
む必要のあることは既に説明した通りである。
However, this cannot achieve the purpose of the present invention,
As already explained, in order to achieve the object of the present invention, it is necessary to write the data at the starting point (3) of the second small vector to the address A2 of the memory N2.

そこで■の点は、第2の小ベクトルの始点にすることを
断念して、その隣りの■の位置(白丸印)を第2の小ベ
クトルの始点とすれば、そのデータはメモリN2のアド
レスA2に書き込まれることとなり、好都合である。そ
の分筆1の小ベクトルの長さは長くなり、第2の小ベク
トルの長さは短くなってもそれは止むを得ない。第3小
ベクトルの始点についても全く同様のことが言える。
Therefore, if we give up on using the point ■ as the starting point of the second small vector and make the position of the adjacent ■ (marked with a white circle) the starting point of the second small vector, the data will be stored at the address of memory N2. This is convenient because it will be written to A2. This is unavoidable even if the length of the first small vector becomes longer and the length of the second smaller vector becomes shorter. Exactly the same can be said about the starting point of the third small vector.

第3図は、各小ベクトルを構成する座標データを所定の
メモリに選択的に書き込むための書き込み回路を示すブ
ロック図である。
FIG. 3 is a block diagram showing a write circuit for selectively writing coordinate data constituting each small vector into a predetermined memory.

同図において1.2はそれぞれ、第2図を参照して説明
したような具合にして分割された各小ベクトルの座標デ
ータを出力するベクトル発生手段、3〜6はそれぞれベ
クトル発生選択手段、7〜10はそれぞれベクトル記憶
手段(メモリ)である。
In the figure, reference numerals 1 and 2 are vector generation means for outputting coordinate data of each small vector divided in the manner described with reference to FIG. 2, vector generation selection means 3 to 6, and vector generation selection means 7. 10 are vector storage means (memories), respectively.

ベクトル発生手段1は、第2図で言うと、第1の小ベク
トルの座標データ(画素位置■〜■におけるそれぞれの
Y座標値)を出力し、ベクトル発生手段2は、第2の小
ベクトルの座標データ(画素位置■〜におけるそれぞれ
のY座標値)を出力する。なおY座標値も整数でない場
合には、四捨五入するなどして整数化して用いる。
In FIG. 2, the vector generating means 1 outputs the coordinate data of the first small vector (the respective Y coordinate values at pixel positions ■ to ■), and the vector generating means 2 outputs the coordinate data of the second small vector. Coordinate data (each Y coordinate value at pixel position ①) is output. Note that if the Y coordinate value is also not an integer, it is rounded off to an integer and used.

ベクトル発生手段1.2はその他に、そのベクトルが実
線で表されるものか、破線で表されるものか等の線種を
示すデータも併せて出力する。
The vector generating means 1.2 also outputs data indicating the line type, such as whether the vector is represented by a solid line or a broken line.

ベクトル発生選択手段3〜6は各ベクトル発生手段1,
2からの所定の座標データを選択してベクトル記憶手段
7〜10(第1図のメモリN1〜N4に相当する)に書
き込む。
Vector generation selection means 3 to 6 are each vector generation means 1,
Predetermined coordinate data from 2 is selected and written into vector storage means 7-10 (corresponding to memories N1-N4 in FIG. 1).

第4図は第3図におけるベクトル発生選択手段(3〜6
の中の一つ))の詳細を示すブロック図である。
FIG. 4 shows the vector generation selection means (3 to 6) in FIG.
FIG.

第4図において、11はX方向の位置記憶手段、12は
Y方向の位置記憶手段、13は常時変化方向記憶手段(
ベクトルがX座標に対して45°の範囲内にあるか、4
5″を超えた範囲にあるかを検出して記憶し、それに応
じた出力を発生する手段)、14〜16はそれぞれ選択
手段、17はベクトル選択手段、18,19.21はそ
れぞれ比較手段、20は選択手段、である。
In FIG. 4, 11 is a position storage means in the X direction, 12 is a position storage means in the Y direction, and 13 is a constantly changing direction storage means (
Is the vector within 45° to the X coordinate?
14 to 16 are selection means, 17 is a vector selection means, 18, 19.21 are comparison means, respectively. 20 is a selection means.

第4図において、ベクトル選択手段17が選択結果を出
力すべき画像メモリとしてのベクトル記憶手段のX、Y
座標方向の位置情報をX、Y方向の位置記憶手段11.
12が記憶している。またベクトルがX座標に対して4
5@の範囲内にあるときはそのことを検出してX座標を
選択せよという出力を、ベクトルが456を超えた範囲
にあるときはそのことを検出してY座標を選択せよとい
う出力を常時変化方向記憶手段13が出力している。か
かる常時変化方向記憶手段13の出力は、選択手段14
,15.16及び20へ送られて、それぞれの選択手段
でX座標またはY座標が選択され、選択結果は比較手段
18.19及び21へ出力される。
In FIG. 4, the vector storage means X, Y as an image memory to which the vector selection means 17 outputs the selection result is shown.
The position information in the coordinate direction is stored in the X and Y direction position storage means 11.
12 remembers. Also, the vector is 4 with respect to the X coordinate.
When the vector is within the range of 5@, it detects this and outputs the command to select the X coordinate, and when the vector is in the range exceeding 456, it detects that and outputs the command to select the Y coordinate. The change direction storage means 13 is outputting. The output of the constantly changing direction storage means 13 is sent to the selection means 14.
.

比較手段18.19で一致が見られると、その出力によ
りベクトル選択手段17が動作してベクトル発生手段か
らの入力データを選択して出力する。なおベクトル発生
手段からのベクトルデータというのは、ベクトルの線種
を表わすデータである。
When a match is found in the comparing means 18 and 19, the vector selecting means 17 operates based on the output thereof, and selects and outputs the input data from the vector generating means. Note that the vector data from the vector generating means is data representing the line type of the vector.

また比較手段21で一致が見られると、イネーブルライ
ト信号が出力される。
Further, when a match is found in the comparing means 21, an enable write signal is output.

以上の動作により、各ベクトル発生手段から出力された
各小ベクトルを構成する座標データは、小ベクトル毎に
ベクトル記憶手段を一つずつずらして同時に複数のベク
トル記憶手段に書き込み、読み出すことが可能であり、
1本のベクトルを複数の小ベクトルとして同時に、従っ
て高速に表示することができる。
Through the above operations, the coordinate data constituting each small vector output from each vector generation means can be written into and read out from multiple vector storage means at the same time by shifting the vector storage means one by one for each small vector. can be,
One vector can be displayed simultaneously as a plurality of small vectors, and therefore at high speed.

第5図は、既に第2図を参照して概略説明した1本のベ
クトルをn個の小ベクトルに分割する手法の具体例を示
す説明図である。
FIG. 5 is an explanatory diagram showing a specific example of a method of dividing one vector into n small vectors, which has already been schematically explained with reference to FIG.

第5図では、n=4とし、ベクトルを4分割するものと
する。そしてX座標方向に単位距離進んだ位置毎のY座
標データをもってベクトルを表示する場合を示している
In FIG. 5, it is assumed that n=4 and the vector is divided into four. A case is shown in which a vector is displayed using Y coordinate data for each position that has progressed by a unit distance in the X coordinate direction.

始点(X3.Ys)*終点(XE 、 YE )のベク
トルをX座標方向に沿って、ベクトル発生器の個数n=
4で分割するするものとする。まずベクトル上のX座標
が、XS+ΔX、XS+2ΔX。
The starting point (X3.Ys) * the ending point (XE, YE) vector along the X coordinate direction, the number of vector generators n =
It shall be divided into 4. First, the X coordinates on the vector are XS+ΔX, XS+2ΔX.

XS+2ΔX、  <但しΔX −(XE −Xs) 
/4)となる3点、Xpl、Xp2.Xp3 (4進数
)を求め、小数点以下を四捨五入すると、X5=0、X
E =53 (4進数)であるため、四捨五入後の分割
点のX座標はそれぞれXpl=12.Xp2=30.X
p3−41  となる。
XS+2ΔX, <However, ΔX −(XE −Xs)
/4), 3 points, Xpl, Xp2. Find Xp3 (quaternary number) and round off to the nearest whole number, X5=0,
Since E = 53 (quaternary number), the X coordinates of the division points after rounding are each Xpl = 12. Xp2=30. X
It becomes p3-41.

次に各分割点のX座標が、一つずつずれるようにする必
要があるため、始点のX座標X5=0を基準として、次
の分割点のX座標Xplは1としなくてはならないので
、このことを勘案して、次の分割点のX座標は、Xpl
−12ではなく、その近傍で上述の要件を満足するXq
l=11の点が分割によって得られる小ベクトル1の終
点蓋、小ベクトル2の始点となる。
Next, it is necessary to shift the X coordinate of each division point one by one, so the X coordinate of the next division point, Xpl, must be 1, with the starting point's X coordinate X5 = 0 as a reference. Taking this into consideration, the X coordinate of the next dividing point is
-12, but Xq that satisfies the above requirements in its vicinity
The point l=11 becomes the end point of small vector 1 and the starting point of small vector 2 obtained by the division.

同様の手順により、それ以降の分割点としてxq 2−
22(7)点と、XQ3=43(7)点トカ選択され、
これによって小ベクトルへの分割が終了する。
Using the same procedure, xq 2−
22 (7) points and XQ3 = 43 (7) points were selected,
This completes the division into small vectors.

第6図は、各小ベクトルを構成する座標データを所定の
メモリに選択的に書き込むための、第3図に示したのと
同様な書き込み回路を示す概念図である。
FIG. 6 is a conceptual diagram showing a write circuit similar to that shown in FIG. 3 for selectively writing coordinate data forming each small vector into a predetermined memory.

第6図を参照する。小ベクトル1〜4を構成する各座標
データは、4個のベクトル発生手段0〜3から同時に出
力され、ベクトル選択手段を介して、それぞれの小ベク
トル毎に、互いに一つずれた位置にあるベクトル記憶手
段に順次、書き込まれる。
Please refer to FIG. The respective coordinate data constituting the small vectors 1 to 4 are simultaneously outputted from the four vector generating means 0 to 3, and are sent to vectors at positions shifted by one from each other for each small vector through the vector selection means. The information is sequentially written into the storage means.

つまり小ベクトル1を構成する各座標データは、X座標
Oのベクトル記憶手段から始まってO〜3のベクトル記
憶手段の間で循環し、小ベクトル2を構成する各座標デ
ータは、X座標1のベクトル記憶手段から始まって1〜
3,0のベクトル記憶手段の間で循環し、小ベクトル3
を構成する各座標データは、X座標2のベクトル記憶手
段から始まって2,3.0.1のベクトル記憶手段の間
で循環し、小ベクトル4を構成する各座標データは、X
座標3のベクトル記憶手段から始まって3,0゜1.2
のベクトル記憶手段の間で循環するという具合である。
In other words, each coordinate data constituting small vector 1 starts from the vector storage means of X coordinate O and circulates among vector storage means O to 3, and each coordinate data constituting small vector 2 Starting from the vector storage means 1~
3,0 vector storage means, small vector 3
Each coordinate data forming the small vector 4 starts from the vector storage means for the X coordinate 2 and circulates between the vector storage means 2, 3.0.1,
Starting from the vector storage means at coordinate 3, 3,0°1.2
, and so on.

このようにして各小ベクトルの座標データは、書き込み
が競合することなく、4個のベクトル記憶手段に対して
同時に行われ、また読み出しも同時に行われるので、ベ
クトルの表示速度を高めることができる。
In this way, the coordinate data of each small vector is written to the four vector storage means simultaneously without conflict, and reading is also carried out simultaneously, so that the vector display speed can be increased.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、画面上における
その配置如何にかかわらず、1本のベクトルを高速表示
することが可能になるという利点がある。
As described above, the present invention has the advantage that a single vector can be displayed at high speed regardless of its arrangement on the screen.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の動作原理の説明図、第2図は本発明に
よるベクトル分割の手法の説明図、第3図は小ベクトル
を構成する座標データを所定のメモリに選択的に書き込
むための書き込み回路を示すブロック図、第4図は第3
図におけるベクトル発生選択手段の詳細を示すブロック
図、第5図は1本のベクトルをn個の小ベクトルに分割
する手法の具体例を示す説明図、第6図は各小ベクトル
を構成する座標データを所定のメモリに選択的に書き込
むための、第3図に示したのと同様な書き込み回路を示
す概念図、第7図は従来のベクトル図形表示方法の説明
図、である。 符号の説明 1.2・・・ベクトル発生手段、3〜6・・・ベクトル
発生選択手段、7〜10・・・ベクトル記憶手段代理人
 弁理士 並 木 昭 夫 代理人 弁理士 松 崎   清 剪3 図 嬉2 図 ・占↑算上O分省IJφ、(凹拮五入)0柚正榎■分割
j卓。 冨4 図 ベクトル発生手l′j+よソ ベクトル肴生手相1’l、l−1ノ ベクトルおノ1見手t7へ 第5 図 r6 図 X瓜け(4壇数)
Fig. 1 is an explanatory diagram of the operating principle of the present invention, Fig. 2 is an explanatory diagram of the vector division method according to the present invention, and Fig. 3 is an explanatory diagram of the method of vector division according to the present invention. Block diagram showing the write circuit, Figure 4 is the third
FIG. 5 is an explanatory diagram showing a specific example of a method for dividing one vector into n small vectors. FIG. 6 is a block diagram showing details of the vector generation and selection means in the figure. FIG. 6 is a diagram showing the coordinates forming each small vector. FIG. 7 is a conceptual diagram showing a write circuit similar to that shown in FIG. 3 for selectively writing data into a predetermined memory, and FIG. 7 is an explanatory diagram of a conventional vector graphic display method. Explanation of symbols 1.2...Vector generation means, 3-6...Vector generation selection means, 7-10...Vector storage means Agent Patent attorney Akio Namiki Agent Patent attorney Kiyoshi Matsuzaki 3 Diagram 2 Diagram/Chan ↑ Arithmetic O minute saving IJφ, (concave and five pieces) 0 Yuzu Masen ■ Divided j table. Tomi 4 Figure vector generation hand l'j + yo sovector appetizer palm reading 1'l, l-1 no vector Ono 1 viewing hand t7 to 5 Figure r6 Figure X melon (number of 4 stages)

Claims (1)

【特許請求の範囲】 1)画面に表示すべき1本のベクトルをn個の小ベクト
ルに分割して考え、そのn個の小ベクトルを同時に並行
して画面表示動作させることにより、1本のベクトルの
画面表示に要する時間の短縮を図るベクトル図形表示方
法において、 それぞれ独立にアクセス可能なn個のメモリを第1番目
から第n番目まで順番を付して配列し、前記n個の小ベ
クトルの中の第1番目の小ベクトルを構成する各座標デ
ータを、単位データ毎に前記第1番目のメモリから順に
書き込んで第n番目のメモリに達したら第1番目のメモ
リに戻って以下同様に繰り返し、 前記n個の小ベクトルの中の第2番目の小ベクトルを構
成する各座標データは、単位データ毎に前記第2番目の
メモリから順に書き込んで第n番目のメモリに達したら
第1番目のメモリに戻って以下同様に繰り返し、 以下同様にしてn個の小ベクトルの中の第n番目の小ベ
クトルを構成する各座標データは、単位データ毎に前記
第n番目のメモリに書き込んだら第1番目のメモリに戻
って、以下順番に書き込んでおき、 読み出し表示時には、前記第1番目から第n番目までn
個のメモリに同時にアクセスして読み出しを行うことに
より、n個の小ベクトルの画面表示動作を並行して同時
に行うことを特徴とするベクトル図形表示方法(但しn
は整数)。
[Claims] 1) One vector to be displayed on the screen is divided into n small vectors, and the n small vectors are simultaneously displayed on the screen in parallel. In a vector graphic display method that aims to reduce the time required to display a vector on a screen, n pieces of memory, each of which can be accessed independently, are arranged in order from the first to the nth memory, and the n small vectors are Each coordinate data constituting the first small vector in is written in order from the first memory for each unit data, and when it reaches the n-th memory, returns to the first memory and repeats the same process. Repeatedly, each coordinate data constituting the second small vector among the n small vectors is sequentially written from the second memory for each unit data, and when it reaches the nth memory, it is written to the first memory. After returning to the memory of and repeating the same process, each coordinate data constituting the n-th small vector among the n small vectors is written to the n-th memory for each unit data, and then the Return to the first memory and write in the following order, and when reading and displaying, write from the first to the nth memory.
A vector graphic display method characterized by simultaneously performing screen display operations of n small vectors in parallel by simultaneously accessing and reading n small vectors (however n
is an integer).
JP63306940A 1988-12-06 1988-12-06 Vector figure display method Pending JPH02153392A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63306940A JPH02153392A (en) 1988-12-06 1988-12-06 Vector figure display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63306940A JPH02153392A (en) 1988-12-06 1988-12-06 Vector figure display method

Publications (1)

Publication Number Publication Date
JPH02153392A true JPH02153392A (en) 1990-06-13

Family

ID=17963110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63306940A Pending JPH02153392A (en) 1988-12-06 1988-12-06 Vector figure display method

Country Status (1)

Country Link
JP (1) JPH02153392A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002216128A (en) * 2000-12-26 2002-08-02 Ge Medical Systems Global Technology Co Llc Logical filter and its control method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002216128A (en) * 2000-12-26 2002-08-02 Ge Medical Systems Global Technology Co Llc Logical filter and its control method

Similar Documents

Publication Publication Date Title
US5606650A (en) Method and apparatus for storage and retrieval of a texture map in a graphics display system
US4648049A (en) Rapid graphics bit mapping circuit and method
JPH0640259B2 (en) Data processing device
JPH03196188A (en) Display system for information processor
JPH02153392A (en) Vector figure display method
JPH0887596A (en) Method for high-speed 180×-rotation and inversion of image
KR100494980B1 (en) Range Selectable Decoder and Frame Memory Device for Executing Graphic Processes at High Speed Using The Same
JPH02123470A (en) Graphic computer apparatus
JP3593016B2 (en) Straight line drawing device, straight line drawing method, and coordinate generation device
JP4828006B2 (en) Image processing device
US6859205B1 (en) Apparatus and method for drawing lines
JPH07110859A (en) Picture processing method and its device
JP3092154B2 (en) Digital drawing equipment
JP2656753B2 (en) Image data processing apparatus and system using the same
JPS6350714B2 (en)
JP2656754B2 (en) Image data processing apparatus and system using the same
JP2548286B2 (en) Image data processor
JPH061449B2 (en) Image memory for image editing
JP2605609B2 (en) Dot display processing device
JP2771350B2 (en) Image processing device
JP2737154B2 (en) Image enlargement display circuit
JPS60254378A (en) Transfer device of information
JPH06187405A (en) Picture data processor and system using this processor
JPH03218577A (en) Picture processor
JPH05159067A (en) Graphic plotting device