JPH02152220A - Alignment - Google Patents

Abstract

PURPOSE:To reduce a measuring error by a method wherein, when an alignment mark of a wafer is measured, a difference in signals obtained from both alignment marks in a region coated with a resist and in a region not coated with it is utilized as an offset value. CONSTITUTION:Positions are measured regarding both a resist alignment mark 122 and a non-resist alignment mark 123 with reference to reticle alignment marks 31. During this process, a difference in measured values between the positions of both alignment marks is measured for individual sets (in each measuring point) of a plurality of resist alignment marks and non-resist alignment marks formed on a dummy water 102 is measured; this value is added as a correction amount during an automatic alignment operation when a wafer other than the dummy water as an offset value by a resist is used.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はＩＣ，ＬＳＩ等の半導体素子の製造の際の位置
合せ方法及びそれを利用した露光装置に関し、特にレチ
クルやマスク（以下「レチクル」という。）等の第１物
体面上に形成された電子回路等のパターンを直接若しく
は投影レンズ等の光学手段を介して、ウェハ面等の第２
物体面上に露光転写する際に行う該第１物体と該第２物
体との位置合せ方法（アライメント方法）及びその方法
を利用した露光装置に関するものである。Detailed Description of the Invention (Field of Industrial Application) The present invention relates to an alignment method and an exposure apparatus using the same in the manufacture of semiconductor devices such as ICs and LSIs, and particularly relates to a reticle or mask (hereinafter referred to as a "reticle"). A pattern such as an electronic circuit formed on the first object surface such as
The present invention relates to a method for aligning a first object and a second object during exposure transfer onto an object surface (alignment method), and an exposure apparatus using the method.

（従来の技術） ＩＣ，ＬＳＩ等の半導体素子製造用の露光装置には解像
性能と位置合せ性能（アライメント性能）という２つの
基本的な性能か要求されている。前者は半導体基板（以
下「ウェハ」と称す）面上に塗布された感光層、所謂フ
ォトレジスト面上にいかに微細なパターンを形成するか
という能力であり、後者は前工程てウェハ面上に形成さ
れたパターンに対し、マスク上のパターンをいかに正確
に位置合せして転写できるかという能力である。(Prior Art) An exposure apparatus for manufacturing semiconductor devices such as ICs and LSIs is required to have two basic performances: resolution performance and alignment performance. The former refers to the ability to form fine patterns on the photoresist surface, which is a photosensitive layer coated on the surface of a semiconductor substrate (hereinafter referred to as a "wafer"), and the latter refers to the ability to form fine patterns on the wafer surface in a pre-process. It is the ability to accurately align and transfer the pattern on the mask with respect to the pattern that has been created.

位置合せを高精度に行う場合の問題点としてウェハ面上
に塗布したレジスト（感光体）の影響による計測誤差が
ある。ウェハの位置合せはｅ線やレーザ光を用いて、ウ
ェハ面上に設けたアライメントマークの位置を検出して
行っている。A problem with highly accurate alignment is measurement errors due to the influence of the resist (photoreceptor) applied to the wafer surface. Wafer alignment is performed by detecting the position of alignment marks provided on the wafer surface using e-rays or laser light.

しかしながらアライメントマークを照明する光がウェハ
上のレジストにより屈折したり、あるいはウェハ面とレ
ジスト上面で反射した光同志が干渉したりするためアラ
イメントマーク、の位置が誤検出されてしまう。However, the position of the alignment mark is incorrectly detected because the light illuminating the alignment mark is refracted by the resist on the wafer, or because the light reflected from the wafer surface and the upper surface of the resist interfere with each other.

従って、このようなレジストの影響による計測誤差を除
去するために、ウェハ毎にそのアライメントマークを被
うレジストを除去し、位置合せ時にレジスト除去後のア
ライメントマークの検出を行なうことが提案されている
。Therefore, in order to eliminate measurement errors caused by the influence of resist, it has been proposed to remove the resist covering the alignment mark for each wafer and to detect the alignment mark after the resist is removed during alignment. .

（発明が解決しようとする問題点） しかしながら、この方法では各ウェハをレチクルに対し
て位置合せするたびに、ウェハ上の所定のアライメント
マーク上のレジストを除去する工程が必要であり、位置
合せに要する時間がかかるため半導体製造にかかるスル
ーブツトの低下を招く。(Problem to be Solved by the Invention) However, this method requires a step of removing the resist on a predetermined alignment mark on the wafer each time each wafer is aligned with the reticle. The time required reduces the throughput required for semiconductor manufacturing.

従って、本発明ではスルーブツトを低下させることなく
、高精度にウェハ上のアライメントマーク位置を検出す
ることができる位置合せ方法を提供する。Therefore, the present invention provides an alignment method that can detect alignment mark positions on a wafer with high precision without reducing throughput.

（問題点を解決するための手段） 第１物体と感光層を塗布した第２物体との位置合せを行
なう方法において、感光層に被れたアライメントマーク
と感光層に被われないアライメントマークの所定の基準
に対する位置を計測し、各々の計測値にもとづいてオフ
セット値を求め、前記第２物体上の所定のアライメント
マークの前記所定基準に対する位装置の計測値を前記オ
フセット値で補正して前記第２物体上のアライメントマ
ークの位置を検出し、前記第１物体に対して前記第２物
体を位置合せすることである。(Means for solving the problem) In a method for aligning a first object and a second object coated with a photosensitive layer, predetermined alignment marks are formed that are covered by the photosensitive layer and alignment marks that are not covered by the photosensitive layer. The position of the predetermined alignment mark on the second object with respect to the reference is measured, an offset value is determined based on each measurement value, and the position of the predetermined alignment mark on the second object with respect to the predetermined reference is corrected by the offset value. The method involves detecting the positions of alignment marks on two objects and aligning the second object with respect to the first object.

（実施例） 第１図は本発明に係る露光装置の要部概略図である。同
図は所謂ＴＴＬ方式によりアライメントマークの検出を
行なう露光装置を示している。又第１物体としてのレチ
クルと第２物体としてのウェハとの位置合せを手段（観
察手段）を投影レンズ５の光軸に対して左右対称に２ケ
所設けた場合を示している。(Example) FIG. 1 is a schematic diagram of main parts of an exposure apparatus according to the present invention. This figure shows an exposure apparatus that detects alignment marks using a so-called TTL method. Further, a case is shown in which means (observing means) for positioning the reticle as the first object and the wafer as the second object are provided at two locations symmetrically with respect to the optical axis of the projection lens 5.

本実施例ではまず後述する位置合せ方法によりレチクル
４とウェハ６との位置合せを行う。そして位置合せが終
ったらレチクル４面上の電子回路等のパターンを照明手
段１０１で照明し、該レチクル４面上のパターンを投影
レンズ５を介してウェハ６面上に投影転写する。In this embodiment, first, the reticle 4 and the wafer 6 are aligned using an alignment method that will be described later. After the alignment is completed, the pattern of electronic circuits and the like on the 4th surface of the reticle is illuminated by the illumination means 101, and the pattern on the 4th surface of the reticle is projected and transferred onto the 6th surface of the wafer through the projection lens 5.

レチクル４が投影レンズ５の光軸と直交する面内に移動
するレチクルステージ（不図示）上に載置され、同様に
ウェハ６が投影レンズ５の光軸と直交する面内に移動す
る可動ウェハステージ１５（以下、可動ステージ１５と
記す。）上に載置される。また、可動ステージ１５はウ
ェハ６の投影レンズ５の光軸方向の位置と傾きとを調整
可能な装置を含んでおり、この装置で上述の露光工程を
行なう時に投影レンズ５の像面とウェハ６のレジスト面
をほぼ一致させる。A movable wafer in which the reticle 4 is placed on a reticle stage (not shown) that moves in a plane perpendicular to the optical axis of the projection lens 5, and the wafer 6 similarly moves in a plane perpendicular to the optical axis of the projection lens 5. It is placed on a stage 15 (hereinafter referred to as movable stage 15). Furthermore, the movable stage 15 includes a device that can adjust the position and inclination of the projection lens 5 of the wafer 6 in the optical axis direction. Align the resist surfaces of the

投影レンズ５はレチクル４のパターンを１１５乃至１／
２０に縮小してウェハ６上に投影転写するため、ウェハ
６上には前工程で形成した多数個のチップ領域が並べら
れている。そして各チップ領域毎に隣接するスクライブ
ラインにアライメントマークが形成されている。The projection lens 5 displays the pattern of the reticle 4 from 115 to 1/
In order to reduce the size to 20 and project and transfer it onto the wafer 6, a large number of chip regions formed in the previous process are arranged on the wafer 6. Alignment marks are formed on adjacent scribe lines in each chip region.

さてレチクル４とウェハ６との位置合せは次のようにし
て行りている。Now, the alignment between the reticle 4 and the wafer 6 is performed as follows.

まずウェハ６を可動ステージ１５上から退避させ、代わ
りにウェハ６と同様の参照物体としてのダミーウェハ１
０２を可動ステージ１５上に載置し、投影レンズ５の下
方の所定位置に配置する。First, the wafer 6 is removed from the movable stage 15, and a dummy wafer 1 is used as a reference object similar to the wafer 6 instead.
02 is placed on the movable stage 15 and placed at a predetermined position below the projection lens 5.

次に照明手段１０１が供給する光と同一波長の光を放射
するレーザ等の光源７からの光束を集光レンズ８で集光
しビームスプリッタ−９を介して対物レンズ１０に入射
させる。そして対物レンズ１０とミラー１１を介してレ
チクル４面上に設けたレチクルアライメントマーク３１
を照明している。レチクルアライメントマーク３１は例
えば第３図に示すような２本の平行線３１より成ってい
る。レチクルアライメントマーク３１は投影レンズ５に
よりタミーウェハ１０２面上のダミーアライメントマー
ク２１近傍に投影される。ダミーアライメントマーク２
１は例えば第２図に示すように３本の平行線２１より成
っている。そしてタミーウェハ１０２面上に投影された
レチクルアライメントマーク３１とダミーアライメント
マーク２１との双方の像を元の光路を逆光させてビーム
スプリッタ−９で反射させてエレクタ−１２を介してイ
メージセンサ−１３面上に形成している。Next, a light beam from a light source 7 such as a laser that emits light of the same wavelength as the light supplied by the illumination means 101 is condensed by a condenser lens 8 and made to enter an objective lens 10 via a beam splitter 9. A reticle alignment mark 31 is provided on the four surfaces of the reticle via the objective lens 10 and mirror 11.
is lighting. The reticle alignment mark 31 consists of two parallel lines 31 as shown in FIG. 3, for example. The reticle alignment mark 31 is projected onto the surface of the tummy wafer 102 near the dummy alignment mark 21 by the projection lens 5. Dummy alignment mark 2
1 consists of three parallel lines 21, as shown in FIG. 2, for example. Then, the images of both the reticle alignment mark 31 and the dummy alignment mark 21 projected onto the surface of the tummy wafer 102 are reflected by the beam splitter 9 by backlighting the original optical path, and are transmitted via the erector 12 to the surface of the image sensor 13. formed on top.

そしてイメージセンサ−１３面上に形成されたレチクル
アライメントマークの像とダミーアライメントマークの
像の位置関係を電気的に求めレチクル４とダミーウェハ
１０２との相対的位置関係を検出している。Then, the relative positional relationship between the reticle 4 and the dummy wafer 102 is detected by electrically determining the positional relationship between the image of the reticle alignment mark and the image of the dummy alignment mark formed on the surface of the image sensor 13.

第２図はダミーウェハ１０２面上のダミーアライメント
マーク２１の概略図である。FIG. 2 is a schematic diagram of the dummy alignment mark 21 on the surface of the dummy wafer 102.

本実施例ではタミーアライメントマーク２１は３本の平
行線のパターンから成っており、図中Ｘ方向の位置計測
用として用いている。また、ダミーアライメントマーク
２１の形状と寸法は実際のウニ八６上に形成されるアラ
イメントマークの形状寸法とほぼ同じである。In this embodiment, the tummy alignment mark 21 consists of a pattern of three parallel lines, and is used for position measurement in the X direction in the figure. Further, the shape and dimensions of the dummy alignment mark 21 are almost the same as the shape and dimensions of the alignment mark formed on the actual sea urchin 8.

同図において領域２２は感光層であるレジストがその上
部に塗布されているアライメントマーク１２２（以下「
レジストアライメントマーク１２２」という。）を含む
部分であり、領域２３はレジストがその上部に塗布され
ていないアライメントマーク（以下「ノンレジストアラ
イメントマーク１２３」という。）を含む部分であり、
図示するＹ方向に分離して形成されている。In the figure, a region 22 is an alignment mark 122 (hereinafter referred to as "
"Registration Alignment Mark 122". ), and the area 23 is a portion including an alignment mark (hereinafter referred to as "non-registration alignment mark 123") on which no resist is applied,
They are formed separately in the Y direction shown in the figure.

即ち、同一のストライブ状マークの上半分のレジストを
除去することにより、レジストに被のれないマークとレ
ジストに被のれたマークとを形成しているのである。That is, by removing the upper half of the resist of the same striped mark, a mark that is not covered by the resist and a mark that is covered by the resist are formed.

本実施例では第３図に示すようにレチクルアライメント
マーク３１に対するレジストアライメントマーク１２２
とノンレジストアライメントマーク１２３の双方につい
ての位置計測を行っている。In this embodiment, as shown in FIG.
The positions of both the alignment mark 123 and the non-registration alignment mark 123 are measured.

そしてこのときの双方のアライメントマークの位置の計
測値の差分なダミーウェハ１０２上に形成した複数のレ
ジストアライメントマークとノンレジストアライメント
マークの組毎に（計測点毎）に計測し、これをレジスト
によるオフセット値としてダミーウェハ以外のウェハを
用いたときのオートアライメントの際に補正量として加
算している。Then, the difference between the measured values of the positions of both alignment marks at this time is measured for each set (for each measurement point) of a plurality of resist alignment marks and non-registration alignment marks formed on the dummy wafer 102, and this is calculated as the offset due to the resist. The value is added as a correction amount during auto-alignment when a wafer other than a dummy wafer is used.

又タミーウェハ１０２自体はノンレジストアライメント
マーク１２３による位置計測値を使ってレチクル４に対
しオートアライメントを行いレチクルの所定パターン（
例えばテストパターン）の投影露光を行っている。Further, the tummy wafer 102 itself is automatically aligned with the reticle 4 using the position measurement value by the non-registration alignment mark 123, and the predetermined pattern of the reticle (
For example, a test pattern) is projected and exposed.

第３図は第１図の露光装置における位置合せ手段によっ
て得られるイメージセンサ−１３面上のレチクルアライ
メントマーク３１の像とダミーアライメントマーク２１
の像との関係を示す概略図である。FIG. 3 shows the image of the reticle alignment mark 31 on the image sensor 13 surface obtained by the alignment means in the exposure apparatus of FIG. 1 and the dummy alignment mark 21.
FIG.

同図においてレチクル面上のレチクルアライメントマー
ク３１に対するダミーウェハ面一トのタミーアライメン
トマーク２１の相対的位置を、画像処理等によって双方
の像の位置関係を検出することにより求めている。この
ときレジストアライメントマーク２２とノンレジストア
ライメントマーク２３の位置Ｘ、、Ｘ２を各々計測し、
レジストに被れた時の計測値ｘ１、レジストに被れてい
ない時、即ちレジストの影響がないときの計測値ｘ２と
の差分ΔＸ＝Ｘ、−ｘ２を求めこのΔＸをオフセット値
して装置内のＣＰＵの記憶部に記憶しておく。In the figure, the relative position of the tummy alignment mark 21 on the dummy wafer surface with respect to the reticle alignment mark 31 on the reticle surface is determined by detecting the positional relationship between both images by image processing or the like. At this time, the positions X, X2 of the registration alignment mark 22 and the non-registration alignment mark 23 are measured respectively,
Find the difference ΔX=X, -x2 between the measured value x1 when covered by the resist and the measured value x2 when not covered by the resist, that is, when there is no influence of the resist. The information is stored in the storage unit of the CPU.

また同様にＹ方向用やθ方向用のダミーアライメントマ
ークを用いてオフセット値ΔＹ、Δθを記憶しておく。Similarly, offset values ΔY and Δθ are stored using dummy alignment marks for the Y direction and the θ direction.

次にダミーウェハ１０２を可動ステージ１５から退去さ
せて、レチクルの電子回路パターンを転写すべき実際の
ウェハ６を可動ステージ１５上に載置する。Next, the dummy wafer 102 is removed from the movable stage 15, and the actual wafer 6 to which the electronic circuit pattern of the reticle is to be transferred is placed on the movable stage 15.

可動ステージ１５を移動させてウェハ６の所定のチップ
領域を投影レンズ５の真下に送り込み、このチップ領域
に付設しである一対のアライメントマークを左右の位置
合せ手段で検出する。この時、先に述べたようにレチク
ル４上の左右のアライメントマーク３１も同時に検出さ
れ、ウエハ６上のアライメントマークのレチクル４上の
アライメントマークに対する位置が計測される。この時
の計測値はウェハ６上に塗布されているレジストの影響
により真のウェハアライメントマークの位置を示すもの
ではない。しかし、本実施例ではＣＰＵの記憶部に予め
格納しておいたオフセット値（ΔＸ、ΔＹ、Δθ）でこ
の計測値を補正することにより、真のウェハアライメン
トマーク位置とみなせる位置情報を得ている。The movable stage 15 is moved to send a predetermined chip area of the wafer 6 directly under the projection lens 5, and a pair of alignment marks attached to this chip area are detected by left and right alignment means. At this time, as described above, the left and right alignment marks 31 on the reticle 4 are also detected at the same time, and the position of the alignment mark on the wafer 6 with respect to the alignment mark on the reticle 4 is measured. The measured value at this time does not indicate the true position of the wafer alignment mark due to the influence of the resist coated on the wafer 6. However, in this embodiment, positional information that can be regarded as the true wafer alignment mark position is obtained by correcting this measured value with offset values (ΔX, ΔY, Δθ) stored in advance in the CPU memory. .

従って、この位置情報にもとづいて可動ステージ１５を
駆動してやることでレチクル４に対するウェハ６の位置
合せを行なう。この時、レチクル４の回路パターン像の
位置とウェハ６上のチップ領域とは完全に合致しており
、この状態で照明手段１０１からの露光光でレチクル４
を照明し、投影レンズ５を介してレチクル４の回路パタ
ーンをウェハ６上のチップ領域に投影する。Therefore, by driving the movable stage 15 based on this position information, the wafer 6 is aligned with the reticle 4. At this time, the position of the circuit pattern image on the reticle 4 and the chip area on the wafer 6 perfectly match, and in this state, the reticle 4 is exposed to the exposure light from the illumination means 101.
The circuit pattern of the reticle 4 is projected onto the chip area on the wafer 6 through the projection lens 5.

そして、次に隣接するチップ領域が投影レンズ５の真下
にくるように可動ステージ１５を移動させ、この２番目
のチップ領域に対して前述の位置合せと露光を行ない、
残りのチップ領域に対しても同様の動作が繰り返される
。Then, the movable stage 15 is moved so that the next adjacent chip area is directly under the projection lens 5, and the above-mentioned alignment and exposure are performed for this second chip area,
Similar operations are repeated for the remaining chip areas.

以上のような方法で、ウェハ６上の複数個のチップ領域
の各々に対して正確にレチクルの回路パターンを転写す
ることができる。By the method described above, the circuit pattern of the reticle can be accurately transferred to each of the plurality of chip areas on the wafer 6.

第４図に本発明の位置合せ方法におけるフローチャート
の一例を示す。同図においてステップ５１〜５３までは
ダミーウェハの製作過程を示し、ステップ５４〜５６ま
ではダミーウェハのオーｊ・アライメント、露光及びレ
ジストアライメントマークとノンレジストアライメント
マークの差分計測を示し、ステップ５７〜６０までは残
りのウェハの通常のオートアライメント、露光を示して
いる。FIG. 4 shows an example of a flowchart of the alignment method of the present invention. In the same figure, steps 51 to 53 show the dummy wafer fabrication process, steps 54 to 56 show the dummy wafer's alignment, exposure, and difference measurement between the resist alignment mark and the non-registration alignment mark, and steps 57 to 60 show the process of manufacturing the dummy wafer. shows normal auto-alignment and exposure of the remaining wafers.

第４図に示すフローチャートにおいて、「ダミーウェハ
」とは、１０ツト中の１枚目のウェハを指している。In the flowchart shown in FIG. 4, the "dummy wafer" refers to the first wafer out of ten.

従って５まず１枚目のウェハに対して各チップ領域に付
設しであるアライメントマークの半部を順次位置合せ手
段の光源７により露光し、これが終了すると一旦可動ス
テージ１５からとりはずし現像処理を行なう。Therefore, for the first wafer, half of the alignment marks attached to each chip area are sequentially exposed by the light source 7 of the alignment means, and once this is completed, the wafer is once removed from the movable stage 15 and developed.

そして現像処理終了後、各アライメントマークの半部の
レジストのみが除去されているこの１枚目のウェハを再
び可動ステージ１５上に載置し、各チップ領域毎にアラ
イメントマークのレジストが被っている部分（半部）と
被っていない部分の位置計測を行ない、データとして記
憶する。After the development process is completed, this first wafer from which only half of the resist of each alignment mark has been removed is again placed on the movable stage 15, and the resist of the alignment mark covers each chip area. The position of the part (half part) and the part that does not overlap is measured and stored as data.

方、チップ領域のレチクルに対する位置合せは、被って
いない部分の計測値を使って行なわれ、位置合せ終了後
、露光（レチクルパターンの転写）が実行される。そし
て、記憶した各チップ領域毎のデータにもとついて前述
したようにオフセット値の演算が行なわれ、各チップ領
域毎部ちショット配列データに応じ複数個のオフセット
値が求められる。On the other hand, alignment of the chip area with respect to the reticle is performed using measured values of the uncovered portion, and after alignment is completed, exposure (transfer of the reticle pattern) is performed. Then, offset values are calculated as described above based on the stored data for each chip area, and a plurality of offset values are determined for each chip area in accordance with the shot array data.

ステップ５６で示しである枚数の設定は、例えば１０ツ
ト中の１枚目のウェハだけオフセット値算出に利用する
のであれば、枚数を１にしておけばよく、オフセット・
値の更に高精度化を図る場合には、１０ツト中の最初の
数枚を予め設定しておけばよい。この枚数の選択は、ス
ルーブツトと精度の兼合いで適宜性なう。For the setting of the number of wafers shown in step 56, for example, if only the first wafer out of 10 wafers is used for offset value calculation, the number of wafers may be set to 1;
In order to further increase the precision of the values, it is sufficient to set the first few out of 10 in advance. The selection of this number is determined depending on the balance between throughput and accuracy.

また、オフセット値は各チップ領域毎に設定しおく以外
に、ステップ５７で最小自乗法等により平均値としての
オフセット値を求めておくのもよい。Further, in addition to setting the offset value for each chip area, it is also preferable to calculate the offset value as an average value in step 57 by the method of least squares or the like.

また、ここでは所謂ダイバイダイアライメントと呼ばれ
る各チップ領域毎に計測及び位置合せを行なう方法を例
としてあげているが、ウェハ上の特定の複数個のチップ
領域に付設しであるアライメントマークの計測を行なっ
てウェハ全体のレチクルに対する位置を検出したり或い
はウェハ上のチップ領域の配列データを修正したりして
各チップ領域の位置合せを行なう場合であっても本発明
は適用できる。この場合、位置合せに利用する特定のチ
ップ領域のアライメントマークの検出に関して第４図の
フローチャートに示される手順を実行すればよい。Furthermore, although this example uses so-called die-by-die alignment, which measures and aligns each chip area, it is also possible to measure alignment marks attached to multiple specific chip areas on a wafer. The present invention can be applied even when aligning each chip area by detecting the position of the entire wafer with respect to a reticle or by correcting the arrangement data of the chip areas on the wafer. In this case, the procedure shown in the flowchart of FIG. 4 may be executed regarding detection of an alignment mark in a specific chip area used for alignment.

ダミーウェハの製作においてはタミーウェハな数枚製作
しても良く、又１種類のレジストの熱部の形状に限らず
数種類製作しても良い。In manufacturing dummy wafers, several tummy wafers may be manufactured, and the shape of the hot portion of the resist is not limited to one type, but several types may be manufactured.

レジストの脊部、無部のステップ５５の演算において平
均値計算等を行いレジストの脊部と熱部との差分な求め
ても良い。In step 55 for calculating the spine and non-registration portions of the resist, an average value or the like may be calculated to determine the difference between the spine and hot portions of the resist.

第５図は本発明で適用可能なダミーウェハ面上のダミー
アライメントマーク２１の他の一実施例の概略図である
。同図において２２はレジストアライメントマーク、２
３ａ、２３ｂは各々ノンレジストアライメントマークで
ある。FIG. 5 is a schematic diagram of another embodiment of the dummy alignment mark 21 on the dummy wafer surface to which the present invention can be applied. In the figure, 22 is a registration alignment mark;
3a and 23b are non-registration alignment marks, respectively.

レチクルとウェハとの位置合せを行う場合、θ方向にウ
ェハのアライメントマークが傾いていた場合、レジスト
の脊部と熱部のＸ方向の計測値に誤差か生じる。When aligning the reticle and the wafer, if the alignment mark of the wafer is tilted in the θ direction, an error will occur in the measured values of the spine and hot portion of the resist in the X direction.

そこで本実施例ではレジストの無部領域を２ケ所以上設
け（同図では２ケ所、領域２３ａ。Therefore, in this embodiment, two or more regions with no resist are provided (in the figure, there are two regions, region 23a).

２３ｂ）、このときの２つのレジストの熱部２３ａ、２
３ｂにおける計測値よりウェハのアライメントマークの
θ方向の成分を計測し、傾きθによる誤差を取り除いて
いる。23b), the hot parts 23a and 2 of the two resists at this time
3b, the component of the alignment mark on the wafer in the θ direction is measured, and the error due to the inclination θ is removed.

第６図は第５図に示したタミーアライメントマーク２１
を用いたときのイメージセンサ−１３面上に形成される
レチクルアライメントマーク３１との関係を示す概略図
である。Figure 6 shows the tummy alignment mark 21 shown in Figure 5.
FIG. 3 is a schematic diagram showing the relationship with a reticle alignment mark 31 formed on the surface of the image sensor 13 when using the image sensor.

尚、以上の実施例においてタミーウェハを用いずに通常
のウェハを用い、該ウェハ面上の一部に′ｆＳ２図に示
すようなレジストが塗布されている領域と塗布されてい
ない領域とから成るアライメントマークを形成して行っ
ても、同様の効果か得られる。In the above embodiments, a normal wafer is used instead of a tummy wafer, and a part of the wafer surface is coated with a resist as shown in Fig. 'fS2, and a resist is not coated. A similar effect can be obtained by forming marks.

本実施例に係るアライメントマークとしてはシェブロン
マークやフレネルゾーンプレート等が使用出来る。オー
トアライメント計測としてはレーザーど−ムスキャン、
像スキャン、そしてステージスキャン等が使用出来る。As the alignment mark according to this embodiment, a chevron mark, a Fresnel zone plate, etc. can be used. Laser dome scan is used for automatic alignment measurement.
Image scan, stage scan, etc. can be used.

露光装置としてはＴＴＬオンアクジアス方式の他にオフ
アクジアス方式が適用可能である。As an exposure apparatus, an off-axis type as well as a TTL on-axis type can be applied.

（発明の効果） 本発明によればウェハのアライメントマークの計測に、
レジストが塗布されている領域と塗布されていない領域
における双方のアライメントマークから得られる信号の
差分をオフセット値として利用することにより、スルー
プットの低下を防止しつつ、レジストによるオートアラ
イメントの計測誤差の少ない高精度なアライメントが可
能な露光装置を達成することができる。(Effects of the Invention) According to the present invention, for measuring alignment marks on a wafer,
By using the difference in signals obtained from both alignment marks in areas where resist is coated and areas where resist is not coated as an offset value, throughput is prevented from decreasing and measurement errors in auto-alignment using resist are reduced. An exposure apparatus capable of highly accurate alignment can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の露光装置の一実施例の要部概略図、第
２図、第５図は各々本発明に係るダミーアライメントマ
ークの説明図、第３図、第６図は各々本発明におけるレ
チクルアライメントマークとダミーアライメントマーク
との関係を示す説明図、第４図は本発明におけるオート
アライメントのフローチャートである。 図中、５は投影レンズ、６はウェハ、７は光源、８は集
光レンズ、９はビームスプリッタ−１０は対物レンズ、
１１はミラー、１２はエレクタ−１１３はイメージセン
サ−１１５は可動ステージ、１０１は照明手段、１０２
はダミーウェハ、２１はダミーアライメントマーク、３
１はレチクルアライメントマークである。FIG. 1 is a schematic diagram of a main part of an embodiment of an exposure apparatus according to the present invention, FIGS. 2 and 5 are explanatory diagrams of dummy alignment marks according to the present invention, and FIGS. 3 and 6 are respectively diagrams according to the present invention. FIG. 4 is an explanatory diagram showing the relationship between the reticle alignment mark and the dummy alignment mark in FIG. 4, and FIG. 4 is a flowchart of auto-alignment in the present invention. In the figure, 5 is a projection lens, 6 is a wafer, 7 is a light source, 8 is a condensing lens, 9 is a beam splitter, 10 is an objective lens,
11 is a mirror, 12 is an erector, 113 is an image sensor, 115 is a movable stage, 101 is an illumination means, 102
is a dummy wafer, 21 is a dummy alignment mark, 3
1 is a reticle alignment mark.

Claims (1)

【特許請求の範囲】[Claims] （１）第１物体と感光層を塗布した第２物体との位置合
せを行なう方法において、感光層に被れたアライメント
マークと感光層に被われないアライメントマークの所定
の基準に対する位置を計測し、各々の計測値にもとづい
てオフセット値を求め、前記第２物体上の所定のアライ
メントマークの前記所定基準に対する位置の計測値を前
記オフセット値で補正して前記第２物体上のアライメン
トマークの位置を検出し、前記第１物体に対して前記第
２物体を位置合せする位置合せ方法。(1) In a method of aligning a first object and a second object coated with a photosensitive layer, the positions of the alignment mark covered by the photosensitive layer and the alignment mark not covered by the photosensitive layer are measured with respect to a predetermined reference. , an offset value is determined based on each measured value, and the measured value of the position of a predetermined alignment mark on the second object with respect to the predetermined reference is corrected by the offset value to determine the position of the alignment mark on the second object. An alignment method of detecting and aligning the second object with respect to the first object.