JPH0215198Y2

JPH0215198Y2 -

Info

Publication number: JPH0215198Y2
Application number: JP15474681U
Authority: JP
Priority date: 1981-10-16
Filing date: 1981-10-16
Publication date: 1990-04-24
Also published as: JPS5858694U

Description

【考案の詳細な説明】本考案は、複数のマルチプレクサ・ユニツトを
用いた多点アナログ信号測定装置の改良に関する
ものである。さらに詳しくは、マルチプレクサ・
ユニツトが、例えばデプレツシヨン形電界効果ト
ランジスタのような、常閉形のスイツチを用いて
構成されている多点アナログ信号測定装置におい
て、マルチプレクサ・ユニツトのオンライン・メ
インテナンスを可能にしたものである。

多点アナログ信号測定装置として、多点のアナ
ログ信号をマルチプレクサで１点ずつ順番に取込
み、それを逐一デイジタル信号に変換して記憶装
置に記憶するようにしたものがある。マルチプレ
クサは、適当な入力点数ごとにユニツト化され、
ユニツトごとに着脱できるようになつている。ユ
ニツトの着脱は、多点アナログ信号測定装置の稼
動中にも行えること、すなわち、オンライン・メ
インテナンスができることが望ましい。

ところが、マルチプレクサ用のスイツチ素子と
して、例えばデプレツシヨン形電界効果トランジ
スタのような常閉形のスイツチを用いたときは、
マルチプレクサ・ユニツトの着脱時、制御信号の
未印加あるいは消失によりスイツチがオンになつ
たマルチプレクサ・ユニツトが着脱されることに
なり、このマルチプレクサを通じて、正規でない
アナログ信号が測定回路に同時に入力されるの
で、不都合である。

本考案の目的は、スイツチが常閉形のマルチプ
レクサ・ユニツトを用いておりながら、オンライ
ン・メインテナンスが行なえる多点アナログ信号
測定装置を提供することにある。

本考案は、マルチプレクサ・ユニツトごとに着
脱状態信号を測定回路に与えるようにするととも
に、測定回路は、１つのマルチプレクサ・ユニツ
トを通じて信号を入力するたびに、入力動作の前
後における全マルチプレクサ・ユニツトの着脱状
態信号の変化を調らべ、変化がないときは、今回
入力した信号を採用し、変化があるときは、今回
入力した信号を無視して代わりに前回入力した信
号を再利用するようにしたものである。

以下、図面によつて本考案を詳細に説明する。
第１図は、本考案実施例の概念的構成図である。
第１図において、１₁，１₂，…１_nはマルチプレ
クサ・ユニツト、２は測定回路である。

マルチプレクサ・ユニツト１₁は、ｎ個の入力
チヤネルに対応するｎ組の抵抗対（R_11a，R_11b）
〜（R_1oa，R_1ob）と、ｎ個の線間キヤパシタC₁₁
〜C_1oと、ｎ組のスイツチ対（S_11a，S_11b）〜
（S_1oa，S_1ob）と、これらスイツチ対が共通接続
される２線に設けられたスイツチ対S_1a，S_1bと、
応答回路RESP₁を持つている。ｎ組のスイツチ
対（S_11a，S_11b）〜（S_1oa，S_1ob）は個々の入力
チヤネルの切換用のスイツチ、スイツチ対（S_1a，
S_1b）はユニツトの切換用のスイツチである。他
のマルチプレクサ・ユニツト１₂〜１_nも同様な構
成になつている。スイツチはすべてデプレツシヨ
ン形電界効果トランジスタのような常閉形のもの
である。全マルチプレクサ・ユニツト１₁〜１_nは
測定回路２に集約接続される。

測定回路２は、差動増幅器Ａと、この差動増幅
器Ａの出力信号をデイジタル信号に変換するアナ
ログ・デイジタル変換器（以下AD変換器ADC）
と、データ処理用のプロセツサCPUと、その動
作用のプログラム等を記憶するコントロール・メ
モリROMと、メイン・メモリRAMと、マルチ
プレクサ制御用の入出力装置Ｉ／Ｏとを持つてい
る。プロセツサCPU、コントロール・メモリ
ROM、メイン・メモリRAM、AD変換器ADC、
および入出力装置Ｉ／Ｏはデータ・バスDBによ
つて相互に接続されている。

差動増幅器Ａの入力端子には、全マルチプレク
サ・ユニツト１₁〜１_nのユニツト切換用スイツチ
対（S_1a，S_1b）〜（S_oa，S_ob）の出力信号が共通
に与えられる。入出力装置Ｉ／Ｏから全マルチプ
レクサ・ユニツト１₁〜１_nの応答回路RESP₁〜
RESP_nには個別に制御信号が与えられ、全応答
回路RESP₁〜RESP_nから入出力装置Ｉ／Ｏには、
それぞれの応答信号が共通に与えられる。

入出力装置Ｉ／Ｏから応答回路RESP₁〜
RESP_nに個別に制御信号を与える各信号線は、
各マルチプレクサ・ユニツト１_i（ｉ＝１〜_n）内
において、抵抗R_iを通じて「Ｈ」レベルにブルア
ツプされ、マルチプレクサ・ユニツト１_iと測定
回路２の間または測定回路２の内部において、抵
抗R_ciを通じて「Ｌ」レベルにブルダウンされて
いる。抵抗R_iとR_ciの比を適切に定めることによ
り、プルアツプとプルダウンが同時に存在すると
きは、信号線の電位は「Ｈ」レベルの範囲にとど
まるようにされる。マルチプレクサ・ユニツト１
_ｉが接続を外されるなどして、プルアツプがなく
なると、その信号線の電位は「Ｌ」レベルに落ち
る。各信号線の電位は入出力装置Ｉ／Ｏによつて
それぞれ検知され、これによつて、マルチプレク
サ・ユニツトの着脱状態が検知できるようになつ
ている。

このように構成された装置の動作は次のとおり
である。動作説明図を第２図および第３図に示
す。入出力装置Ｉ／Ｏは、プロセツサCPUの管
制のもとに、全マルチプレクサ・ユニツト1₁〜1_n
の応答回路RESP₁〜RESP_nに順番に「Ｌ」レベ
ルの制御信号CASEL₁〜CASEL_nを与えて、各マ
ルチプレクサ・ユニツト１_iの動作を指令する。
このような制御信号が与えられたマルチプレク
サ・ユニツト１_iは、各自の入力信号のマルチプ
レクシングを開始するとともに、応答回路RESP_i
を通じて「Ｌ」レベルの応答信号を測定回
路に返えす。制御信号_iとそれに対する応
答信号の「Ｌ」レベルは、マルチプレク
サ・ユニツト１_iの動作期間中維持される。マル
チプレクサ・ユニツト１_iから差動増幅器Ａに順
番に入力されて増幅される各入力チヤネルのアナ
ログ信号は、プロセツサCPUの管制のもとに、
AD変換器ADCによつて逐一デイジタル信号に変
換されて、メイン・メモリRAMに記憶される。

このようなマルチプレクサ・ユニツト１_iへの
動作指令と、AD変換器ADCの起動と、メイン・
メモリRAMへの入力データの記憶を管制すると
きのプロセツサCPUの動作は、第３図のフロー
チヤートのようになつている。すなわち、段階１
において、マルチプレクサ・ユニツト１_iに動作
指令を発すると、次に段階２において、全応答回
路RESP₁〜RESP_nの制御信号線の電位
CASEL_1〜nを読込んで、これをＸデータとして記
憶し、次に段階３で、マルチプレクサ・ユニツト
１_iの応答信号RESPの有無を確める。応答信号が
無いときは段階９に抜けてマルチプレクサ・ユニ
ツト１_iの動作を終了させるが、応答信号がある
ときは、段階４において、そのユニツトの全入力
データを逐一デイジタル値に変換させて一時記憶
し、次いで段階５で、再び応答回路RESP₁〜
RESP_nの制御信号線の電位CASEL_1〜nを読込ん
で、これをＹデータとする。そして、段階６で、
このＹデータと先のＸデータとの異同を調らべ、
両者が一致するときは、段階７で先のAD変換の
一時記憶値を正規の入力データとしてメイン・メ
モリRAMに記憶して段階９に抜ける。一方Ｘデ
ータとＹデータが不一致のときは、メイン・メモ
リRAMへの記憶動作を省略して段階８でマルチ
プレクサの駆動を一定時間中断し、その後に段階
９に抜ける。この場合、記憶動作の省略により、
メイン・メモリRAM中のデータは、マルチプレ
クサ・ユニツト１_iに関する前回の取込みデータ
がそのまま残る。

データＸとＹが一致しているということは、
AD変換の前後において、どのマルチプレクサ・
ユニツト１₁〜１_nも着脱状態に変化がなかつたこ
とを意味するから、取込んだデータは正規のデー
タとしてメイン・メモリRAMに記憶してよい。
しかし、データＸとＹが不一致のときは、第２図
後半のように、AD変換の動作中にマルチプレク
サ・ユニツト１₁〜１_nのうちのどれか（例えば１
_２）が着脱されたことを意味し、その常閉接点を
通じて混入する信号により、入力データは正規で
ないものとなつている可能性があるので、この場
合の取込みデータは無視し、代わりに前回データ
の記憶値を再利用する。マルチプレクシングの速
度は、入力信号の変化速度に比らべて十分高速な
ので、このようにしても問題はない。また、マル
チプレクサ・ユニツトが着脱されると、電源の負
荷が変動して、それに基づく電源電圧の変動によ
り、他のマルチプレクサ・ユニツトの正常動作が
保証されないことになりうるので、その間は、マ
ルチプレクサ・ユニツトの駆動を中断して、電源
電圧の整定を待つ。

このような動作が行われるので、どのマルチプ
レクサ・ユニツトでも、他に悪影響をおよぼすこ
となく、オンラインでメインテナンスが行える。

【図面の簡単な説明】

第１図は、本考案実施例の概念的構成図、第２
図、および第３図は第１図の装置の動作説明図で
ある。１₁〜１_n……マルチプレクサ・ユニツト、
RESP₁〜RESP_n……応答回路、２……測定回路、
Ａ……差動増幅器、ADC……アナログ・デイジ
タル変換器、CPU……プロセツサ、ROM……コ
ントロール・メモリ、RAM……メイン・メモ
リ、Ｉ／Ｏ……入出力装置。

Claims

【実用新案登録請求の範囲】

それぞれ所定数の入力チヤネルを有する複数の
マルチプレクサ・ユニツトと、これらマルチプレ
クサ・ユニツトを制御しそれを通じて多点のアナ
ログ信号を順番に取込みデイジタル信号に変換し
て記憶する測定回路とを有する多点アナログ信号
入力装置において、測定回路から各マルチプレク
サ・ユニツトにそれぞれ個別に制御信号を伝える
複数の制御信号線、各マルチプレクサ・ユニツト
内において前記制御信号線を二値信号の一方に相
当する電位点に接続する第１の抵抗、各マルチプ
レクサ・ユニツトの外において前記複数の制御信
号線を二値信号の他方に相当する電位点にそれぞ
れ接続する複数の抵抗であつてそのおのおのの値
は前記第１の抵抗の値より十分大きい第２の抵
抗、および、測定回路内においてその動作を管制
するプロセツサであつて、１つのマルチプレク
サ・ユニツトからのアナログ信号群をデイジタル
信号に変換させるたびその前後において前記複数
の制御信号線の電位の組合せを検知して２つの検
知結果を比較し不一致のときはデイジタル変換値
の記憶動作を省略するプロセツサを設けたことを
特徴とする多点アナログ信号測定装置。