JPH02148789A - 電子回路基板 - Google Patents

電子回路基板

Info

Publication number
JPH02148789A
JPH02148789A JP1035206A JP3520689A JPH02148789A JP H02148789 A JPH02148789 A JP H02148789A JP 1035206 A JP1035206 A JP 1035206A JP 3520689 A JP3520689 A JP 3520689A JP H02148789 A JPH02148789 A JP H02148789A
Authority
JP
Japan
Prior art keywords
metal
ceramic
substrate
polymer
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1035206A
Other languages
English (en)
Other versions
JPH0563106B2 (ja
Inventor
Arnold Ivan Baise
アーノルド・イーヴアン・ベイーズ
Jon Alfred Casey
ジヨン・アルフレツド・ケイスイ
David Richard Clarke
デヴイド・リチヤード・クラーク
Renuka S Divakaruni
レヌカ・シヤストリイ・デイバカーニイ
Werner E Dunkel
ワーナー・アーネスト・ダンケル
James N Humenik
ジエームズ・ノエル・ヒユームニイツク
Steven M Kandetzke
ステイブン・マイケル・カンデツケ
Daniel P Kirby
ダニエル・パトリツク・ケービイ
John Ulrich Knickerbocker
ジヨン・ウルリツチ・ニツカーボツカー
Amy Trestman Matts
アミイ・トリイトマン・マツツ
Mark A Takacs
マーク・アンソニイ・タカクス
Lovell B Wiggins
ロベル・ベリイ・ウイジンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02148789A publication Critical patent/JPH02148789A/ja
Publication of JPH0563106B2 publication Critical patent/JPH0563106B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/46Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with organic materials
    • C04B41/48Macromolecular compounds
    • C04B41/488Other macromolecular compounds obtained otherwise than by reactions only involving unsaturated carbon-to-carbon bonds
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/46Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with organic materials
    • C04B41/49Compounds having one or more carbon-to-metal or carbon-to-silicon linkages ; Organo-clay compounds; Organo-silicates, i.e. ortho- or polysilicic acid esters ; Organo-phosphorus compounds; Organo-inorganic complexes
    • C04B41/4905Compounds having one or more carbon-to-metal or carbon-to-silicon linkages ; Organo-clay compounds; Organo-silicates, i.e. ortho- or polysilicic acid esters ; Organo-phosphorus compounds; Organo-inorganic complexes containing silicon
    • C04B41/495Compounds having one or more carbon-to-metal or carbon-to-silicon linkages ; Organo-clay compounds; Organo-silicates, i.e. ortho- or polysilicic acid esters ; Organo-phosphorus compounds; Organo-inorganic complexes containing silicon applied to the substrate as oligomers or polymers
    • C04B41/4961Polyorganosiloxanes, i.e. polymers with a Si-O-Si-O-chain; "silicones"
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00663Uses not provided for elsewhere in C04B2111/00 as filling material for cavities or the like
    • C04B2111/00672Pointing or jointing materials
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147Sealing or impregnating, e.g. of pores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Inorganic Insulating Materials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明はマイクロエレクトロニクスの分野、具体的には
半導体装置のパンケージンクに関する。
B、従来技術 コンピュータに応用するためのマイクロエレクトロニク
スの製造分野では、より高速な部品への要求が高まって
いる・。半導体装置自体はより高速になっているが、処
理時間の半分は相互接続と電子分配回路で費されている
。従って電子パッケージ中の遅延は装置の速度と同じく
全体のパホーマンス時間にとって重要である。さらに、
部品の信頼性と寿命も問題とすべき重要な点である。さ
らに部品パッケージ全体の中で使用される異なる材料に
よって与えられる物理的条件及び制約にも留意しなくて
はならない。半導体パッケージに望まれる性質にはこれ
に接続される装置の熱膨張係数に関する両立性、及び低
い誘電率で高い絶縁性の材料と高い導電性の内部導線と
の組合せ体中の熱膨張係数の両立性である。さらに望ま
しい物理的性質には高強度、靭性及び処理中の特徴部分
の歪が最小であることが含まれる。現在のパッケージン
グ技術は、モリブデンの線及びバイアを有するアルミナ
基板のような1両立可能な金属と絶縁材料に依存してい
る。
金属の条件には、良好な導電性及びセラミック・パッケ
ージを製造するのに必要な処理温度での熱的安定性が含
まれる。
比較的熱膨張係数の低い高絶縁性の材料と熱膨張係数の
高い良好な導線の組合せは高温処理中の材料中に大きな
応力を発生する。この結果絶縁材料にはひび割れが発生
する。さらに処理が続けられる場合は、溶剤がパッケー
ジ中のひび割れに浸透し5信頼性に関する問題を生ずる
ひび割れの問題に対する1つの提案されている解決法は
1972年11月発行のIBMテクニカル・ディスクロ
ージャ・ブレティン(Technica 1Discl
osure Bulletin)第15巻、第6号、第
1974頁に開示されているように、基板を無機シーリ
ング層で覆う方法である。他の論文はセラミックを無機
絶縁層で覆ってひび割れを充填し、その後セラミックの
表面迄余分な絶縁層を機械的に除去する方法を開示して
いる(IBMテクニカル・ディスクロージャ・プルティ
ン(TechnicalDisclosure Bul
letin)第16巻、第2号、第624頁参照)。し
かしながら、ひび割れの問題に対して提案されている上
記解決法は基板と金属間の不適合が依然存在するという
事実、さらに装置の結合のようなその後に行われる処理
段階中に受ける温度の上昇下降によってさらにひび割れ
が生ずる可能性が十分あるという事実には向けられてい
ない。シーリング層被覆方法を使用すると、熱的膨張係
数の不一致が基板とシーリング層間にもみられ、シーリ
ング層自体がひび割れを生じやすく、溶剤を浸透しやす
くする。さらに十分に焼結された本体とその後に付着さ
れるガラスの上層間には剥離の問題が生ずる。シーリン
グのために完全な上層を使用する時は、上層をエッチし
、スクリーンニングによって下の金属層と接続する金属
バイアを形成しなくてはならない。このエツチング過程
は基板の領域を、悪影響を与える溶剤及び条件にさらす
。これ等のバイアにその後金属を付着しても連続性、従
って導電性は保証されない。
従って、金属化されたシーリング層が膨張又は剥離する
時は、金属コンタクト領域に開孔を設ける場合に剥離の
問題が複雑になる。
関連する材料の熱膨張係数(TCE)を一致させること
によって、上述の不一致の問題を解決する試みがなされ
た。しかしながら、絶縁材料の誘電率及び金属部分の導
電性といった、他の同様に望ましい特性に関して犠牲が
伴う。
隣接する材料の付着を促進する方法もTCEの不一致の
問題に対処する他の方法である。特開昭60−0965
86号に開示されている一つの方法は接触表面積を増大
することによって隣接する材料の付着力を増大している
。しかしながら、材料の付着を良くしてもひび割れを防
ぐことはできない。むしろ、これ等の材料の付着を良く
すると、ひび割れの原因となる応力が付着した材料の境
界を越えて金属の特徴部分間に存在するセラミックの本
体に伝搬する。
さらに他の方法は、1986年8月1日出願の米国特許
出願第892687号に開示されているように、セラミ
ックのひび割れ抵抗性即ち靭性を増大するための一般に
知られた技術を使用してセラミックの機械的一体性を増
強するものである。
靭性増強方法は有効であるが、靭性増強剤を含ませるこ
とによってセラミックの誘電性が悪影響を受ける。
他方理想的な誘電性を追求すると、基板の機械的一体性
とその熱的性質が犠牲になる。装置の基板の誘電率Kを
調整してキャパシタンスを減少し、関連する金属層を通
る伝搬速度を増大する方法は数多くある。IBMテクニ
カル・ディスクロージャ、ブレティン(Technic
al Disclosure Bulletin)第2
0巻、第12号、第5174頁(1978年5月発行)
はスペーサを置いて、多層モジュールのためのガラスの
誘電体と直列にされた、誘電体として空気(K=1)の
層を与えている。他の方法はガラスもしくはセラミック
誘電体自体中に空気を介在させるものである。この方法
は低い誘電率の基板材料として制御された量の微小なボ
イドを有する泡状のガラスを与えるものであり、IBM
テクニカル・ディスクロージャ・ブレティン(Tech
nical Disclosure Bulletin
)第14巻、第9号、第2581号(1972年2月)
に開示されている。さらに他の刊行物である特開昭59
−111345号は中空の球状の粉末を生のセラミック
・スリシー中に分散させる方法を開示している。上述の
技術は空気を充填した、非浸透性のセラミック・ボイド
を開示している。このようにして形成される基板は低い
誘電率の材料としては適しているが、装置の接続の際の
熱的応力及び張力に耐えることはできない。さらに、形
成された球は熱的膨張の不一致の結果としてひび割れを
生じやすい。しかしながら、ひび割れがない場合でも、
ボイド/球の間隙には処理溶剤が浸透しやすい。
C0発明が解決しようとする問題点 本発明の目的は、装置を取付けるための、誘電率の低い
、非浸透性の基板を与えることにある。
本発明に従えば、誘電率の低い絶縁材料及び導電率の高
い内部金属体より成り、熱、膨張の不一致の影響を受け
ない基板が与えられる。
本発明に従えば、電子パッケージング基板に組込まれ、
関連材料間に柔軟性の密封リンクを与える材料が与えら
れる。
本発明に従えば、基板構造体中に均一な、充填可能なボ
イドを与える方法が与えられる。絶縁材料と金属材料は
このボイド中に導入される柔軟性の密封リンク剤によっ
て結合される。
D0問題点を解決するための手段 本発明は、基本的にいえば、開孔を有する絶縁基体と、
この開孔に設けられた金属体とを有する電子回路基板に
おいて、この基板構造内にポリマー材料を含浸させるこ
とにより、基板と金属体の熱膨張率の差によるひび割れ
に基づく、溶剤浸透などによる特性劣化の問題を解決す
ることを意図するものである。これは、ひび割れそのも
のを起こりに<<シて密封性即ち非浸透性を維持するこ
とによって、又はひび割れを補修してひび割れを封止す
ることにより非浸透性を与えると共にその後のひび割れ
を起こりにくくすることによって行なうことができる。
ひび割れそのものを起こりに<<シて非浸透性を維持す
るための手段としては、金属体全体をポリマー材料浸透
可能な多孔質にしてポリマー材料を含浸させるか、金属
体の周囲部に、多孔質の金属あるいは均一なギャップを
与える空所領域よりなるポリマー材料浸透可能な柱環状
部分を設けて、この柱環状部分にポリマー材料を含浸さ
せる方式、又はセラミック基板の少なくとも表面部分を
ポリマー材料浸透可能な多孔質にして、この多孔質部分
にポリマー材料を含浸させる方式、もしくはこれらの2
つの方式を組合せる方式がある。このように、金属体そ
のものに、あるいはその周囲に、又はセラミック基板に
ポリマーを含浸させることにより、基板と金属体の熱膨
張率の差による応力を、金属体で、あるいは金属体と基
板との界面領域で、又は基板で吸収ないしは分散させる
ことができるから、ひび割れを起こりに<<シ、密封性
即ち非浸透性を維持することができ、従ってひび割れに
起因する、溶剤浸透などによる劣化を根本的に解決する
ことができる。
ひび割れ発生後に劣化を防止する手段としては、ポリマ
ー材料浸透可能なひび割れを有するセラミツク基板にポ
リマー材料を含浸させ、ひび割れを密封することによっ
て行なうことができる。これによれば、基板の非浸透性
を維持することができ。
また含浸されたポリマー材料は応力を吸収ないしは分散
させる働きをすることができるため、その後のひび割れ
の発生を最小に抑えることができる。
E、実施例 上述のように半導体パッケージの最も望ましい性質は低
い誘電率、高い機械的一体性及び良好な熱的安定性であ
る。誘電率及びTCEに必要な値な部分的には取付けら
れる半導体装置の製造に使用される材料、一般にシリコ
ンもしくはガリウム・アーセナイドの値もしくは性質に
よって決定される。基板と装置の熱膨張係数の一致によ
って、相互接続部の熱的に誘導される疲労による故障が
除去され、部品の寿命及び信頼性が増大する。同じく関
連する材料の誘電率を一致させて、有害なキャパシタン
ス効果を除去することが望ましい。絶縁性のパッケージ
材料の低い誘電率によって内部金属層中の伝搬速度が増
大する。このことは遅延がパッケージの誘電率の平方根
に比例することから明らかである。工業界ではシリコン
と類似の熱膨張係数を有し、モリブデンと両立可能なア
ルミナ基板を使用している。しかしながら、使用される
特定の材料にかNわらず、第2図の絶縁材料11と開孔
内の金属12との間には熱膨張の不一致がある。もし絶
縁体/金属のパッケージが処理中に熱サイクルを受ける
と、熱膨張係数の不一致はセラミック中にひび割れ13
を生ずる。セラミックの表面に向って開かれたひび割れ
は基板を処理溶液及び処理雰囲気に浸透しやすくし、そ
の存在はパッケージを破壊しない迄も、その完全性をそ
こねる。上述のように、浸透性の問題に対する従来の解
決方法は十分でないか、又は製品の全体的特性を劣化す
る別の問題を生じた。第3図はセラミック11の金属2
2への付着力を増大する方法を示している。番号23で
示したように、セラミックのひび割れは依然生じている
。増強されたセラミックー金属結合部24の部分にはひ
び割れはないが、この部分は熱サイクル中に最大の張力
を受ける場所である。セラミックー金属結合部自体は割
れないが、熱膨張の不一致によって周囲のセラミックは
過大な応力を受ける。この応力は結合部から離れた個所
でセラミックにひび割れを与え、これ等のひび割れは番
号23で示したように基板の表面に向って成長する。従
って、TCEを一致させること、もしくはTCEの不一
致及びこれから生ずる応力を補償することによってこの
問題を解決することが必要である。本発明はこれ等の問
題を解決する。本発明はパッケージングの分野でみられ
るTCE及びKの非両立性の問題が解消された低・誘電
率の復号構造体及びその製造方法を与える。
本発明は今日の半導体パッケージング分野でみられる、
TCEの両立しないパッケージング材料間に柔軟なリン
クの形の救済手段を与えるものである。従来の技術の項
で説明したように、熱サイクル中に生じた応力によって
発生したひび割れを充填する従来の方法は存在する。し
かしながら救済のための材料は、おそらく絶縁材料と同
じ熱的性質を有するガラスもしくは他の無機絶縁体であ
る。従って新らしいひび割れの可能性があるが、この問
題は解決されていない。必要とされるのは、バルク圧縮
性もしくは類似の機械的性質を有する柔軟な充填材料を
使用して応力を吸収するか、応力をセラミックから離れ
たところに転移できる構造体である。本明細書で提案さ
れている方法はセラミック・パッケージの高温処理中に
発生されるギャップもしくはひび割れを充填するための
温度安定なポリマー材料の使用である。具体的には、ポ
リマー充填材料は充填材料を注入した後のパッケージの
処理中の温度で安定でなければならない。
米国特許第3770529号、第4234367号及び
第4301324号に開示されているパンケージ処理に
従えば、セラミック、ガラス−セラミックもしくはアル
ミナのグリーンシートが注型により形成され、パターン
に従って金属化される。金属化されたグリーンシートは
次に積重ねられて非常に高温で焼結される。上述のIB
Mテクニカル・ディスクロージャ・プレティンに開示さ
れているように、第2図のセラミック中にひび割れ13
が生ずるのは、この焼結段階に関連する加熱と冷却であ
る。デバイス結合のような焼結後の処理段階でもさらに
高温を使用する場合があるので、さらにひび割れが促さ
れ、もしくはすでに存在するひび割れが広がる可能性が
あり、又処理溶剤を使用する時は基板中のひび割れに浸
透してその後の処理をさまたげる。捕獲された溶剤は又
完成したパッケージの機能をそこねる。従って焼結の直
後にひび割れを充填するのが最も好ましい。
第4図はひび割れ充填段階後の第2図の基板を示す。ひ
び割れ33はポリマー材料35で充填されている。すべ
ての露出個所が充填されることを保証するために、ポリ
マーはスクリーニング、真空もしくは類似の含浸方法に
よって基板中に導入される。ポリマーを基板中に導入す
る方法そのものは本発明の重要な部分ではなく、この分
野の通常の技術を有する者は、溶融フロー、毛細管現象
による液浸含浸、排気して含浸させる真空含浸、蒸気気
相移動による充填及び射出成形による充填以外にも所望
の結果を得る方法を見出すことができるであろう。充填
材料の有する望ましい性質は金属32及び基板材料31
に対する優れた付着力、高温及び酸化に対する安定性、
及び良好な耐湿性を含む。適切な材料には熱的に安定な
シラン、シロキサン、シラザン、オルガノシロキサンの
ようなシリコンを含むポリマー、並びにポリイミド、エ
ポキシ及びビスマールイミドが含まれる。明らかに、真
空含浸、液浸含浸、溶融フローもしくは射出成形のため
の所要温度でポリマー材料は十分に流体であって、ボイ
ド、亀裂、微孔などに含浸するものであり1次にその場
所での処理、好ましくは熱硬化によって、硬化できるも
のでなければならない。たとえば、第5図を参照すると
明らかなように、適切な溶媒中に含まれているBTDA
−APR誘導ポリイミドのような溶液の温度安定なポリ
マーを導入して、ひび割れ33を充填することができる
。次にこの構造体は一般に知られているポリマーの処理
条件に従って、125−165℃間の温度で加熱され、
溶媒が駆逐され、その場でポリマーが硬化もしくはイミ
ド化される。溶媒系を使用する時は、溶媒を駆逐する段
階で体積の減少がみられる。もし硬化したポリマーの残
りの体積で基板の露出表面37を十分ふさぎ、所望の密
封性が得られる時は、さらに処理は必要とされない。硬
化したポリマー35の3次元マトリックス内に真空のボ
イドがあると、熱サイクル中に発生した引張り応力を吸
収できる。しかしながら。
最初の硬化の完了の時点で基板の表面が完全に密封され
ていないならば、第6図に示したように、より完全な充
填が達成される迄、真空含浸、溶媒除去及びポリマーの
硬化段階で繰返される。セラミック中のボイドが完全に
、即ち稠密にポリマーで充填される時も、ポリマーは依
然セラミック31中の応力を減少するよう働く。具体的
に説明すると、ポリマー中の真空ボイドがバルク圧縮性
を与える上述の機構に代って、二\では稠密なポリマー
自体35が応力を吸収し、その優れた機械/弾性特性に
よって、応力のx−y成分をポリマー単独の膨張に変換
する。たとえばポリマーがZ方向に連続していて、第6
図の基板の表面37に達している時は、応力のx −y
成分は2方向に転換されて障害のない表面にポリマーが
突き出て効果的にセラミック中の応力を減少する。コー
ジライト及び銅系に厚膜で適用される充填系の一例はn
−ブチル・アセテート中に1:1の比で1,1ポリジメ
チルシラザンを含むシリコン含有系である。
厚膜はN2中で500℃の温度でベークした後、アモル
ファスのガラス状の、基板に優れた付着力を示す膜にな
り、熱サイクルによってもひび割れはみられなかった。
セラミック中のボイドは溶媒を使用する系を使用した繰
返し充填及び硬化段階によって充填できるだけでなく、
ポリマーの直接導入によっても充填できる。導入は溶媒
が硬化時に溶質と反応して、はとんどもしくは全く体積
が減少しない系を使用するか、純粋な気体もしくは液体
として導入でき、その後その場で硬化できるポリマーを
与えることによって達成される。この場合も充填材料は
、高い熱及び酸化安定性並びにセラミック及び金属への
良好な付着性を含む望ましい性質を持っていなければな
らない。ポリマーのバルクは表面の雰囲気にさらされな
いので、充填材料の他の望ましい性質には、特定の雰囲
気にさらす必要なく硬化できることが含まれる。充填材
料が最も細かい裂は目に浸透できるためには比較的低い
粘性及び低い表面張力を有する材料を使用することが望
ましい。
充填材料は熱的安定性だけでなく、その後のパッケージ
製造段階で使用される可能性のある任意の処理溶剤に不
活性でなければならない。勿論低TCE、低誘電率の材
料を使用することが好ましい。
適用可能なポリマー材料の大部分のTCEは通常パンケ
ージングの応用に使用されている誘電材料もしくは内部
金属のいずれのTCEよりも高い。
しかしながらこれ等のポリマーは必要とされる機械的性
質を有するので、充填材料は膨張する絶縁材料及び金属
によって加えられる応力と一緒に、それ自身の応力を効
果的に消散し、この結果、パッケージ中の応力を減少す
る。適切なポリマーはエポキシ、ポリイミド、ビスマー
ルイミド及びアセチレンのような有機ポリマーだけでな
く、シラン、シラザン及びシロキサンのような無機物及
びシリコーンのようなオルガノシロキサンを含む。
一般に、線形ポリマーはその後の熱サイクルの際にその
完全性を保持できない。好ましいシリコン含有ポリマー
は従って、硬化によって交差結合し、チップ接続及び関
連処理中に受ける熱サイクル時に解重合しないセスキシ
ロキサンもしくはシラザンである。
云うまでもなく、製造の通常の過程で、セラミック中に
発生するひび割れは一様でなく、直線的でもない。ひび
割れが真直ぐに基板の表面迄つながっていない場合でも
、真空含浸技術によってひび割れを充填することが可能
である。しかしながら、高いTCEのポリマーで完全に
充填された、セラミックの内部の包囲されたひび割れは
セラミック中の応力を解放できない。むしろ、膨張に会
うと、自由な表面がないので、ポリマーが応力を他に伝
えようとする時に応力が強められる。理想的な基板は第
1図(A)乃至第1図(C)に示した。セラミック61
と開孔内の金属62との間に均一なギャップ即ち浸透性
のある柱環状ボイド(空所)63が形成されたものであ
る。この均一なギャップによって材料は破壊強度の弱い
セラミック中の応力を強めることなく膨張できる。上述
の技法もしくはより伝統的な流体を流す技法によって均
一なギャップをポリマーで充填することによって、基板
の材料を結合し、露出表面を密封して熱膨張による応力
を吸収するバルク圧縮性材料を与え、応力を転換する弾
性材料を与えることができる。このような均一なギャッ
プを有する基板の1つの製造方法としては、金属部分を
穿孔されたグリーンシートに設ける時に2重スクリーニ
ング技術を使用する方法がある。具体的にいうと、穿孔
後に、最初のスクリーニングが行われて第1図(A)の
貫通孔67の表面が″不堅牢ペースト即ち一時的ペース
ト″64で覆われる。被覆層を乾燥した後に、金属62
が貫通孔中の残されたボイド空間にスクリーニングされ
て第1図(A)に示した構造が与えられる。次に基板は
一般に知られた技法に従って焼結される。不堅牢ペース
ト64はスクリーニング過程中に構造用フレームを与え
、焼結段階中に、好ましくは金属が焼結されセラミック
が稠密にされる温度よりも高い温度で焼却するものが選
択される。この目的のためのペーストの例は米国特許第
4301324号及び第4234367号に開示されて
いる、スクリーニングのために貫通孔の壁を覆い、結合
剤の焼除温度で構造上の完全性を保持し、焼結中に焼却
するテレフタール酸である。結果の構造は第1図(B)
に示したように、セラミックの貫通孔の中に立っている
完全に焼結合された金属である。次に基板に充填が行わ
れ、これによって適切なポリマーが第1図(C)に示し
たように均一なギャップ中に含浸される。この工程の他
の実施例では、最初のスクリーニングで、焼結後に金属
のまわりに多孔性の往還を残す被覆材料が与えられる。
この代替材料は焼結段階に耐える構造上及び熱的な完全
性を与えるものでなければならず、又焼結によって多孔
質になり、そしてTCEの不一致に関して望ましい機械
的性質を与えるようにポリマーを充填できるものでなけ
ればならない。被覆材料は又関連する材料の付着を促進
し、関連する材料の導電性もしくは絶縁性を劣化しない
ものでなければならない。このような被覆材料の例は貫
通孔自体に使用されるものと同じ金属の金属ペースト及
び焼結抑制剤を含む往還であり、焼結段階中はペースト
は焼結しないで、純粋な金属の貫通体のまわりにボア(
細孔)を有する多孔性の充填可能な金属柱環として残さ
れるものである。高い導電性の貫通体構造の例は純粋な
銅の中心貫通体と銅+アルミナの往還材料より成るもの
である。この往還材料は焼結せず、多孔性で充填可能な
性質を持つ。
さらに、このような往還材料は銅の貫通体と酸化物セラ
ミックとの間の付着を促進し、従って浸透性が低くなり
、充填材料の含浸を必要とする部分が少なくなる。
均一な充填可能なギャップ又は金属化されていない貫通
孔あるいは溝を金属貫通孔とは別の位置に基板中に与え
ることもできよう。障害のない露出表面を有し、適切な
ポリマーで充填されたボイドはTCEの不一致による応
力を解放しなければならない。しかしながら、製造段階
を容易にするためには均一な、充填可能なギャップを金
属の貫通孔と整列して与えることが最も好ましいと考え
られる。さらにポリマーは、関連する材料間に存在する
時は、関連する材料間の付着を促進する。
介在するポリマーは導体と隣接する有効な絶縁手段とな
る。たとえばポリイミドは、2.5乃至3゜Oの誘電率
を有する。さらに、ポリマーと膨張する材料との隣接関
係によってポリマーは付随する応力をより効果的に吸収
し、転換する。もし最大応力点からポリマーが離れてい
る時は、応力がポリマーとセラミックの境界で減少する
前にセラミックの介在する広がり部分にひび割れが発生
する可能性が十分にある。
均一な充填可能ギャップもしくは均一な充填可能多孔性
金属柱環に対する代替技術は全部が多孔性で、充填可能
な貫通材料の使用である。純粋な金属が膨張するとずれ
応力を生じて、ひび割れが生ずるので、この貫通孔を充
填するのに金属ペーストが使用される。具体的には、セ
ラミックもしくはセラミック及びガラスと銅のような導
電性金属との混合物から複合貫通体が形成できる。貫通
体の導電性は付着力及び膨張特性が良くなった分。
わずかにそこなわれる。焼結すると、複合貫通体はセラ
ミックの貫通孔の壁に非常に良好に付着する。焼結した
複合材料は小さな連続した細孔を有するが、」二連の方
法に従ってこの細孔の空所は充填でき、所望の密封性と
柔軟性を与えることができる。さらに、この複合材料は
純粋な金属よりもTCEが低いので、その後の熱処理中
に応力によるひび割れが生ずる機会が少なくなる。充填
材料として、シロキサンは優れた熱及び酸化安定性を有
し、さらに都合の良い粘性及び表面張力を有するので微
細な空所にも浸透させることができる。
導電性のポリマーをすき間に導入して、貫通部の密封性
及び柔軟なリンクだけでなく導電性を増強することも出
来る。
実施例 サンプルの基板が次の手順に従って製造された。
結晶化可能なガラス、結合剤及び溶媒のスラリーが混合
され、注型されてグリーンシートにされた。
グリーンシートを乾燥して穿孔してパターン化し、純粋
な金属もしくは金属ペーストで金属化された。
結晶化可能なガラス・セラミックとともに使用する場合
は低温度で焼結される高導電性の金属が使用できる。適
切な金属の例は金、銀、銅、白金及びパラジウムもしく
はその合金を含む。コージライトをベースとする系の場
合には、銅をベースとする金属が2重スクリーニング段
階で貫通孔のパターン中にスクリーニングされた。銅及
びアルミナより成る第1の、即ち往還用ペーストが貫通
孔の内壁に付着された。次に純粋な銅が貫通孔の中心部
に導入された。シートを積層した後、この部品を炉中に
入れて、米国特許第4234367号の技術に従って加
熱処理した。この段階中に銅は焼結し、ガラス−セラミ
ックは稠密になり、結晶になったが、往還用ペースト中
の銅の焼結は抑制され、多孔性のまへであった。冷却し
た後、加熱処理した基板に、高温耐性を有するBTDA
−APB誘導ポリイミドを真空含浸して、往還部の多く
の孔及び生じている可能性のあるセラミック本体のひび
割れを充填した。次にこの部品を125乃至165℃の
温度で加熱して、ポリマーをイミド化した。
本発明は、ポリマー材料を散発的に又は部分的に充填す
るのでなく、完全に含浸をさせる多層基板と共に実施す
ることもできる。基板全体は金属付着セラミックとポリ
マーの複合体である。このような複合基板は、焼結した
金属パターンを有する。骨格となるセラミック構造体を
製造し、構造体全体にポリマーを含浸させることによっ
て得られる。骨格となるセラミック構造体は、アルミナ
、ボロシリケートもしくは他のガラス、シリコンそのも
の、もしくはグリーンシートにすることができる他の適
切な材料のようなセラミックを用い、これを、関連する
金属を焼結するのに十分な温度で部分的にもしくは完全
に焼結して、連続した浸透可能な相互接続網状組織にし
、これを半導体ノ(ツケージングの応用に好都合な誘電
特性を与えるポリマー材料で充填することによって製造
できる。
例えば、アルミナを絶縁材料として使用する基板は最初
は、一般に知られた技術を使用して製造できる。即ち、
初期の処理段階は前に使用されていたものと同じである
(米国特許第3770529号参照)。たとえば、溶媒
及び結合剤を含むアルミナのスラリーが標準の処理に従
って混合され、注型され、乾燥される。次にグリーンシ
ートが穿孔され、一般に知られているように金属がスク
リーンされる。現在使用されている従来の製造技術との
一つの大きな相異点は、熱処理のひび割れもしくはずれ
応力の心配なく純粋な金属が使用できる点にある。それ
はアルミナが完全に稠密にならないからである。さらに
、この工程では基板が、最大の焼結温度にさらされない
ので、低融点の、より高導電性の金属が使用できる。積
層後基板は適切な雰囲気を有する炉中に置かれ、温度が
選択された金属を焼結する温度迄上昇される。銅を使用
する時は、非酸化環境が望ましく、焼結温度は900乃
至950℃の範囲にあり、この温度では基板の無機アル
ミナ粒子は互に連接するが稠密にはならない。結果の基
板は完全に焼結した金属パターンのまわりのセラミック
中に連続した浸透性の多くのボア(細孔)を有する部分
的に稠密になった多層基板である。次に基板全体は含浸
工程を受け、これによってBTDA−APBポリイミド
もしくはビスマールイミドのような柔軟な材料が導入さ
れる。
基板全体が充填される実施例では、貫通孔は純粋な金属
で充填する必要はなく、改良された熱的及び付着特性を
有する複合材料で形成することもできる。貫通孔に先に
述べたような複合組成を使用する時は2回の含浸段階に
よって、基板を第1のポリマー材料で充填し、その後複
合貫通体の空所を第2の非導電性もしくは導電性のポリ
マーで充填する。複合貫通体中の空所は基板中のものよ
りも小さい。従って第1の含浸段階で基板を充填するた
めには貫通体の微細な空所を充填しない大きな表面張力
を有するポリマーが選択される。貫通体中に残された空
所は低い表面張力の導電性のポリマーで充填できる。
上述の方法及び構造はボード即ち基板全体もしくはその
一部に使用される。多層セラミック構造の場合は基板の
表面にある浸透性を密封によってなくすることが必要で
ある。従って基板の外側の表面に本発明の概念を適用す
ることだけが必要である。たとえば多層セラミック基板
は米国特許第4301324号に従ってガラス−セラミ
ック組成から製造される。グリーンシートが注型され、
穿孔されて純粋を銅もしくは銅をベースとする金属で充
填される。基板の上下の表面に当る外側の表面は焼結抑
制剤を加えた、同じガラス−セラミック組成で形成され
る。上記米国特許第4301324号に開示されている
タイプのガラス−セラミック組成のための適切な焼結抑
制剤の例は窒化シリコン、溶融ケイ酸、ムライト、アル
ミナ及び予じめ結晶化したコージライトである。ガラス
−セラミック及び焼結抑制剤より成る金属加工されたグ
リーンシートを次にバルクの多層セラミック本体の上下
の表面に積層する。この積層体を一般に知られている技
術(米国特許第4234367号及び第4504339
号)に従って965℃の温度で焼成する。この温度でバ
ルクのガラス−セラミックは稠密になり、結晶化し、金
属もしくは金属をベースとする導電体が焼結する。表面
層にある金属は同時に焼結してバルクの金属になるが、
表面のセラミックは焼結しない。表面のセラミックは多
孔性のま\残され、連続した浸透性の網状組織を形成し
ている。次に上述のようにして、上述のビスマールイミ
ドのような適切な充填材料が含浸される。
F0発明の効果 本発明によれば、基板の密封性即ち非浸透性を維持し、
そして基板と金属体の熱膨張率の差によるひび割れの発
生を最小に抑えることができるため、ひび割れへの溶剤
浸透などによる基板劣化の問題を最小にすることができ
る。
【図面の簡単な説明】
第1図(A)、(B)及び(C)は本発明の一実施例に
従ってセラミック基板に貫通金属を形成する段階を示す
図である。 第2図は焼結セラミック基板のひび割れを示す図である
。 第3図はセラミック基板のひび割れの他の例を示した図
である。 第4図はセラミック中のひび割れをポリマーで充填した
ところを示す図である。 第5図は1回のポリマー充填段階後の構造の拡大図であ
る。 第6図は数回のポリマー充填段階後の構造の拡大図であ
る。 11・・・絶縁材料(セラミック)、12・・・金属、
13・・・ひび割れ、22・・・金属、23・・・ひび
割れ、24・・・ボンド、31・・・セラミック、32
・・・金属、33・・・ひび割れ、35・・・ポリマー
材料、37・・・表面。 61・・・セラミック、62・・・金属、63・・・ギ
ャップ、64・・・不堅牢ペースト、65・・・含浸ギ
ャップ。 第2図 (B) (C) ネ発 1月 の 災方鍾イ御」 第1図 第5E 第6図

Claims (6)

    【特許請求の範囲】
  1. (1)開孔を有する絶縁基体と、前記開孔に設けられた
    金属体とを有し、前記基体、前記金属体、及び前記金属
    体と基体との間の領域の少なくとも1つがポリマー材料
    浸透可能であり、この浸透可能な部分にポリマー材料が
    含浸されていることを特徴とする電子回路基板。
  2. (2)特許請求の範囲第1項において、前記基体がセラ
    ミック基体であり、このセラミックの基体の少なくとも
    表面部分がポリマー材料浸透可能な多孔質に形成されて
    おり、この多孔質部分にポリマー材料が含浸されている
    ことを特徴とする電子回路基板。
  3. (3)開孔を有する絶縁基体と、前記開孔に設けられた
    金属体とを有し、前記金属体がポリマー材料浸透可能な
    柱環部分で取囲まれた非多孔質の金属からなり、前記柱
    環部分にポリマー材料が含浸されていることを特徴とす
    る電子回路基板。
  4. (4)特許請求の範囲第2項において、前記柱環部分が
    前記非多孔質の金属部分と前記開孔の内壁との間に均一
    なギャップを与える柱環状空所であり、この柱環状空所
    に前記ポリマー材料が含浸されていることを特徴とする
    電子回路基板。
  5. (5)特許請求の範囲第2項において、前記柱環部分が
    多孔質の柱環状金属であり、この柱環状金属の多孔質空
    所が前記ポリマー材料で含浸されていることを特徴とす
    る電子回路基板。
  6. (6)開孔を有する絶縁基体と、前記開孔に設けられた
    金属体とを有し、前記金属体がポリマー材料浸透可能な
    多孔質の金属からなり、この金属の多孔質空所がポリマ
    ー材料で含浸されていることを特徴とする電子回路基板
JP1035206A 1988-03-11 1989-02-16 電子回路基板 Granted JPH02148789A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16760688A 1988-03-11 1988-03-11
US167606 1988-03-11

Publications (2)

Publication Number Publication Date
JPH02148789A true JPH02148789A (ja) 1990-06-07
JPH0563106B2 JPH0563106B2 (ja) 1993-09-09

Family

ID=22608039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1035206A Granted JPH02148789A (ja) 1988-03-11 1989-02-16 電子回路基板

Country Status (5)

Country Link
US (2) US5135595A (ja)
EP (1) EP0332561B1 (ja)
JP (1) JPH02148789A (ja)
CA (1) CA1308817C (ja)
DE (1) DE68923717T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020166186A1 (ja) * 2019-02-14 2020-08-20 Agc株式会社 発光素子用基板およびその製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2787953B2 (ja) * 1989-08-03 1998-08-20 イビデン株式会社 電子回路基板
JPH03177376A (ja) * 1989-12-04 1991-08-01 Japan Gore Tex Inc セラミック基板
DE4100145A1 (de) * 1990-01-10 1991-07-11 Murata Manufacturing Co Substrat fuer die montage von integrierten schaltkreisen und es umfassendes elektronisches bauteil
JPH06105836B2 (ja) * 1990-10-05 1994-12-21 富士通株式会社 薄膜多層基板の製造方法
US5283104A (en) * 1991-03-20 1994-02-01 International Business Machines Corporation Via paste compositions and use thereof to form conductive vias in circuitized ceramic substrates
US5798469A (en) * 1992-12-29 1998-08-25 International Business Machines Corporation Non-sintering controlled pattern formation
KR0179404B1 (ko) * 1993-02-02 1999-05-15 모리시타 요이찌 세라믹기판과 그 제조방법
US5489465A (en) * 1994-06-03 1996-02-06 International Business Machines Corporation Edge seal technology for low dielectric/porous substrate processing
US5534830A (en) * 1995-01-03 1996-07-09 R F Prime Corporation Thick film balanced line structure, and microwave baluns, resonators, mixers, splitters, and filters constructed therefrom
US5745017A (en) * 1995-01-03 1998-04-28 Rf Prime Corporation Thick film construct for quadrature translation of RF signals
US5549925A (en) * 1995-06-07 1996-08-27 Hughes Missile Systems Company Hybrid microcircuit glass-to-metal seal repair process
US6194053B1 (en) * 1998-02-26 2001-02-27 International Business Machines Corporation Apparatus and method fabricating buried and flat metal features
SG114579A1 (en) * 1998-06-05 2005-09-28 Georgia Tech Res Inst Porous insulating compounds and composition for making same
US6528145B1 (en) * 2000-06-29 2003-03-04 International Business Machines Corporation Polymer and ceramic composite electronic substrates
SG103294A1 (en) * 2000-06-29 2004-04-29 Ibm Polymer and ceramic composite electronic substrate
MY128644A (en) 2000-08-31 2007-02-28 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
US6629367B2 (en) 2000-12-06 2003-10-07 Motorola, Inc. Electrically isolated via in a multilayer ceramic package
DE10247409B4 (de) * 2002-10-11 2008-09-25 Robert Bosch Gmbh Keramischer Substratkörper und Verfahren zu dessen Herstellung
US10390647B2 (en) 2004-04-08 2019-08-27 Parallax Group International, Llc Floor matting
DE102005047106B4 (de) 2005-09-30 2009-07-23 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung
JP5104030B2 (ja) * 2007-05-22 2012-12-19 パナソニック株式会社 多層セラミック基板およびその製造方法
CN102893349B (zh) * 2010-05-21 2016-01-20 株式会社村田制作所 陶瓷体及其制造方法
KR101153492B1 (ko) * 2010-08-24 2012-06-11 삼성전기주식회사 프로브 카드용 세라믹 기판 제조 방법 및 프로브 카드용 세라믹 기판
DE102012216101B4 (de) * 2012-09-12 2016-03-24 Festo Ag & Co. Kg Verfahren zum Herstellen einer in einem Substrat integrierten Spule, Verfahren zur Herstellung einer mehrschichtigen Leiterplatte und elektronisches Gerät
DE102013204337A1 (de) * 2013-03-13 2014-09-18 Siemens Aktiengesellschaft Trägerbauteil mit einem Halbleiter-Substrat für elektronische Bauelemente und Verfahren zu dessen Herstellung
KR102262902B1 (ko) * 2019-08-23 2021-06-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700538A (en) * 1970-09-10 1972-10-24 Nasa Polyimide resin-fiberglass cloth laminates for printed circuit boards
US3829356A (en) * 1971-04-16 1974-08-13 Nl Industries Inc Sintered ceramic bodies with porous portions
US4289719A (en) * 1976-12-10 1981-09-15 International Business Machines Corporation Method of making a multi-layer ceramic substrate
JPS57184296A (en) * 1981-05-09 1982-11-12 Hitachi Ltd Ceramic circuit board
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
EP0193782A3 (en) * 1985-03-04 1987-11-25 Olin Corporation Multi-layer and pin grid arrays
EP0196865B1 (en) * 1985-03-27 1990-09-12 Ibiden Co, Ltd. Electronic circuit substrates
GB8602331D0 (en) * 1986-01-30 1986-03-05 Ici Plc Multilayer systems
US4865875A (en) * 1986-02-28 1989-09-12 Digital Equipment Corporation Micro-electronics devices and methods of manufacturing same
CA1329952C (en) * 1987-04-27 1994-05-31 Yoshihiko Imanaka Multi-layer superconducting circuit substrate and process for manufacturing same
US5011725A (en) * 1987-05-22 1991-04-30 Ceramics Process Systems Corp. Substrates with dense metal vias produced as co-sintered and porous back-filled vias
US4880684A (en) * 1988-03-11 1989-11-14 International Business Machines Corporation Sealing and stress relief layers and use thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020166186A1 (ja) * 2019-02-14 2020-08-20 Agc株式会社 発光素子用基板およびその製造方法

Also Published As

Publication number Publication date
CA1308817C (en) 1992-10-13
US5135595A (en) 1992-08-04
DE68923717D1 (de) 1995-09-14
EP0332561A3 (en) 1991-05-02
EP0332561A2 (en) 1989-09-13
US5277725A (en) 1994-01-11
JPH0563106B2 (ja) 1993-09-09
DE68923717T2 (de) 1996-04-18
EP0332561B1 (en) 1995-08-09

Similar Documents

Publication Publication Date Title
JPH02148789A (ja) 電子回路基板
US5337475A (en) Process for producing ceramic circuit structures having conductive vias
US4880684A (en) Sealing and stress relief layers and use thereof
US4024629A (en) Fabrication techniques for multilayer ceramic modules
US4732780A (en) Method of making hermetic feedthrough in ceramic substrate
US7998560B2 (en) Multilayer ceramic substrate, method for producing same, and electronic component
JPH11504159A (ja) セラミック回路板支持基板用ガラスボンディング層
WO2007032167A1 (ja) セラミック多層基板およびその製造方法
JP4843221B2 (ja) シリコン基板中のバイアを充填する方法
US5576518A (en) Via-structure of a multilayer interconnection ceramic substrate
US5139852A (en) Low dielectric composite substrate
US5139851A (en) Low dielectric composite substrate
JP4826319B2 (ja) 多層回路基板およびその製造方法
EP0688047A1 (en) Aluminium nitride substrate and method of producing the same
JPH02116196A (ja) セラミック多層回路基板の製造方法
JP2933463B2 (ja) セラミック多層配線基板及びその製造方法
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JP3554171B2 (ja) 回路基板の製造方法
JPH10107445A (ja) 多層配線基板およびその製造方法
Falls et al. Acocella et al.
Robert et al. Acocella et al.[45] Date of Patent: Aug. 18, 1992
Falls et al. Acocella et a1.
EP0534733A1 (en) Multilayer ceramic structure and method of fabrication
EP0538663A1 (en) Microwave methods of fabricating multi-layer ceramic substrates
JPH1041435A (ja) 基板製造用配線体、基板およびこれらの製造方法