JPH02145079A - 動き補償演算方法 - Google Patents
動き補償演算方法Info
- Publication number
- JPH02145079A JPH02145079A JP63298722A JP29872288A JPH02145079A JP H02145079 A JPH02145079 A JP H02145079A JP 63298722 A JP63298722 A JP 63298722A JP 29872288 A JP29872288 A JP 29872288A JP H02145079 A JPH02145079 A JP H02145079A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- block
- calculation
- blocks
- approximation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 title claims abstract description 69
- 238000009825 accumulation Methods 0.000 claims abstract description 5
- 230000001186 cumulative effect Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 27
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- 239000013598 vector Substances 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は動き補償演算方法、特にビデオ・コーデック
等に適用して動き補償の演算量を低減するに好適な動き
補償演算方法に関するものである。
等に適用して動き補償の演算量を低減するに好適な動き
補償演算方法に関するものである。
[従来の技術]
第4図は例えば文献「画像のダイナミック多段ベクトル
量子化」 (電子通信学会論文誌’85/IVo1.J
6g−B No、1 p68〜p7B村上篤道、伊藤
敦、浅井光太部 共著)に示される従来の動き補償演算
方法を実施した画像符号化伝送装置の概略構成図である
。図において、(1)は時系列的に連続した複数のフレ
ームで構成される画像データの入力信号、(2)は入力
信号(1)の現在のフレームと前回の入力信号(1)と
して与えられた前フレーム信号(3)の相関近似計算に
より予測信号を求める動き補償部、(4)は予測信号ブ
ロックの位置を表わすべく動き補償部(2)に入力され
る動きベクトル情報、(5)は動き補償部(2)から出
力される予測信号、(6)は入力信号(1)と予測信号
(5)との差分信号を符号化して動き補償された信号と
して出力する符号化部、(7)は符号化部(6)で符号
化された動き補償信号を復号化する復号化部、(8)は
復号化部(7)からの信号と動き補償部(2)からの信
号を加算して再生データに戻しこれを記憶するフレーム
・メモリである。
量子化」 (電子通信学会論文誌’85/IVo1.J
6g−B No、1 p68〜p7B村上篤道、伊藤
敦、浅井光太部 共著)に示される従来の動き補償演算
方法を実施した画像符号化伝送装置の概略構成図である
。図において、(1)は時系列的に連続した複数のフレ
ームで構成される画像データの入力信号、(2)は入力
信号(1)の現在のフレームと前回の入力信号(1)と
して与えられた前フレーム信号(3)の相関近似計算に
より予測信号を求める動き補償部、(4)は予測信号ブ
ロックの位置を表わすべく動き補償部(2)に入力され
る動きベクトル情報、(5)は動き補償部(2)から出
力される予測信号、(6)は入力信号(1)と予測信号
(5)との差分信号を符号化して動き補償された信号と
して出力する符号化部、(7)は符号化部(6)で符号
化された動き補償信号を復号化する復号化部、(8)は
復号化部(7)からの信号と動き補償部(2)からの信
号を加算して再生データに戻しこれを記憶するフレーム
・メモリである。
以上のような構成において、次に第5図の説明図に従っ
てその作用を説明する。
てその作用を説明する。
動き補償処理とは入力信号(1)の第5図(A)に示し
た現フレームの特定の位置の11X12のサイズのブロ
ックXに対して第5図(B)に示した前フレームの探索
範囲S内のM個のブロックとの歪量を計算し、最小歪を
与える最小歪ブロックyの入力ブロック位置に対する相
対位置つまり動きベクトルVを求めるとともに、このブ
ロックの信号を予測信号とするものである。
た現フレームの特定の位置の11X12のサイズのブロ
ックXに対して第5図(B)に示した前フレームの探索
範囲S内のM個のブロックとの歪量を計算し、最小歪を
与える最小歪ブロックyの入力ブロック位置に対する相
対位置つまり動きベクトルVを求めるとともに、このブ
ロックの信号を予測信号とするものである。
今、与えられたフレーム内の探索範囲S内で探索対象と
なる動きベクトルVの個数をM(2以上の整数)とする
。特定の動きベクトルVの位置の前フレーム・ブロック
と現在の入力ブロックとの歪量として差分絶対値和を用
いた場合、歪量はdi−Σ l ylh−xh l
−(1)−t となる。
なる動きベクトルVの個数をM(2以上の整数)とする
。特定の動きベクトルVの位置の前フレーム・ブロック
と現在の入力ブロックとの歪量として差分絶対値和を用
いた場合、歪量はdi−Σ l ylh−xh l
−(1)−t となる。
ここで、入力ブロックx= (xi s x2・・・x
kl、探索対象ブロック)’i −(yil、yt2・
・・ylkli−1〜M、M及びKは固定値である。そ
して、動きベクトルVは V−Vl 1m1nd1 1 i−1〜M) ・・
・(2)で求められる。
kl、探索対象ブロック)’i −(yil、yt2・
・・ylkli−1〜M、M及びKは固定値である。そ
して、動きベクトルVは V−Vl 1m1nd1 1 i−1〜M) ・・
・(2)で求められる。
第6図はかかる動きベクトルVの検出の演算フローを示
すが、ステップS1ではに個のサンプル点でそれぞれの
歪ff1diを(1)式に基づいて計算し、次のステッ
プS2では歪量の最小値りとこれを与える位置Iを比較
して、歪量di<最小値りなら、D−diとし併せてI
miとする。この操作を探索ベクトルの回数骨繰り返し
、つまり(2)式の条件に従った演算処理を実施して最
終的な歪の最小値りとこれを与える位置■を求める。
すが、ステップS1ではに個のサンプル点でそれぞれの
歪ff1diを(1)式に基づいて計算し、次のステッ
プS2では歪量の最小値りとこれを与える位置Iを比較
して、歪量di<最小値りなら、D−diとし併せてI
miとする。この操作を探索ベクトルの回数骨繰り返し
、つまり(2)式の条件に従った演算処理を実施して最
終的な歪の最小値りとこれを与える位置■を求める。
以上のような演算は時系列的に入力される各フレームの
周期内に実行する必要があるため、高速のディジタル信
号処理プロセッサが必要となってくる。第7図は例えば
昭和61年度通信学会通信部門全国大会シンポジウム予
稿(No、510−1)に示された動き補償演算方法を
実施可能な周知のディジタル信号処理装置のブロック図
である。図において示すように、この方式は同時に2つ
のデータの読み出し、書き込みが可能なデュアル・ボー
トの内部データ・メモリである2ポートRA M (1
1)、この2ポートRA M (11)の読み出しまた
は書き込みデータのアドレスを算出するアドレス生成部
(12)、演算に伴うデータの内部転送に用いられるデ
ータ・バス(13)、2ポートRA M (11)内の
データを選択するセレクタ(14)及び(15)、セレ
クタ(14)で選択された被演算データを保持するレジ
スタ(1B)、セレクタ(15)で選択された演算デー
タを保持するレジスタ(17)、レジスタ(16)及び
(17)の各データを乗算する乗算器(18)、乗算器
(18)のデータを保持するレジスタ(19)、レジス
タ(1B)の出力とアキュムレータ(24)を選択する
セレクタ(20)、レジスタ(17)の出力とレジスタ
(19)の出力を選択するセレクタ(21)、セレクタ
(20)、 (21)の各出力を人力して演算する算術
論理演算器(22)、この算術論理演算器(22)の出
力と図示しない外部用データ・レジスタからデータ・バ
ス(13)に与えられるデータを選択するセレクタ(2
3)から構成されている。ちなみに、アキュムレータ(
24)は算術論理演算器(22)の出力を保持し、累算
等に使用するものである。
周期内に実行する必要があるため、高速のディジタル信
号処理プロセッサが必要となってくる。第7図は例えば
昭和61年度通信学会通信部門全国大会シンポジウム予
稿(No、510−1)に示された動き補償演算方法を
実施可能な周知のディジタル信号処理装置のブロック図
である。図において示すように、この方式は同時に2つ
のデータの読み出し、書き込みが可能なデュアル・ボー
トの内部データ・メモリである2ポートRA M (1
1)、この2ポートRA M (11)の読み出しまた
は書き込みデータのアドレスを算出するアドレス生成部
(12)、演算に伴うデータの内部転送に用いられるデ
ータ・バス(13)、2ポートRA M (11)内の
データを選択するセレクタ(14)及び(15)、セレ
クタ(14)で選択された被演算データを保持するレジ
スタ(1B)、セレクタ(15)で選択された演算デー
タを保持するレジスタ(17)、レジスタ(16)及び
(17)の各データを乗算する乗算器(18)、乗算器
(18)のデータを保持するレジスタ(19)、レジス
タ(1B)の出力とアキュムレータ(24)を選択する
セレクタ(20)、レジスタ(17)の出力とレジスタ
(19)の出力を選択するセレクタ(21)、セレクタ
(20)、 (21)の各出力を人力して演算する算術
論理演算器(22)、この算術論理演算器(22)の出
力と図示しない外部用データ・レジスタからデータ・バ
ス(13)に与えられるデータを選択するセレクタ(2
3)から構成されている。ちなみに、アキュムレータ(
24)は算術論理演算器(22)の出力を保持し、累算
等に使用するものである。
上記のようなディジタル信号処理プロセッサは2人力1
出力の乗算器(18)と2人力1出力の算術論理演算器
(22)およびアキュムレータ(24)を直列接続した
構成によりバイブライン処理を行ない、積和演算を実質
的に1マシン・サイクルで実行することができる。これ
らの処理は内蔵されたマイクロプログラムのフェッチ・
デコードおよびデー夕の読み出し、演算、演算結果書き
込みを並列パイプライン処理で実行するディジタル信号
処理プロセッサによる処理により実施され、各部は命令
マイクロモードに基づいて制御される。そして、3以上
の複数のそれぞれ独立したデータ系列に対する複数人力
1出力演算を実行する場合、演算を数段階に分けて2人
力1出力演算を数回実行して初期の演算数を実現するこ
とになる。
出力の乗算器(18)と2人力1出力の算術論理演算器
(22)およびアキュムレータ(24)を直列接続した
構成によりバイブライン処理を行ない、積和演算を実質
的に1マシン・サイクルで実行することができる。これ
らの処理は内蔵されたマイクロプログラムのフェッチ・
デコードおよびデー夕の読み出し、演算、演算結果書き
込みを並列パイプライン処理で実行するディジタル信号
処理プロセッサによる処理により実施され、各部は命令
マイクロモードに基づいて制御される。そして、3以上
の複数のそれぞれ独立したデータ系列に対する複数人力
1出力演算を実行する場合、演算を数段階に分けて2人
力1出力演算を数回実行して初期の演算数を実現するこ
とになる。
このようなディジタル信号処理プロセッサを用いて動き
補償処理を実行した場合の処理時間は1人カブロック当
たりの積和演算がKXM回必要であり、比較や更新等の
処理をM回実施するのに要する時間の合計で決まるマシ
ン・サイクル数となる。通常、比較更新処理サイクル数
は積和演算に比べて十分に小さいので1ブロツク当たり
の動き補償演算量は殆どKXM回のマシン−サイクル数
となる。
補償処理を実行した場合の処理時間は1人カブロック当
たりの積和演算がKXM回必要であり、比較や更新等の
処理をM回実施するのに要する時間の合計で決まるマシ
ン・サイクル数となる。通常、比較更新処理サイクル数
は積和演算に比べて十分に小さいので1ブロツク当たり
の動き補償演算量は殆どKXM回のマシン−サイクル数
となる。
ところが、以上のような演算は時系列的に入力される各
フレームの周期に対応した時間によって決定されるため
、ディジタル信号処理プロセッサの1回当たりの演算処
理時間によっては、大量の積和演算を短時間で処理する
ために並列処理を行なう必要がある。
フレームの周期に対応した時間によって決定されるため
、ディジタル信号処理プロセッサの1回当たりの演算処
理時間によっては、大量の積和演算を短時間で処理する
ために並列処理を行なう必要がある。
例えば、本件出願人による特願昭63−63695号の
ようなディジタル信号処理方式によれば、複数の入力に
対して1度の演算でこれらを演算処理でき中間結果格納
のためのアドレス制御やメモリへの転送処理を省くこと
ができるので、高速に3以上の複数人力l出力の演算を
実行することができる。
ようなディジタル信号処理方式によれば、複数の入力に
対して1度の演算でこれらを演算処理でき中間結果格納
のためのアドレス制御やメモリへの転送処理を省くこと
ができるので、高速に3以上の複数人力l出力の演算を
実行することができる。
[発明が解決しようとする課題]
従来の動き補償演算方法は以上のように実施されるので
、ディジタル信号処理プロセッサを用いて演算処理を実
行する場合に所要演算量が非常に多いため必要な演算時
間を確保するためにはディジタル信号処理プロセッサで
の並列処理を行わなければならず、ハードウェアの複雑
化や大規模化が避けられないという問題点があった。
、ディジタル信号処理プロセッサを用いて演算処理を実
行する場合に所要演算量が非常に多いため必要な演算時
間を確保するためにはディジタル信号処理プロセッサで
の並列処理を行わなければならず、ハードウェアの複雑
化や大規模化が避けられないという問題点があった。
この発明は上記のような課題を解決するためになされた
もので、画像符号化装置の動き補償部をディジタル信号
処理プロセッサで構成するに当たり、ディジタル信号処
理プロセッサの並列使用個数を抑えハードウェアの簡潔
化と小型化を計ることのできる動き補償演算方法を得る
ことを目的とする。
もので、画像符号化装置の動き補償部をディジタル信号
処理プロセッサで構成するに当たり、ディジタル信号処
理プロセッサの並列使用個数を抑えハードウェアの簡潔
化と小型化を計ることのできる動き補償演算方法を得る
ことを目的とする。
[課題を解決するための手段]
この発明にかかる動き補償演算方法は、時系列的に順次
入力される複数のフレームから成るディジタル画像デー
タの現在の入力フレームを複数のブロックに分割し、入
力フレーム中のブロックに近似するパターンを前回の入
力フレームの中から探索し、最も近似する最小歪のブロ
ックを予測信号として符号化処理する動き補償において
、現在の入力フレームのブロックと前回の入力フレーム
の中のM個(Mは正の整数)のブロックとの間でそれぞ
れのブロック内画素の差分および累算を利用してパター
ン間近似を計算して最小歪を与えるブロックを検出する
に当たり、パターン近似度計算に用いる画素数を最大に
個(kは1以上でかつ1ブロック内全画素数以下の整数
)とし、参照画素数がK個より小の時点での近似度計算
中にn回(nは1以上の整数)の中間チェックを行ない
、それぞれの時点における累算値がそれぞれの中間チェ
ック時点に応じて設定されたしきい値より大の時は残り
の画素に付いての計算を実施せず、そのブロックは最小
歪ブロックを求める比較対象範囲外とし、中間チェック
の全ての時点での累算値がしきい値を下回ったブロック
の中から最小歪を持つブロックを演算検出する動き補償
演算方法を提供するものである。
入力される複数のフレームから成るディジタル画像デー
タの現在の入力フレームを複数のブロックに分割し、入
力フレーム中のブロックに近似するパターンを前回の入
力フレームの中から探索し、最も近似する最小歪のブロ
ックを予測信号として符号化処理する動き補償において
、現在の入力フレームのブロックと前回の入力フレーム
の中のM個(Mは正の整数)のブロックとの間でそれぞ
れのブロック内画素の差分および累算を利用してパター
ン間近似を計算して最小歪を与えるブロックを検出する
に当たり、パターン近似度計算に用いる画素数を最大に
個(kは1以上でかつ1ブロック内全画素数以下の整数
)とし、参照画素数がK個より小の時点での近似度計算
中にn回(nは1以上の整数)の中間チェックを行ない
、それぞれの時点における累算値がそれぞれの中間チェ
ック時点に応じて設定されたしきい値より大の時は残り
の画素に付いての計算を実施せず、そのブロックは最小
歪ブロックを求める比較対象範囲外とし、中間チェック
の全ての時点での累算値がしきい値を下回ったブロック
の中から最小歪を持つブロックを演算検出する動き補償
演算方法を提供するものである。
[作用]
この発明における動き補償演算方法は入力ブロックとブ
ロック間の歪量が大きなブロックについては歪演算中の
中間チェックで歪量が大きくなることを予測して残りの
演算を取り止め、ブロック間歪量が小さいと予測される
ブロックについてのみ完全な歪量の演算を実施すること
によって無駄な演算を排し必要な時間を限られたディジ
タル信号処理プロセッサで実施することを可能としてい
る。
ロック間の歪量が大きなブロックについては歪演算中の
中間チェックで歪量が大きくなることを予測して残りの
演算を取り止め、ブロック間歪量が小さいと予測される
ブロックについてのみ完全な歪量の演算を実施すること
によって無駄な演算を排し必要な時間を限られたディジ
タル信号処理プロセッサで実施することを可能としてい
る。
[実施例]
以下図面を参照しながらこの発明の詳細な説明する。
第1図はこの発明の一実施例に係る動き補償演算方法を
実現するためのフローチャート、第2図はこの発明にお
ける歪量演算中間チェック方式の説明図、第3図はこの
発明の歪演算の中間チェック方式におけるブロック内サ
ンプル点の画素サンプル配置図である。
実現するためのフローチャート、第2図はこの発明にお
ける歪量演算中間チェック方式の説明図、第3図はこの
発明の歪演算の中間チェック方式におけるブロック内サ
ンプル点の画素サンプル配置図である。
さて、この演算処理に先立っては先ず前回のフレーム・
データにおけるM個の探索対象ブロック中、1番目のブ
ロックについて従来と同様、ブロック内の全画素につい
ての歪量を計算しこの時の歪量を最小歪とする。なお、
歪量としては差分絶対値和を当てる。次の2番目以降の
ブロックについての歪量演算は全ての画素についても差
分絶対値を求めるのではなく中間チェックポイントを設
けその時点での中間歪量がある値を超えていた場合にそ
のブロックの最終歪量は最小歪りより小さくならないも
のと判断して残りの歪量演算を取り止める。
データにおけるM個の探索対象ブロック中、1番目のブ
ロックについて従来と同様、ブロック内の全画素につい
ての歪量を計算しこの時の歪量を最小歪とする。なお、
歪量としては差分絶対値和を当てる。次の2番目以降の
ブロックについての歪量演算は全ての画素についても差
分絶対値を求めるのではなく中間チェックポイントを設
けその時点での中間歪量がある値を超えていた場合にそ
のブロックの最終歪量は最小歪りより小さくならないも
のと判断して残りの歪量演算を取り止める。
今、現在の入力フレームのブロックと前回の入力フレー
ムの中のM個(Mは正の整数)のブロックとの間でそれ
ぞれのブロック内画素の差分および累算によりパターン
間の近似を計算して最小歪を与えるブロックを検出する
ものとし、パターン近似度計算に用いる画素数を最大に
個(kは1以上でかつ1ブロック内全画素数以下の整数
)とし、参照画素数がK個より小の時点での近似度計算
中に4回の中間チェックを行ない、中間チェック・ポイ
ントを1/4サンプル点毎に設けるものとする。第3図
はこの場合の歪量演算に用いるサンプル点の例を示して
おり、図において0は1回目の歪量計算サンプル点、×
は2回目の歪量計算サンプル点、Δは3回目の歪量計算
サンプル点、◎は4回目の歪量計算サンプル点である。
ムの中のM個(Mは正の整数)のブロックとの間でそれ
ぞれのブロック内画素の差分および累算によりパターン
間の近似を計算して最小歪を与えるブロックを検出する
ものとし、パターン近似度計算に用いる画素数を最大に
個(kは1以上でかつ1ブロック内全画素数以下の整数
)とし、参照画素数がK個より小の時点での近似度計算
中に4回の中間チェックを行ない、中間チェック・ポイ
ントを1/4サンプル点毎に設けるものとする。第3図
はこの場合の歪量演算に用いるサンプル点の例を示して
おり、図において0は1回目の歪量計算サンプル点、×
は2回目の歪量計算サンプル点、Δは3回目の歪量計算
サンプル点、◎は4回目の歪量計算サンプル点である。
第2図において全サンプル点をに個とした場合、第1、
第2、第3の中間チェック・ポイントにおいてしきい値
をそれぞれdlo、d2°、d3゛とする。
第2、第3の中間チェック・ポイントにおいてしきい値
をそれぞれdlo、d2°、d3゛とする。
この時、di’霞D/4 +thl ・・・ (
3−1)d2°= D/2+thz ・・・
(3−2)d3°−3D/4+ th3 ・
・・ (3−3)とする。なお、thl 、 th2
、th3はそれぞれ独立に設定するものとする。中間歪
量として第1、第2、第3の中間歪量をそれぞれdll
、 dl2 、dl3とする。
3−1)d2°= D/2+thz ・・・
(3−2)d3°−3D/4+ th3 ・
・・ (3−3)とする。なお、thl 、 th2
、th3はそれぞれ独立に設定するものとする。中間歪
量として第1、第2、第3の中間歪量をそれぞれdll
、 dl2 、dl3とする。
この場合、dllは第3図における第1回目歪量の値で
あり、dl2はdllに2回目歪量を累算した値であり
、dl3はdl2に3回目歪量を累算した値となる。従
って、4回目歪量を累算した値は全サンプル点を用いた
歪量となる。
あり、dl2はdllに2回目歪量を累算した値であり
、dl3はdl2に3回目歪量を累算した値となる。従
って、4回目歪量を累算した値は全サンプル点を用いた
歪量となる。
以上の中間チェック・ポイントにおける歪量判定に基づ
いて歪量が大となるブロックは最終チェック・ポイント
に達する前にキャンセルされ、無駄な演算処理を省くこ
とができる。つまり、ステップS1でにサンプル点での
歪計算で得られた歪Qd1lが次のステップS2の判定
でdll>di”ならばそのブロックはキャンセルし、
そうでなければステップS3に行って演算を継続しにサ
ンプル点での歪計算で歪jldi2を演算する。そして
、次のステップS4の判定でdl2>d2°ならばこれ
をキャンセルしそうでなければステップS5に行って演
算を継続する。そして、Kサンプル点での歪計算で歪量
d13を演算する。そして、次のステップS6の判定で
dH>d3’ならばこれをキャンセルしそうでなければ
ステップS7に行ってにサンプル点での歪量d1を計算
し、比較および更新を行なう。
いて歪量が大となるブロックは最終チェック・ポイント
に達する前にキャンセルされ、無駄な演算処理を省くこ
とができる。つまり、ステップS1でにサンプル点での
歪計算で得られた歪Qd1lが次のステップS2の判定
でdll>di”ならばそのブロックはキャンセルし、
そうでなければステップS3に行って演算を継続しにサ
ンプル点での歪計算で歪jldi2を演算する。そして
、次のステップS4の判定でdl2>d2°ならばこれ
をキャンセルしそうでなければステップS5に行って演
算を継続する。そして、Kサンプル点での歪計算で歪量
d13を演算する。そして、次のステップS6の判定で
dH>d3’ならばこれをキャンセルしそうでなければ
ステップS7に行ってにサンプル点での歪量d1を計算
し、比較および更新を行なう。
以上のようにして、最終のステップまで処理を行なった
場合、従来方法と同様の全画素を用いた歪量演算と同様
の結果が得られることになり、この時の歪量d1が最小
歪りよりも小の場合は新たに最小歪りの値をdlと更新
してそのインデックスiを動きベクトル・インデックス
として更新する。
場合、従来方法と同様の全画素を用いた歪量演算と同様
の結果が得られることになり、この時の歪量d1が最小
歪りよりも小の場合は新たに最小歪りの値をdlと更新
してそのインデックスiを動きベクトル・インデックス
として更新する。
このような演算処理をM番目のブロックまで探索ベクト
ル数に対応する回数だけ繰り返し実施して最終的な歪の
最小値りとこれを与える動きを示すベクトルff1lを
求めることができる。
ル数に対応する回数だけ繰り返し実施して最終的な歪の
最小値りとこれを与える動きを示すベクトルff1lを
求めることができる。
なお、上記実施例では歪量演算に差分絶対値和を用いた
場合を例示したが差分2乗和を用いてもよい。
場合を例示したが差分2乗和を用いてもよい。
また、上記実施例では動き補償演算の場合について説明
したが内積ベクトル量子化演算についても同様に実施可
能であり同様な効果を得ることができる。ただし、この
場合は中間チェック・ポイントにおけるしきい値との大
小関係は上記実施例と逆になるのはもちろんである。
したが内積ベクトル量子化演算についても同様に実施可
能であり同様な効果を得ることができる。ただし、この
場合は中間チェック・ポイントにおけるしきい値との大
小関係は上記実施例と逆になるのはもちろんである。
[発明の効果]
以上のように、この発明によればブロック間歪量計算に
中間チェックを入れるようにして、この中間チェックの
結果で以降の演算を継続するか否かを判断するため、無
駄な演算を省略でき動き補償処理全体の所要演算量を効
果的に抑え、画像符号化装置のハードウェアを簡略化し
て少数のディジタル信号処理プロセッサで実施可能にな
るという効果がある。
中間チェックを入れるようにして、この中間チェックの
結果で以降の演算を継続するか否かを判断するため、無
駄な演算を省略でき動き補償処理全体の所要演算量を効
果的に抑え、画像符号化装置のハードウェアを簡略化し
て少数のディジタル信号処理プロセッサで実施可能にな
るという効果がある。
第1図はこの発明の一実施例に係る動き補償演算方法を
説明するためのフローチャート図、第2図はこの発明に
おける中間チェック方式の説明図、第3図はこの発明の
中間チェック方式における画素サンプル配置図、第4図
は従来の動き補償演算方法を実施するための装置のブロ
ック図、第5図は動き補償方法の一例を示す説明図、第
6図は従来の動き補償演算方法のフローチャート図、第
7図は周知のディジタル信号処理装置のブロック図であ
る。 図において、(1)は入力信号、(2)は動き補償部、
(8)は符号化 部、(7)は復号化部、(8)は・フ
レーム・メモリ、(11)は2P−RAM、(12)は
アドレス生成部、(13)はデータ・バス、(14)、
(15)、尚、図中同一符号は同一または相当部分を示
す。 代理人 弁理士 大 岩 増 雄 (外2名) !/!に 騒に %K サンプル数 第2図 この発明における中間チェック方式の説明図第4図 従来の動き補償演算方法を実施するための装置のブロッ
ク図第3図 この発明の中間チェック方式における画素サンプル配置
図前フレーム 現在フレーム (B) (A) 第5図 動き補償方法の一例を示す説明図 周知のディジタル信号処理装置のブロック図第7 図 手 続 補 正 書 (自発)
説明するためのフローチャート図、第2図はこの発明に
おける中間チェック方式の説明図、第3図はこの発明の
中間チェック方式における画素サンプル配置図、第4図
は従来の動き補償演算方法を実施するための装置のブロ
ック図、第5図は動き補償方法の一例を示す説明図、第
6図は従来の動き補償演算方法のフローチャート図、第
7図は周知のディジタル信号処理装置のブロック図であ
る。 図において、(1)は入力信号、(2)は動き補償部、
(8)は符号化 部、(7)は復号化部、(8)は・フ
レーム・メモリ、(11)は2P−RAM、(12)は
アドレス生成部、(13)はデータ・バス、(14)、
(15)、尚、図中同一符号は同一または相当部分を示
す。 代理人 弁理士 大 岩 増 雄 (外2名) !/!に 騒に %K サンプル数 第2図 この発明における中間チェック方式の説明図第4図 従来の動き補償演算方法を実施するための装置のブロッ
ク図第3図 この発明の中間チェック方式における画素サンプル配置
図前フレーム 現在フレーム (B) (A) 第5図 動き補償方法の一例を示す説明図 周知のディジタル信号処理装置のブロック図第7 図 手 続 補 正 書 (自発)
Claims (1)
- 時系列的に順次入力される複数のフレームから成るディ
ジタル画像データの現在の入力フレームを複数のブロッ
クに分割して現在の入力フレームのブロックと前回の入
力フレームの中のM個(Mは正の整数)のブロックとの
間でそれぞれのブロック内画素の差分および累算により
パターン間の近似を計算して最小歪を与えるブロックを
検出するに当たり、パターン近似度計算に用いる画素数
を最大K個(kは1以上でかつ1ブロック内全画素数以
下の整数)とし、参照画素数がK個より小の時点での近
似度計算中にn回(nは1以上の整数)の中間チェック
を行ない、それぞれの時点における累算値がそれぞれの
中間チェック時点に応じて設定されたしきい値より大の
時はそのブロックは最小歪ブロックを求める比較対象範
囲外とし、中間チェックの全ての時点での累算値がしき
い値を下回ったブロックの中から最小歪を持つブロック
を演算検出することを特徴とする動き補償演算方法。
Priority Applications (17)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63298722A JPH02145079A (ja) | 1988-11-26 | 1988-11-26 | 動き補償演算方法 |
KR1019890001694A KR920006283B1 (ko) | 1988-02-19 | 1989-02-14 | 디지탈신호 처리방식 |
CA000591354A CA1317680C (en) | 1988-02-19 | 1989-02-17 | Digital signal processing apparatus |
US07/311,815 US5155852A (en) | 1988-02-19 | 1989-02-17 | Digital information coding system which evenly distributes valid input data to digital signal processors operating in parallel |
DE68929113T DE68929113T2 (de) | 1988-02-19 | 1989-02-17 | Digitalsignalverarbeitungseinheit |
DE68929101T DE68929101T2 (de) | 1988-02-19 | 1989-02-17 | Digitalsignalverarbeitungsanlage |
EP95114932A EP0690376B1 (en) | 1988-02-19 | 1989-02-17 | Digital signal processing method |
DE68929100T DE68929100T2 (de) | 1988-02-19 | 1989-02-17 | Digitalsignalverarbeitungsverfahren |
EP95114934A EP0690377B1 (en) | 1988-02-19 | 1989-02-17 | Digital signal processing apparatus |
EP19890102717 EP0329151A3 (en) | 1988-02-19 | 1989-02-17 | Digital signal processing apparatus |
EP95114933A EP0703533B1 (en) | 1988-02-19 | 1989-02-17 | Digital signal processing apparatus |
KR1019920008822A KR920006286B1 (ko) | 1988-02-19 | 1992-05-25 | 움직임 보상연산 방법 |
KR1019920008821A KR920006285B1 (ko) | 1988-02-19 | 1992-05-25 | 실시간 멀티프로세서형 신호처리장치 |
KR1019920008820A KR920006284B1 (ko) | 1988-02-19 | 1992-05-25 | 정보부호화 장치 |
CA000616551A CA1324678C (en) | 1988-02-19 | 1992-12-16 | Digital signal processing apparatus |
CA000616552A CA1326534C (en) | 1988-02-19 | 1992-12-16 | Digital signal processing apparatus |
CA000616553A CA1324681C (en) | 1988-02-19 | 1992-12-16 | Digital signal processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63298722A JPH02145079A (ja) | 1988-11-26 | 1988-11-26 | 動き補償演算方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02145079A true JPH02145079A (ja) | 1990-06-04 |
Family
ID=17863432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63298722A Pending JPH02145079A (ja) | 1988-02-19 | 1988-11-26 | 動き補償演算方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02145079A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000106674A (ja) * | 1998-09-29 | 2000-04-11 | Mitsubishi Electric Corp | 動き検出方法および装置 |
US6549576B1 (en) | 1999-02-15 | 2003-04-15 | Nec Corporation | Motion vector detecting method and apparatus |
US7236523B2 (en) | 2001-09-06 | 2007-06-26 | Nokia Corporation | Method for performing motion estimation in video encoding, a video encoding system and a video encoding device |
-
1988
- 1988-11-26 JP JP63298722A patent/JPH02145079A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000106674A (ja) * | 1998-09-29 | 2000-04-11 | Mitsubishi Electric Corp | 動き検出方法および装置 |
US6549576B1 (en) | 1999-02-15 | 2003-04-15 | Nec Corporation | Motion vector detecting method and apparatus |
US7236523B2 (en) | 2001-09-06 | 2007-06-26 | Nokia Corporation | Method for performing motion estimation in video encoding, a video encoding system and a video encoding device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6473529B1 (en) | Sum-of-absolute-difference calculator for motion estimation using inversion and carry compensation with full and half-adders | |
JPH06334980A (ja) | 動画像の動きベクトル検出装置 | |
US7054895B2 (en) | System and method for parallel computing multiple packed-sum absolute differences (PSAD) in response to a single instruction | |
JPH04167168A (ja) | 信号処理プロセッサ | |
EP2025175B1 (en) | Instruction for producing two independent sums of absolute differences | |
US5835389A (en) | Calculating the absolute difference of two integer numbers in a single instruction cycle | |
CN100421472C (zh) | 用于图像相关性最小失真计算的自适应尽快退出技术 | |
JPH02145079A (ja) | 動き補償演算方法 | |
CN100352282C (zh) | 用于图像相关性最小失真计算的自适应尽快退出技术 | |
US6990149B2 (en) | Circuit and method for full search block matching | |
US5864372A (en) | Apparatus for implementing a block matching algorithm for motion estimation in video image processing | |
JPS6028392A (ja) | 動画像信号の動き内插方式 | |
JP3545004B2 (ja) | 演算回路 | |
US5548665A (en) | Vector correlation detecting circuit | |
KR920006286B1 (ko) | 움직임 보상연산 방법 | |
JP3627872B2 (ja) | 動きベクトル検出方法及び装置 | |
KR100282614B1 (ko) | 저 전송률 비디오 코덱을 위한 움직임 예측장치 | |
JPH0744354A (ja) | 信号処理プロセッサ | |
JPH06141304A (ja) | 演算回路 | |
US6968011B2 (en) | Motion vector detecting device improved in detection speed of motion vectors and system employing the same devices | |
JP2885039B2 (ja) | 動きベクトル検出回路 | |
JP2901848B2 (ja) | ベクトル相関検出回路 | |
Tasdizen et al. | Computation reduction techniques for vector median filtering and their hardware implementation | |
KR0168136B1 (ko) | 움직임 추정 칩의 처리소자 장치 | |
JPH0851627A (ja) | シストリックアーキテクチャ内に配置される「n+1」の演算子にオペランドを供給するための装置 |