JPH02136894A - Picture storing device - Google Patents
Picture storing deviceInfo
- Publication number
- JPH02136894A JPH02136894A JP63291563A JP29156388A JPH02136894A JP H02136894 A JPH02136894 A JP H02136894A JP 63291563 A JP63291563 A JP 63291563A JP 29156388 A JP29156388 A JP 29156388A JP H02136894 A JPH02136894 A JP H02136894A
- Authority
- JP
- Japan
- Prior art keywords
- image
- memory
- signal
- color
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 155
- 238000012545 processing Methods 0.000 description 46
- 238000010586 diagram Methods 0.000 description 26
- 238000012546 transfer Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 17
- 238000009966 trimming Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 16
- 238000012937 correction Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 230000009467 reduction Effects 0.000 description 8
- 238000000605 extraction Methods 0.000 description 6
- 238000003825 pressing Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 210000000078 claw Anatomy 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 241000282412 Homo Species 0.000 description 1
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Color Electrophotography (AREA)
- Image Input (AREA)
- Storing Facsimile Image Data (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像を記憶装置に格納する画像記憶装置に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image storage device that stores images in a storage device.
近年、カラー画像をデジタル的に色分解して読み取り読
み取られたデジタル画像信号に所望の処理を加え、編集
加工して得られるデジタルカラー画像信号に基づきカラ
ー記録を行うデジタルカラー複写機が普及してきた。ま
たさらに、第２７図に示す様に前述したデジタルカラー
複写機にカラー画像記憶装置及びモニタディスプレイを
接続した装置も本出願人により提案されている。In recent years, digital color copying machines that digitally separate color images, perform desired processing on the read digital image signals, and perform color recording based on the digital color image signals obtained through editing have become popular. . Furthermore, as shown in FIG. 27, the applicant has also proposed an apparatus in which a color image storage device and a monitor display are connected to the digital color copying machine described above.
これらの装置はカラー画像記憶装置に格納したデータを
デジタルカラー複写機に順次送ることにより何回でもカ
ラー画像が得られる様になっている。また、モニタディ
スプレイを接続することにより格納画像データを確認す
ることができる様になっている。These devices allow color images to be obtained any number of times by sequentially sending data stored in a color image storage device to a digital color copying machine. Additionally, by connecting a monitor display, the stored image data can be checked.
これらの装置のメモリ構成は、例えば、画像格納メモリ
とモニタ表示用メモリとから成り、読み取られた画像は
一部画像格納メモリに格納され、さらにモニタに出力す
る際には画像格納メモリよりモニタ表示メモリへ画像デ
ータを転送することにより行っていた。The memory configuration of these devices consists of, for example, an image storage memory and a monitor display memory; a part of the read image is stored in the image storage memory, and when outputting to the monitor, it is output from the image storage memory to the monitor display. This was done by transferring the image data to memory.
したがって、モニタ表示を行うためには、画像転送とい
う操作が必要になり、表示までに時間がかかるという欠
点があった。Therefore, in order to display the image on the monitor, an operation of image transfer is required, which has the disadvantage that it takes time to display the image.
本発明はかかる問題を解消せんとすることを目的とする
。The present invention aims to solve this problem.
又、本発明はカラー画像を取り扱うに際しても前述の問
題を良好に解消し得る様にすることを目的とする。Another object of the present invention is to make it possible to satisfactorily solve the above-mentioned problems even when handling color images.
本発明の画像記憶装置は上述の目的を達成するため、少
なくとも第１．第２の２つの画像記憶メモリに、外部か
ら画像を格納するに際し、前記画像を変倍する手段、前
記第１のメモリと前記第２のメモリ奢こ前記外部からの
画像を同時に格納する手段を有し、該手段による同時の
格納の際、前記変倍手段の変倍率は前記第１．第２のメ
モリについて独立に設定可能であることを特徴とする。In order to achieve the above-mentioned object, the image storage device of the present invention has at least the first. When storing an image from the outside in the second two image storage memories, means for changing the size of the image, and means for simultaneously storing the image from the outside in the first memory and the second memory. and during simultaneous storage by said means, the magnification ratio of said magnification changing means is equal to said first. A feature is that the second memory can be set independently.
〔実施例〕
以下説明する本発明の実施例に依れば、スキャナー或い
はホストコンピュータ等からの画像を格納したメモリと
モニタ表示すイズに合った表示メモリを持つことにより
、表示する際には画像格納メモリの画像を表示メモリに
変倍しながら転送、かつモニタ中央部に表示できる様に
表示メモリのアドレスを制御しながら転送することによ
りどんなサイズの画像でも表示できる様にした装置が開
示される。[Embodiment] According to the embodiment of the present invention described below, by having a memory that stores images from a scanner or a host computer, etc., and a display memory that matches the monitor display size, images can be displayed when displayed. Disclosed is a device that can display an image of any size by transferring an image from a storage memory to a display memory while changing its size and controlling the address of the display memory so that it can be displayed in the center of a monitor. .
以下、図面を参照して本発明に係る一実施例を詳細に説
明する。Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.
［実施例１コ
第１図は本発明に係る一実施例のカラー画像形成システ
ムの概略内部構成の一例を示すシステム構成図であり、
本実施例システムは第１図図示のように上部にデジタル
カラー画像を読取るデジタルカラー画像読取り装置（以
下「カラーリーダ」と称する）１と、下部にデジタルカ
ラー画像を印刷出力するデジタルカラー画像プリント装
置（以下「カラープリンタ」と称する）２、画像記憶装
置３とＳｖ録再生機３１．モニタテレビ３２．およびホ
ストコンピュータ３３より構成される。[Embodiment 1] FIG. 1 is a system configuration diagram showing an example of a schematic internal configuration of a color image forming system according to an embodiment of the present invention.
As shown in FIG. 1, the system of this embodiment includes a digital color image reading device (hereinafter referred to as "color reader") 1 that reads digital color images at the top, and a digital color image printing device that prints out digital color images at the bottom. (hereinafter referred to as "color printer") 2, image storage device 3 and Sv recording/playback device 31. Monitor TV 32. and a host computer 33.
本実施例のカラーリーダ１は、後述する色分解手段と、
ＣＯＤ等で構成される光電変換素子とにより、読取り原
稿のカラー画像情報をカラー別に読取り、電気的なデジ
タル画像信号に変換する装置である。The color reader 1 of this embodiment includes a color separation means, which will be described later,
This device uses a photoelectric conversion element composed of a COD or the like to read color image information of a read document for each color and converts it into an electrical digital image signal.
また、カラープリンタ２は、出力すべきデジタル画像信
号に応じてカラー画像をカラー別に制限し、被記録紙に
デジタル的なドツト形態で複数回転写して記録する電子
写真方式のレーザビームカラープリンタである。The color printer 2 is an electrophotographic laser beam color printer that limits color images by color according to the digital image signal to be output, and records the images by transferring them multiple times in the form of digital dots onto recording paper. .
画像記憶装置３は、カラーリーダ１からの読取りデジタ
ル画像やＳｖ録再生機３１からのアナログビデオ信号を
量子化し、デジタル画像に変換したのち記憶する装置で
ある。The image storage device 3 is a device that quantizes the digital image read from the color reader 1 and the analog video signal from the Sv recording/reproducing device 31, converts it into a digital image, and then stores the digital image.
Ｓｖ録再生機３１は、Ｓｖ右カメラ撮影し、Ｓｖフロッ
ピーに記録された画像情報を再生し、アナログビデオ信
号として出力する装置である。またＳＶ録再生機３１は
、上記の他にアナログビデオ信号を入力することにより
、Ｓｖフロッピーに記録することも可能である。The Sv recording/playback device 31 is a device that takes an image with the Sv right camera, plays back the image information recorded on the Sv floppy, and outputs it as an analog video signal. In addition to the above, the SV recording/playback device 31 can also record on an SV floppy by inputting an analog video signal.
モニタテレビ３２は、画像記憶装置３に記憶している画
像の表示やＳＶ録再生機３１から出力されているアナロ
グビデオ信号の内容を表示する装置である。The monitor television 32 is a device that displays the images stored in the image storage device 3 and the contents of the analog video signal output from the SV recorder/player 31.
ホストコンピュータ３３は画像記憶装置３へ画像情報を
伝送したり、画像記憶装置３に記憶されているカラーリ
ーダｌやＳｖ録再生機の画像情報を受は取る機能を有す
る。また、カラーリーダ１やカラープリンタ２などの制
御も行う。The host computer 33 has a function of transmitting image information to the image storage device 3 and receiving and receiving image information from the color reader 1 and the Sv recording/reproducing device stored in the image storage device 3. It also controls the color reader 1, color printer 2, and the like.
以下各部分毎にその詳細を説明する。The details of each part will be explained below.
くカラーリーダ１の説明〉 まず、カラーリーダｌの構成を説明する。Description of color reader 1> First, the configuration of the color reader I will be explained.
第１図のカラーリーダ１において、９９９は原稿、４は
原稿を載置するプラテンガラス、５はハロゲン露光ラン
プｌＯにより露光走査された原稿からの反射光像を集光
し、等倍型フルカラーセンサ６に画像入力する為のロッ
ドアレイレンズである。ロッドアレイレンズ５、等倍型
フルカラーセンサ６、センサ出力信号増巾回路７、ハロ
ゲン露光ランプ１０が一体となって原稿走査ユニット１
１を構成し、原稿９９９を矢印（Ａ１）方向に露光走査
する。原稿９９９の読取るべき画像情報は、原稿走査ユ
ニット１１を露光走査することにより１ライン毎に順次
読取られる。読取られた色分解画像信号は、センサ出力
信号増巾回路７により所定電圧に増巾されたのち、信号
線５０１によりビデオ処理ユニットに入力され、ここで
信号処理される。なお、信号線５０１は信号の忠実な伝
送を保証するために同軸ケーブル構成となっている。信
号５０２は等倍型フルカラーセンサ６の駆動パルスを供
給する信号線であり、必要な駆動パルスはビデオ処理ユ
ニット１２内で全て生成される。８．９は画像信号の白
レベル補正、黒レベル補正のための白色板及び黒色板で
あり、ハロゲン露光ランプ１０で照射する事によりそれ
ぞれ所定の濃度の信号レベルを得る事ができ、ビデオ信
号の白レベル補正、黒レベル補正に使われる。In the color reader 1 shown in Fig. 1, 999 is an original, 4 is a platen glass on which the original is placed, and 5 is a halogen exposure lamp 1O that collects the reflected light image from the original that has been exposed and scanned. This is a rod array lens for inputting images to 6. A rod array lens 5, a full-color full-color sensor 6, a sensor output signal amplification circuit 7, and a halogen exposure lamp 10 are integrated into a document scanning unit 1.
1, and exposes and scans the original 999 in the direction of the arrow (A1). Image information to be read from the original document 999 is sequentially read line by line by exposing and scanning the original scanning unit 11. The read color separated image signal is amplified to a predetermined voltage by the sensor output signal amplification circuit 7, and then input to the video processing unit via the signal line 501, where the signal is processed. Note that the signal line 501 has a coaxial cable configuration to ensure faithful signal transmission. A signal 502 is a signal line that supplies drive pulses for the same-magnification full-color sensor 6, and all necessary drive pulses are generated within the video processing unit 12. Reference numeral 8.9 denotes a white plate and a black plate for correcting the white level and black level of the image signal, and by irradiating them with the halogen exposure lamp 10, a signal level of a predetermined density can be obtained, and the signal level of the video signal can be adjusted. Used for white level correction and black level correction.
１３はマイクロコンピュータを有する本実施例のカラー
リーダｌ全体の制御を司るコントロールユニットであり
、バス５０８を介して走査パネル２０における表示、キ
ー人力の制御、及びビデオ処理ユニット１２の制御等を
行う。また、ポジションセンサＳｌ、Ｓ２により信号線
５０９．５１０を介して原稿走査ユニット１１の位置を
検出する。Reference numeral 13 denotes a control unit that controls the entire color reader l of this embodiment, which includes a microcomputer, and performs display on the scanning panel 20, manual control of keys, control of the video processing unit 12, etc. via a bus 508. Further, the position of the document scanning unit 11 is detected by position sensors Sl and S2 via signal lines 509 and 510.
更に、信号線５０３により走査体１１を移動させる為の
ステッピングモータ１４をパルス駆動するステッピング
モータ駆動回路１５を、信号線５０４を介して露光ラン
プドライバ２１によりハロゲン露光ランプ１０ の０Ｎ
１０ＦＦ制御、光量制御、信号線５０５を介してのデジ
タイザ１６及び内部キー、表示部の制御等のカラーリー
ダ部１の全ての制御を行っている。Furthermore, the stepping motor drive circuit 15 for pulse-driving the stepping motor 14 for moving the scanning body 11 is controlled by the signal line 503 by the exposure lamp driver 21 via the signal line 504.
It performs all controls of the color reader section 1, such as 10FF control, light amount control, and control of the digitizer 16, internal keys, and display section via the signal line 505.
原稿露光走査時に前述した露光走査ユニット１１によっ
て読取られたカラー画像信号は、センサ出力信号増巾回
路７、信号線５０１を介してビデオ処理ユニット１２に
入力される。A color image signal read by the above-mentioned exposure scanning unit 11 during original exposure scanning is input to the video processing unit 12 via the sensor output signal amplification circuit 7 and the signal line 501.
次に第２図を用いて上述した原稿走査ユニット１１、ビ
デオ処理ユニット１２の詳細について説明する。Next, details of the above-mentioned document scanning unit 11 and video processing unit 12 will be explained using FIG.
ビデオ処理ユニット１２に入力されたカラー画像信号は
、サンプルホールド回路Ｓ／Ｈ４３により、Ｇ（グリー
ン）、Ｂ（ブルー）、Ｒ（レッド）の３色に分離される
。分離された各カラー画像信号は、アナログカラー信号
処理回路４４においてアナログ処理を行った後Ａ／Ｄ変
換され、デジタル・カラー画像信号となる。The color image signal input to the video processing unit 12 is separated into three colors, G (green), B (blue), and R (red), by the sample and hold circuit S/H 43. Each separated color image signal is subjected to analog processing in an analog color signal processing circuit 44 and then A/D converted to become a digital color image signal.
本実施例では原稿走査ユニットｌｌ内のカラー読取りセ
ンサ６は、第２図にも示す様に５領域に分割した千鳥状
に構成されている。このカラー読取りセンサ６とＦＩＦ
Ｏメモリ４６を用い、先行走査している２、４チヤンネ
ルと、残る１、 ３． ５チヤンネルの読取り位置ず
れを補正している。ＦＩＦＯメモリ４６からの位置ずれ
の補正流の信号は、点補正回路／白補正回路に入力され
、前述した白色板８、黒色板９からの反射光に応じた信
号を利用してカラー読取りセンサ６の暗時ムラや、ハロ
ゲン露光ランプ１０の光量ムラ、センサの感度バラツキ
等が補正される。In this embodiment, the color reading sensor 6 in the document scanning unit 11 is arranged in a staggered manner divided into five areas as shown in FIG. This color reading sensor 6 and FIF
Using the O memory 46, 2 and 4 channels are pre-scanned, and the remaining 1 and 3. The reading position deviation of 5 channels is corrected. The positional deviation correction flow signal from the FIFO memory 46 is input to the point correction circuit/white correction circuit, and the signal corresponding to the reflected light from the above-mentioned white plate 8 and black plate 9 is used to correct the color reading sensor 6. The dark time unevenness, the light amount unevenness of the halogen exposure lamp 10, the sensitivity variation of the sensor, etc. are corrected.
カラー読取りセンサ６の入力光量に比例したカラー画像
データはビデオインターフェイス１０１に入力され、画
像記憶装置３と接続される。Color image data proportional to the input light amount of the color reading sensor 6 is input to a video interface 101 and connected to the image storage device 3.
このビデオインターフェイス１０１は、第３図〜第６図
に示す各機能を備えている。即ち、（１）点補正／白補
正回路からの信号５５９を画像記憶装置３に出力する機
能（第３図）、（２）画像記憶装置３からの画像情報を
対数変換回路８６に入力する機能（第４図）、
（３）プリンターインターフェイス５６からの画像情報
を画像記憶装置３に出力する機能（第５図）、（４）点
補正／白補正回路からの信号５５９を、対数変換回路８
６に送る機能（第６図）、の４つの機能を有する。この
４つの機能の選択はＣＰＵ制御ライン５０８によって第
３図〜第６図に示す様に切換わる。This video interface 101 has the functions shown in FIGS. 3 to 6. Namely, (1) the function of outputting the signal 559 from the point correction/white correction circuit to the image storage device 3 (FIG. 3), and (2) the function of inputting the image information from the image storage device 3 to the logarithmic conversion circuit 86. (Fig. 4), (3) A function of outputting image information from the printer interface 56 to the image storage device 3 (Fig. 5), (4) A function of outputting the signal 559 from the point correction/white correction circuit to the logarithmic conversion circuit 8.
6 (FIG. 6). The selection of these four functions is switched by the CPU control line 508 as shown in FIGS. 3-6.
〈画像記憶部３の説明〉
次に、本実施例におけるカラーリーダｌでの読取り（取
り込み）制御、及び読取られた画像情報の画像記憶装置
３への記憶制御について説明する。<Description of Image Storage Unit 3> Next, the reading (capturing) control in the color reader 1 and the storage control of the read image information in the image storage device 3 in this embodiment will be described.
カラーリーダＩによる読取りの設定は、以下に述べるデ
ジタイザにより行われる。このデジタイザＩ６の外観図
を第７図に示す。Settings for reading by the color reader I are performed by the digitizer described below. FIG. 7 shows an external view of this digitizer I6.
第７図において、４２７はカラーリーダｌからの画像デ
ータを画像記憶装置３へ転送する為のエントリーキーで
ある。座標検知板４２０は、読取り原稿上の任意の領域
を設定したり、あるいは読取り倍率等を設定するための
ものである。ポイントペン４２１はその座標を指定する
ものである。In FIG. 7, 427 is an entry key for transferring image data from the color reader 1 to the image storage device 3. The coordinate detection plate 420 is used to set an arbitrary area on the document to be read, or to set the reading magnification or the like. Point pen 421 is used to specify the coordinates.
原稿上の任意の領域の画像データを画像記憶装置３へ転
送するには、第７図のエントリーキー４２７を押した後
、ポイントペン４２１により読取る位置を指示する。To transfer image data of an arbitrary area on the document to the image storage device 3, after pressing the entry key 427 shown in FIG. 7, the point pen 421 is used to indicate the reading position.
この読取り領域の情報は、第１図の通信ライン５０５を
介してビデオ処理ユニット１２へ送られる。ビデオ処理
ユニット１２では、この信号をＣＰＵ制御ライン５０８
によりビデオインターフェイス１０１から、画像記憶装
置３へ送る。This reading area information is sent to video processing unit 12 via communication line 505 in FIG. In the video processing unit 12, this signal is sent to the CPU control line 508.
The image is then sent from the video interface 101 to the image storage device 3.
また、第７図のエントリーキー４２７を押した後、ポイ
ントペン４２１により読み取る位置を指示しない場合は
、カラーリーダｌは、原稿９９９の原稿の大きさをブリ
スキャンにより検知し、この情報を画像読み取り領域情
報として、ビデオインターフェイスｌｏｔを介し、画像
記憶装置３へ送る。Furthermore, after pressing the entry key 427 in FIG. 7, if the reading position is not specified with the point pen 421, the color reader l detects the size of the document 999 by Bliscan, and reads this information as an image. It is sent as area information to the image storage device 3 via the video interface lot.
原稿９９９の指示した領域の情報を画像記憶装置３に送
るプロセスを説明する。The process of sending information on a designated area of the original document 999 to the image storage device 3 will be explained.
第８図にデジタイザ１６のポイントペン４２１によって
指示された領域の情報（Ａ、 Ｂ点）のアドレスの例を
示す。FIG. 8 shows an example of the addresses of the area information (points A and B) indicated by the point pen 421 of the digitizer 16.
ビデオインターフェイス１０１は、この領域情報以外に
、ＶＣＬＫ信号、ＩＴＯＰ５５１、領域信号発生回路５
１からの信号である■信号１０４等を画像データととも
に画像記憶装置３へ出力する。これらの出力信号ライン
のタイミングチャートを第９図に示す。In addition to this area information, the video interface 101 also uses a VCLK signal, an ITOP 551, an area signal generation circuit 5
The signal 104, which is a signal from 1, is outputted to the image storage device 3 together with the image data. A timing chart of these output signal lines is shown in FIG.
第９図に示すように、操作部２０のスタートボタンを押
すことにより、ステッピングモータ１４が駆動され、原
稿走査ユニット１１が走査を開始し、原稿先端に達した
ときＩＴＯＰ信号５５１が“ｌ”となり、原稿走査ユニ
ット１１がデジタイザ１６によって指定した領域に達し
、この領域を走査中ＥＮ信号１０４が“１″となる。こ
のため、藷信号１０４が“１“の間の読取りカラー画像
情報（ＤＡＴＡ１０５゜１０６．１０７）を取り込めば
よい。As shown in FIG. 9, by pressing the start button on the operation unit 20, the stepping motor 14 is driven, the document scanning unit 11 starts scanning, and when the leading edge of the document is reached, the ITOP signal 551 becomes "l". , the document scanning unit 11 reaches the area designated by the digitizer 16, and the EN signal 104 becomes "1" while scanning this area. Therefore, it is only necessary to take in the read color image information (DATA105°106.107) while the line signal 104 is "1".
以上の第９図に示す様に、カラーリーダ１からの画像デ
ータ転送は、ビデオインターフェイス１０１を第３図に
示す様に制御することにより、ＩＴＯＰ５５１、■信号
１０４の制御信号及びＶＣＬＫ信号に同期してＲデータ
１０５、Ｇデータ１０６、Ｂデータ１０７がリアルタイ
ムで画像記憶装置３へ送られる。As shown in FIG. 9 above, the image data transfer from the color reader 1 is synchronized with the ITOP 551, the control signal of the signal 104, and the VCLK signal by controlling the video interface 101 as shown in FIG. R data 105, G data 106, and B data 107 are sent to the image storage device 3 in real time.
次にこれら画像データと制御信号により、画像記憶装置
３が具体的にどのように記憶するかを第１０図（Ａ）、
（Ｂ）を参照して説明する。Next, how the image storage device 3 stores data using these image data and control signals is shown in FIG. 10(A).
This will be explained with reference to (B).
コネクタ４５５０はカラーリーダｌのビデオインターフ
ェイス１０１とケーブルを介して接続され、Ｒデータ１
０５、Ｇデータ１０６、Ｂデータ１０７はそれぞれ９４
３０Ｒ，９４３０Ｇ、９４３０Ｂを介してセレクタ４２
５０と接続されている。ビデオインターフェイスｌｏｔ
から送られるＶＣＬＫ、■信号１０４、ＩＴＯＰ５５１
は、信号ライン９４５０を通り直接システムコントロー
ラ４２１０に入力されている。また、原稿の読取りに先
だって、デジタイザ１６によって指示した領域情報は通
信ライン９４６０を通力リーダコントローラ４２７０に
入力され、ここからＣＰＵバス９６１０を介してＣＰＵ
４３６０に読取られる。The connector 4550 is connected to the video interface 101 of the color reader L via a cable, and the R data 1
05, G data 106, B data 107 are each 94
Selector 42 via 30R, 9430G, 9430B
50 is connected. video interface lot
VCLK sent from ■signal 104, ITOP551
is input directly to system controller 4210 through signal line 9450. Furthermore, prior to reading the document, the area information specified by the digitizer 16 is input to the reader controller 4270 through the communication line 9460, and from there to the CPU bus 9610.
4360.
９４３０Ｒ，９４３０Ｇ、９４３０Ｂを介してセレクタ
４２５０に入力されたＲデータ１０５、Ｇデータ１０６
、Ｂデータ１０７は、セレクタ４２５０により選択され
たのち、信号ライン９４２０Ｒ，９４２０Ｇ、９４２０
Ｂに出力され、ＦＩＦＯメモリ４０５０Ｒ，４０５０Ｇ
、４０５０Ｂに入力される。R data 105 and G data 106 input to selector 4250 via 9430R, 9430G, and 9430B
, B data 107 are selected by the selector 4250 and then sent to the signal lines 9420R, 9420G, 9420
Output to B, FIFO memory 4050R, 4050G
, 4050B.
一方同様にモニタＦｒ・ＦＯメモリ９４２１． ＲＧ
Ｂにも人力される。On the other hand, the monitor Fr/FO memory 9421. RG
B is also powered by humans.
このセレクタ４２５０の詳細構成図を第１１図に示す。A detailed configuration diagram of this selector 4250 is shown in FIG.
図示の如（、カラーリーダ１から画像記憶装置３へ画像
情報を記憶する場合、システムコントローラ４２１０か
らの制御信号５ＥＬＥＣＴ−Ａ・９４５１Ａをｌ、５Ｅ
ＬＥＣＴ−Ｂ・９４５１Ｂを１．５ＥＬＥＣＴ−Ｃ・９
４５１Ｃを０にセットし、トライステートバッファ４２
５１Ｅ、 Ｖ、 Ｒ，Ｇ、 Ｂ（７）みを生かし、
他ノトライステートバツ７７４２５５Ｅ、Ｖ、Ｒ，Ｇ、
Ｂ及び４２５６Ｅ、Ｖ、Ｒ，Ｇ、Ｂはハイインピーダン
スとする。As shown in the figure (when storing image information from the color reader 1 to the image storage device 3, the control signals 5ELECT-A and 9451A from the system controller 4210 are
LECT-B・9451B to 1.5ELECT-C・9
451C to 0, tri-state buffer 42
51E, V, R, G, B (7) Take advantage of the
Other tri-state x774255E, V, R, G,
B, 4256E, V, R, G, and B are high impedance.
同様に制御信号９４５０のうちＶＣＬＫ、■信号も５Ｅ
ＬＥＣＴ信号９４５１Ａ、Ｂ、Ｃによって選択される。Similarly, among the control signals 9450, the VCLK and ■ signals are also 5E.
Selected by LECT signals 9451A, B, and C.
今、カラーリーダｌからの画像情報を画像記憶装置３に
記憶する場合は第１１図に示すように、Ｖ ＣＬ Ｋ
、 Ｅ Ｎ信号はカラーリーダｌから出力される信号で
あり、トライステートバッファ４２５１Ｅ、 Ｖのみが
生き、ＣＬＫｉＮ９４５６．ＥＮＩＮ９４５７の信号ラ
インを通り、システムコントローラ４２１０に入力され
る。Now, when storing the image information from the color reader l in the image storage device 3, as shown in FIG.
, EN signal is a signal output from color reader l, only tri-state buffers 4251E, V are active, and CLKiN9456. It passes through the ENIN9457 signal line and is input to the system controller 4210.
また、制御信号Ｖ Ｓ Ｙ Ｎ ＣＩ Ｎ ９４５５
、 ＨＳ Ｙ Ｎ ＣＩ Ｎ９４５２は、コネクタ４５
５０から直接システムコントローラ４２１０に入力され
る。In addition, the control signal V S Y N CI N 9455
, HS YN CI N9452 is connector 45
50 directly to the system controller 4210.
さらに、セレクタ４２５０にはカラーリーダ１からの画
像情報を平均化する機能も有する。カラーリーダから入
力された信号９４３０Ｒ，９４３０Ｇ、 ９４３０Ｂは
信号ライン９４２１Ｒ，９４２１Ｇ、９４２１Ｂを通り
ＦＩＦＯメモリ４２５２Ｒ，４２５２Ｇ、４２５２Ｂに
入力される。Furthermore, the selector 4250 also has a function of averaging the image information from the color reader 1. Signals 9430R, 9430G, and 9430B input from the color reader are input to FIFO memories 4252R, 4252G, and 4252B through signal lines 9421R, 9421G, and 9421B.
ＦＩＦＯメモリ４２５２Ｒ，４２５２Ｇ、４２５２Ｂか
らの出力は、画像情報９４２１Ｒ，９４２１Ｇ、 ９４
２１Ｂに対し、１主走査遅れの信号であり、信号ライン
９４２２Ｒ，９４２２Ｇ、 ９４２２Ｂを通り、加算
器４２５３Ｒ。The output from the FIFO memories 4252R, 4252G, 4252B is image information 9421R, 9421G, 94
It is a signal delayed by one main scanning with respect to 21B, and passes through signal lines 9422R, 9422G, and 9422B to adder 4253R.
４２５３Ｇ、 ４２５３Ｂに入力される。また、加算器
４２５３Ｒ。It is input to 4253G and 4253B. Also, an adder 4253R.
４２５３Ｇ、 ４２５３Ｂにはセレクタ４２５１Ｒ，４
２５１Ｇ。4253G and 4253B have selectors 4251R and 4
251G.
４２５１Ｂからの信号９４２１Ｒ，９４２１Ｇ、 ９４
２１Ｂが入力されている。加算器４２５３Ｒ，４２５３
Ｂ、 ４２５３Ｇは主走査方向２画素、副走査方向２画
素、すなわち４画素の平均をとり、信号ライン９４２３
Ｒ，９４２３Ｇ。Signals 9421R, 9421G, 94 from 4251B
21B is input. Adder 4253R, 4253
B, 4253G takes the average of 2 pixels in the main scanning direction and 2 pixels in the sub-scanning direction, that is, 4 pixels, and the signal line 9423
R, 9423G.
９４２３Ｂに出力する。Output to 9423B.
セレクタ４２５４Ｒ，４２５４Ｇ、 ４２５４Ｂはカラ
ーリーダ１からの画像信号９４２１Ｒ，９４２１Ｇ、
９４２１Ｂまたは加算平均された信号９４２３Ｒ，９４
２３Ｇ、 ９４２３Ｂの選択を行い、信号９４２０Ｒ，
９４２０Ｇ、９４２０Ｂとし、ＦＩＦＯメモリ４０５０
Ｒ，４０５０Ｇ、４０５０Ｂに入力される。Selectors 4254R, 4254G, 4254B receive image signals 9421R, 9421G from color reader 1,
9421B or averaged signal 9423R, 94
23G and 9423B are selected, and the signals 9420R and 9420R are selected.
9420G, 9420B, FIFO memory 4050
It is input to R, 4050G, and 4050B.
システムコントローラ４２１０は、セレクタ４２５４Ｒ
。The system controller 4210 selector 4254R
.
４２５４Ｇ、 ４２５４Ｂからの画像データ９４２０Ｒ
，９４２０Ｇ。Image data 9420R from 4254G and 4254B
,9420G.
９４２０Ｂのうち、画像の有効領域のみをＦＩＦＯメモ
リ４０５０Ｒ，４０５０Ｇ、 ４０５０Ｂに転送する
。また、システムコントローラ４２１Ｏはこの時トリミ
ング処理及び変倍処理も同時に行う。Of the 9420B, only the valid image area is transferred to the FIFO memories 4050R, 4050G, and 4050B. Furthermore, at this time, the system controller 421O also performs trimming processing and scaling processing at the same time.
さらにＦＩＦＯメモリ４０５０Ｒ，４０５０Ｇ、４０５
０Ｂはカラーリーダ１と画像記憶装置３のクロックの違
いを吸収する。Furthermore, FIFO memory 4050R, 4050G, 405
0B absorbs the difference in clock between the color reader 1 and the image storage device 3.
本実施例のこれらの処理を第１２図の回路図、及び第１
３図のタイミングチャートを参照して以下説明する。These processes of this embodiment are shown in the circuit diagram of FIG.
This will be explained below with reference to the timing chart in FIG.
即ちセレクタ４２５３Ｒ，４２５３Ｇ、４２５３Ｂから
の、ＦＩＦＯメモリ４０５０Ｒ，４０５０Ｇ、 ４０５
０Ｂへのデータ転送に先だち、デジタイザ１６で指示さ
れた領域の主走査方向の有効領域をＣＰＵバス９６１０
によって、コンパレータ４２３２． ４２３３に書き込
む。That is, FIFO memories 4050R, 4050G, 405 from selectors 4253R, 4253G, 4253B.
Prior to data transfer to 0B, the effective area in the main scanning direction of the area specified by the digitizer 16 is transferred to the CPU bus 9610.
By comparator 4232. Write to 4233.
コンパレータ４２３２にはデジタイザ１６で指示された
領域の主走査方向におけるスタートアドレスを、コンパ
レータ４２３３にはストップアドレスを設定する。The comparator 4232 is set with a start address in the main scanning direction of the area designated by the digitizer 16, and the comparator 4233 is set with a stop address.
また、デジタイザ１６で指示された領域の副走査方向は
、セレクタ４２１３を制御してＣＰＵバス９６１０側を
選択して有効とし、ＲＡＭ４２１２に指示された領域の
有効領域には“０“データを書き込み、無効領域には“
１”データを書き込む。Further, the sub-scanning direction of the area specified by the digitizer 16 is controlled by the selector 4213 to select the CPU bus 9610 side and make it valid, and "0" data is written in the valid area of the area specified in the RAM 4212. Invalid area is “
1” Write data.
主走査方向における変倍処理はレートマルチプライヤ４
２３４にＣＰＵバス９６１０を介し、変倍率をセットす
る。また副走査方向における変倍処理はＲＡＭ４２１２
へ書き込むデータにより可能である。Rate multiplier 4 performs magnification processing in the main scanning direction.
234 via the CPU bus 9610 to set the magnification ratio. Also, the magnification processing in the sub-scanning direction is performed by RAM4212.
This is possible depending on the data written to.
第１３図はトリミング処理を施した場合のタイミングチ
ャートである。上記に述べたようにデジタイザ１６で指
示された領域のみをメモリに記憶する場合（トリミング
処理）、主走査方向のトリミング位置はコンパレータ４
２３２と４２３３にセットし、副走査方向のトリミング
位置は、セレクタ４２１３をＣＰＵバス９６１０側にし
、ＣＰＵによりＲＡＭ４２１２に書き込む（（例）トリ
ミング領域 主走査１０００〜３０４７、副走査１００
０〜５０９５）。FIG. 13 is a timing chart when trimming processing is performed. As described above, when storing only the area specified by the digitizer 16 in the memory (trimming process), the trimming position in the main scanning direction is determined by the comparator 4.
232 and 4233, and set the trimming position in the sub-scanning direction by setting the selector 4213 to the CPU bus 9610 side and writing it to the RAM 4212 by the CPU ((Example) Trimming area Main scanning 1000 to 3047, Sub-scanning 100
0-5095).
主走査方向のトリミング区間信号９１００はＨ５ＹＮＣ
ＩＮ９４５２とＣＬＫＩＮ９４５６ｉ、：同期しテカウ
ンタ４２３゜が動作し、このカウンタ出力９１０３が１
０００となったとき、コンパレータ４２３２の出力カ月
となり、フリップフロップ４２３５の出力Ｑが１となる
。続いてカウンタ出力９１０３が３０４７になったとき
コンパレータ４２３３の出力が１となり、フリップフロ
ップ４２３５の出力は１から０となる。また、第１３図
の夕〜（ミングチャートでは、等倍処理を行っているた
め、レートマルチプライヤ４２３４の出力はｌである。The trimming section signal 9100 in the main scanning direction is H5YNC
IN9452 and CLKIN9456i: The counter 423° operates in synchronization, and the counter output 9103 becomes 1.
When it becomes 000, the output of the comparator 4232 becomes "month", and the output Q of the flip-flop 4235 becomes "1". Subsequently, when the counter output 9103 becomes 3047, the output of the comparator 4233 becomes 1, and the output of the flip-flop 4235 changes from 1 to 0. In addition, in the evening chart of FIG. 13, since equal magnification processing is performed, the output of the rate multiplier 4234 is l.
トリミング区間信号９１００によってＦＩＦＯメモリ４
０５０Ｒ，Ｇ、Ｂに入力される、カラー画像情報の１０
００番地から３０４７番地までがＦＴＦＯメモリ４０５
０Ｒ，Ｇ、Ｂに書き込まれる。FIFO memory 4 according to trimming interval signal 9100
10 of color image information input to 050R, G, B
From address 00 to address 3047 is FTFO memory 405
Written to 0R, G, B.
また、コンパレータ４２３１からはＨ３ＹＮＣＩＮ９４
５２に対し、１画素分遅れた信号９１０２を出力する。Also, from comparator 4231, H3YNCIN94
52, a signal 9102 delayed by one pixel is output.
このようにＦＩＦＯメモリ４０５０Ｒ，Ｇ、Ｂの−Ｒ３
ＴＷ入力、Ｒ５ＴＲ入力に位相差を持たせることにより
、ＦＴＦ○メモリ４０５０Ｒ，Ｇ、 Ｂに入力されてい
る、ＣＬＫＩＮ９４５６とＣＬＫ９４５３の周期の違い
を吸収する。In this way -R3 of FIFO memory 4050R, G, B
By giving a phase difference to the TW input and R5TR input, the difference in the cycle of CLKIN9456 and CLK9453 input to FTF○ memory 4050R, G, and B is absorbed.
次に、副走査方向のトリミングは、まず、セレクタ４２
１３を制御したカウンタ４２１４側を選択して有効とし
、■笥Ｔ丁ｌＮ９４５５、「−ＴでｌＮ９４５２に同期
した区間信号９１０４をＲＡＭ４２１２から出力する。Next, for trimming in the sub-scanning direction, first selector 42
Select the counter 4214 side that controlled 13 and make it valid, and output the section signal 9104 synchronized with IN9452 at -T from RAM4212.
区間信号９１０４はフリップフロップ４２１１で信号９
１０２と同期をとり、ＦＩＦＯメモリ４０５０Ｒ。The section signal 9104 is converted to the signal 9 by the flip-flop 4211.
102 and FIFO memory 4050R.
Ｇ、 Ｂのリセットリードに入力する。すなわちＦＩＦ
Ｏメモリ４０５０Ｒ，Ｇ、Ｂに記憶された画像情報は、
トリミング信号９１０１が“０”の区間のみ出力される
（ｎ′〜ｍ ）。Input to G and B reset leads. i.e. FIF
The image information stored in the O memories 4050R, G, and B is
The trimming signal 9101 is output only during the period of "0"(n' to m).
以上の説明においては、トリミング処理のみを説明した
が、トリミングと同時に変倍処理も可能である。主走査
方向の変倍はレートマルチプライヤ４２３４に変倍率を
ＣＰＵバス９６１０を介し設定する。また副走査はＲＡ
Ｍ４２１２へ書き込むデータにより変倍処理が可能であ
る。In the above description, only the trimming process has been described, but the scaling process can be performed simultaneously with the trimming. For scaling in the main scanning direction, a scaling factor is set in the rate multiplier 4234 via the CPU bus 9610. Also, sub-scanning is RA
Scaling processing is possible depending on the data written to M4212.
第１４図にトリミング処理及び変倍処理（５０％ ）を
施した場合のタイミングチャートを示す。FIG. 14 shows a timing chart when trimming processing and scaling processing (50%) are performed.
第１４図はセレクタ４２５４Ｒ，Ｇ、 Ｂからの画像デ
ータを変倍処理して５０％縮小し、ＦＩＦＯメモリ４０
５０Ｒ，Ｇ、Ｂに転送した場合のタイミングチャート例
を示す図である。FIG. 14 shows that the image data from selectors 4254R, G, and B are scaled and reduced by 50%, and then transferred to the FIFO memory 40.
50 is a diagram showing an example of a timing chart when data is transferred to 50R, G, and B.
第１２図のレートマルチプライヤ４２３４にＣＰＵバス
９６１０を介し５０％縮小の設定値をセットする。A setting value of 50% reduction is set in the rate multiplier 4234 in FIG. 12 via the CPU bus 9610.
このときレートマルチプライヤ９１０６の出力は第１４
図に示すように主走査方向１画素毎に“０“と“ｌ“が
繰り返された波形となる。この信号９１０６とコンパレ
ータ４２３２．４２３３で作られた区間信号９１０５と
の論理積信号９１００がＦＩＦＯメモリ４０５０Ｒ。At this time, the output of the rate multiplier 9106 is the 14th
As shown in the figure, the waveform has "0" and "l" repeated for each pixel in the main scanning direction. The AND signal 9100 of this signal 9106 and the interval signal 9105 created by the comparators 4232 and 4233 is the FIFO memory 4050R.
Ｇ、 Ｂへのライトイネーブルを制御することにより
縮小を行う。Reduction is performed by controlling write enable to G and B.
また、副走査は第１４図図示のようにＲＡＭ４２１２へ
の書き込みデータ（ＦＩＦＯメモリ４０５０Ｒ，Ｇ。Further, in the sub-scanning, write data (FIFO memories 4050R and 4050G) to the RAM 4212 is performed as shown in FIG.
Ｂへのり−ドイネーブル信号）を画像データ有効領域内
で“１”（読み出し禁止）にすることにより、５０％縮
小された画像データのみが画像メモリ４０６０Ｒ，Ｇ、
Ｂに送られる。第１４図の場合においては、リードイ
ネーブル信号９１０１は１１”、“０“データを交互に
くりかえすことにより５０％縮小を行っている。By setting the 50% reduced image data to "1" (reading prohibited) within the image data valid area (enable signal) to the image memory 4060R, G,
Sent to B. In the case of FIG. 14, the read enable signal 9101 is reduced by 50% by alternately repeating 11" and "0" data.
すなわち、主走査方向のトリミング及び変倍処理はＦＩ
ＦＯメモリ４０５０Ｒ，Ｇ、Ｂのライトイネーブルを制
御し、副走査方向のトリミング及び変倍処理はＦＩＦＯ
メモリ４０５０Ｒ，Ｇ、Ｂのリードイネーブルを制御す
る。In other words, trimming and scaling processing in the main scanning direction are performed by FI.
Controls the write enable of FO memories 4050R, G, and B, and performs trimming and scaling processing in the sub-scanning direction using FIFO.
Controls read enable of memories 4050R, G, and B.
次に、ＦＩＦＯメモリ４０５０Ｒ，４０５０Ｇ、４０５
０Ｂからメモリ４０６０Ｒ，４０６０Ｇ、 ４０６０Ｂ
への画像データの転送は、カウンタＯ（４０８０−０）
と制御ライン９１０１によって行われる。Next, FIFO memory 4050R, 4050G, 405
From 0B to memory 4060R, 4060G, 4060B
Transfer of image data to counter O (4080-0)
and control line 9101.
制御ライン９１０１はＦＩＦＯメモリ、４０５０Ｒ，Ｇ
。Control line 9101 is FIFO memory, 4050R,G
.
Ｂのリードイネーブル信号であり、かつカウンタ４０８
０−０イネ一ブル信号及びメモリ４０６０Ｒ，Ｇ。B read enable signal and counter 408
0-0 enable signal and memory 4060R,G.
Ｂのライトイネーブル信号でもある。It is also a write enable signal for B.
制御ライン９】Ｏｌが０″のときＦＩＦ○メモリ４０５
０Ｒ。Control line 9] When Ol is 0'', FIF○ memory 405
0R.
Ｇ、 Ｂから読み出された画像データはトライステート
バッファ９０９０ ’Ｒ，Ｇ、 Ｂを通りメモリ４０６
０Ｒ。The image data read from G and B passes through the tri-state buffer 9090'R, G and B and is transferred to the memory 406.
0R.
Ｇ、 Ｂに入力される。このときカウンタ４０８０−
０のイネーブルも０″となっており、ＣＬＫ９４５３に
同期してカウントｕｐした信号９１２０−０がカウンタ
４０８０−０から出力され、セレクタ４０７０を通りメ
モリ４０６０Ｒ，Ｇ、 ＢのＡＤＲ９１１０に入力さ
れる。Input to G and B. At this time, the counter 4080-
The enable of 0 is also 0'', and the signal 9120-0 counted up in synchronization with CLK 9453 is output from the counter 4080-0, passes through the selector 4070, and is input to the ADR 9110 of the memories 4060R, G, and B.
また、このときメモリ４０６０Ｒ，Ｇ、Ｂのライトイネ
ーブルＷＥ９１０１も“０”となっているから、メモリ
４０６０Ｒ，Ｇ、Ｂに入力されている画像データ９０９
０Ｒ，Ｇ、Ｂが記憶される。Also, at this time, the write enable WE9101 of the memories 4060R, G, and B is also "0", so the image data 909 input to the memories 4060R, G, and B
0R, G, B are stored.
なお、本実施例におけるメモリ容量は各色１Ｍバイトで
あるため、第８図における読取り領域の画像データを５
０％縮小することにより、読取り画像データは本画像記
憶装置３がもつメモリの最大容量のデータに変換され、
記憶されている。Note that since the memory capacity in this embodiment is 1M bytes for each color, the image data in the reading area in FIG.
By reducing the read image data by 0%, the read image data is converted to data of the maximum capacity of the memory of the image storage device 3,
remembered.
また、以上の実施例ではＣＰＵ４３６０は、Ａ３原稿の
デジタイザ１６で指示された領域の情報から有効領域を
算出し、コンパレータ４２３１〜４２３３． レートマ
ルチプライヤ４２３４及びＲＡＭ４２１２に対応するデ
ータをセットする。Further, in the above embodiment, the CPU 4360 calculates the effective area from the information of the area specified by the digitizer 16 of the A3 document, and calculates the effective area using the comparators 4231 to 4233. Set data corresponding to rate multiplier 4234 and RAM 4212.
本実施例では、読取り画像のデータ容量が具備する画像
メモリ容量よりも多いため縮小処理を行い、記憶可能な
容量に変換した後画像メモリに記憶した。しかし、読取
り画像のデータ容量が具備する画像メモリ容量よりも少
ない場合は第１５図のＣＬＲ信号９１７１をｌ“にする
ことによって複数の画面を同時に画像メモリ内に記憶す
ることが可能である。この場合はデジタイザ１６で指示
された領域のメモリへの書き込みを制御するコンパレー
タ４２３２．４．２３３には、トリミング情報データを
レートマルチプライヤ４２３４には等倍の設定を行う。In this embodiment, since the data capacity of the read image was larger than the image memory capacity, a reduction process was performed, and the data was converted to a storable capacity and then stored in the image memory. However, if the data capacity of the read image is smaller than the image memory capacity, multiple screens can be stored simultaneously in the image memory by setting the CLR signal 9171 in FIG. 15 to l". In this case, the trimming information data is set to the comparator 4232.4.233 that controls writing of the area designated by the digitizer 16 to the memory, and the rate multiplier 4234 is set to the same size.
またＲＡＭ４２１２への書込みデータは、画像有効領域
は全て“０”をそれ以外は“ｌ”とし、等倍の設定とす
る。Furthermore, the data written to the RAM 4212 is set to "0" in all image valid areas and "1" in other areas, and set to the same size.
また、読取り画像のアスペクト比（縦・横の比）を保っ
たままメモリに記憶するために、まずＣＰＵ４３６０は
デジタイザ１６から送られて来た領域情報から、有効画
素数“Ｘ”を求める。次に画像記憶メモリの最大容量“
ｙ”から、次式により２を求める。Further, in order to store the read image in the memory while maintaining its aspect ratio (vertical/horizontal ratio), the CPU 4360 first calculates the number of effective pixels "X" from the area information sent from the digitizer 16. Next, the maximum capacity of image storage memory “
y'', calculate 2 using the following formula.
−Ｘ １００ ＝ ｚ
この結果、
（１）ｚ≧１００のときはレートマルチプライヤ４２３
４の設定は１００％ＲＡＭ４２１２に有効画像領域の全
てを“０”とし等倍で記憶する。-X 100 = z As a result, (1) When z≧100, rate multiplier 423
Setting 4 stores the entire effective image area as "0" in the 100% RAM 4212 at the same size.
（２）ｚ＜１００のときはレートマルチプライヤ４２３
４の設定及びＲＡＭ４２１２ともに２％の縮小を行い、
アスペクト比を保ったまま、メモリの最大容量に記憶す
る。(2) When z<100, rate multiplier 423
4 settings and RAM4212 are both reduced by 2%,
Store to maximum memory capacity while maintaining aspect ratio.
この場合においても、ＲＡ Ｍ ４２１．２に書込むデ
ータは、縮小率“２”に対応して“ビ、“０″のデータ
を適時書込めばよい。Even in this case, the data to be written in the RAM 421.2 may be "0" data corresponding to the reduction ratio "2" at a timely manner.
このように制御することにより、画像記憶装置３内のみ
の制御で入力画像のアスペクト比を保ったまま、任意の
変倍処理が容易な制御で可能となり、読取り画像の効果
的な認識が可能となる。また同時にメモリ容量の利用効
率を最大とすることが可能である。By controlling in this manner, arbitrary scaling processing can be performed with easy control while maintaining the aspect ratio of the input image by controlling only within the image storage device 3, and effective recognition of the read image is possible. Become. At the same time, it is possible to maximize the utilization efficiency of memory capacity.
また、以上に述べた設定は、画像格納メモリ（メモリＡ
、Ｂ、Ｃ）ディスプレイ（メモリＭ）とも独立に設定可
能となっており、画像格納する際、別々の変倍率で同じ
画像を同時に別々のメモリ例えば前述した様にメモリＡ
、Ｂ、ＣとメモリＭなどに格納できる。The settings described above also apply to the image storage memory (memory A).
, B, C) displays (memory M) can be set independently, and when storing an image, the same image can be stored at different magnifications in different memories, for example, memory A as mentioned above.
, B, C, and memory M.
くＳｖ録再生機インターフェイスの説明〉本実施例シス
テムは、第１図図示のようにＳｖ録再生機３１からのビ
デオ画像を画像記憶装置３に記憶し、モニタテレビ３２
やカラープリンタ２へ出力することも可能である。また
、画像処理装置３は入力した画像のハンドリングをも行
う。Description of Sv Recording/Playback Machine Interface> As shown in FIG.
It is also possible to output to a color printer 2. The image processing device 3 also handles input images.
以下に、Ｓｖ録再生機３１からのビデオ画像を画像記憶
装置３への取り込みについて説明する。In the following, a description will be given of how a video image from the Sv recording/reproducing device 31 is taken into the image storage device 3.
まず、Ｓｖ録再生機３１からのビデオ画像の画像記憶装
置３への取り込み制御について、第１０図（Ａ）。First, FIG. 10(A) shows the control of importing video images from the Sv recording/reproducing device 31 into the image storage device 3.
（Ｂ）の画像記憶装置３のブロック構成図を参照して以
下に説明する。The following description will be made with reference to a block diagram of the image storage device 3 shown in FIG.
Ｓｖ録再生機３１よりのビデオ画像は、アナログインタ
ーフェイス４５００を介してＮＴＳＣコンポジット信号
９０００の形で入力され、デコーダ４０００によりセパ
レー）Ｒ，Ｇ、Ｂ信号、及びコンポジツ）ＳＹＮＣ信号
の４つの信号である９０１５Ｒ，Ｇ。The video image from the Sv recorder/player 31 is input in the form of an NTSC composite signal 9000 via an analog interface 4500, and is separated by a decoder 4000 into four signals: R, G, B signals, and composite SYNC signal. 9015R,G.
Ｂ、 Ｓに分離される。It is separated into B and S.
また、デコーダ４０００は、アナログインターフェイス
４５１０からのＹ（輝度）／Ｃ（クロマ）信号９０１０
も合わせて上記と同様にデコードする。The decoder 4000 also receives a Y (luminance)/C (chroma) signal 9010 from an analog interface 4510.
are also decoded in the same way as above.
セレクタ４０１Ｏへの９０２ＯＲ，９０２０Ｇ、９０２
０Ｂ。902OR, 9020G, 902 to selector 401O
0B.
９０２Ｏ３の各信号は、セパレートＲ，Ｇ、 Ｂ信号
及びコンポジット５ＹＮＣ信号の形での入力信号である
。なお、スイッチ４５３０は信号９０３０Ｒ〜Ｓと９０
１５、Ｒ−５のどちらかの入力を選択して切換えるため
のセレクタ４０１０を制御するスイッチである。スイッ
チ４５３０が開放状態のとき信号９０３０Ｒ−３を選択
し、閉成している時に信号に９０１５Ｒ−３を選択する
。The 902O3 signals are input signals in the form of separate R, G, B signals and a composite 5YNC signal. Note that the switch 4530 connects signals 9030R to 9030S and 9030
This is a switch that controls a selector 4010 for selecting and switching between inputs 15 and 15 and R-5. When switch 4530 is open, it selects signal 9030R-3, and when it is closed, it selects signal 9015R-3.
セレクタ４０１０によって選択されたセパレートＲ，Ｇ
、 Ｂ信号としての９０５ＯＲ，９０５０Ｇ、９０５０
Ｂの各信号は、Ａ／Ｄコンバータ４０２０Ｒ，４０２０
Ｇ。Separate R and G selected by selector 4010
, 905OR, 9050G, 9050 as B signal
Each signal of B is sent to A/D converters 4020R, 4020
G.
４０２０Ｂによってアナログ／デジタル変換される。Analog/digital conversion is performed by 4020B.
また、選択されたコンポジット５ＹＮＣ信号９０５０Ｓ
は、ＴＢＣ／ＨＶ分離回路４０３０に入力され、該ＴＢ
Ｃ／ＨＶ分離回路４０３０により、コンポジット５ＹＮ
Ｃ信号９０５０Ｓからクロック信号９０６０Ｃ。In addition, the selected composite 5YNC signal 9050S
is input to the TBC/HV separation circuit 4030, and the TB
Composite 5YN by C/HV separation circuit 4030
C signal 9050S to clock signal 9060C.
水平同期信号９０６０Ｈ及び垂直同期信号９０６０Ｖが
生成される。これらの同期信号は、システムコントロー
ラ４２１０に供給される。A horizontal synchronization signal 9060H and a vertical synchronization signal 9060V are generated. These synchronization signals are provided to system controller 4210.
本実施例のＴＢＣ／ＨＶ分離回路４０３０より出力され
るＴＶＣＬＫ９０６０Ｃ信号は１２ 、２５ Ｍ Ｈｚ
のクロック信号、ＴＶＨ３ＹＮで９０６０Ｂ信号はパル
ス幅６３．５ μＳ （７）信号、ＴＶＶＳＹＮＣ９０
６０Ｖ信号はパルス幅１６．７ｍＳの信号である。The TVCLK9060C signal output from the TBC/HV separation circuit 4030 of this embodiment has a frequency of 12 and 25 MHz.
The clock signal of TVH3YN and 9060B signal has a pulse width of 63.5 μS (7) Signal, TVVSYNC90
The 60V signal has a pulse width of 16.7 mS.
ＦＩＦＯメモリ４０５０Ｒ，４０５０Ｇ、４０５０Ｂは
、ＴＶＨ５ＹＮＣ９０６０Ｈ信号によってリセットされ
、“０″番地からＴＶＣＬＫ９０６０Ｃ信号に同期して
、データ９０６０Ｒ，９０６０Ｇ、 ９０６０Ｂを書
き込む。このＦＩＦＯメモリ４０５０Ｒ，４０５０Ｇ、
４０５０Ｂの書き込みは、システムコントローラ４２１
０から出力されるＷＥ信号９１００の付勢されている時
に行われる。The FIFO memories 4050R, 4050G, and 4050B are reset by the TVH5YNC9060H signal, and data 9060R, 9060G, and 9060B are written from address "0" in synchronization with the TVCLK9060C signal. This FIFO memory 4050R, 4050G,
4050B is written by the system controller 421
This is performed when the WE signal 9100 output from 0 is activated.
このＷ１信号９１００によるこのＦＩＦＯメモリ４０５
０Ｒ，４０５０Ｇ、 ４０５０Ｂの書き込み制御の詳
細を以下に説明する。This FIFO memory 405 by this W1 signal 9100
Details of write control for 0R, 4050G, and 4050B will be explained below.
本実施例におけるＳｖ録再生機３１はＮＴＳＣ規格であ
る。このため、Ｓｖ録再生機３１よりのビデオ画像をデ
ジタル化した場合、６４０画素（Ｈ）Ｘ４８０画素（Ｖ
）の画面容量となる。従って、まず画像記憶装置３のＣ
ＰＵ４３６０は、コンパレータ４２３２゜４２３３に主
走査方向６４０画素となるように設定値を書き込む。次
にセレクタ４２１３の入力をＣＰＵバス９６１０側にし
、このＲＡＭ４２１３に副走査方向４８０画素分の“Ｏ
“を書き込む。The Sv recording/reproducing device 31 in this embodiment conforms to the NTSC standard. For this reason, when the video image from the Sv recording/playback device 31 is digitized, it has 640 pixels (H) x 480 pixels (V
) screen capacity. Therefore, first, C of the image storage device 3 is
The PU 4360 writes setting values to the comparators 4232 and 4233 so that there are 640 pixels in the main scanning direction. Next, the input of the selector 4213 is set to the CPU bus 9610 side, and this RAM 4213 has “O” for 480 pixels in the sub-scanning direction.
Write “.
また、主走査方向の倍率を設定するレートマルチプライ
ヤ４２３４に１００％のデータを設定する。Furthermore, 100% data is set in the rate multiplier 4234 that sets the magnification in the main scanning direction.
ＳＶ録再生機３１の画像情報をメモリ４０６０Ｒ。The image information of the SV recording/playback device 31 is stored in the memory 4060R.
Ｇ、 Ｂに記憶する場合、システムコントローラ４２１
０は、ＴＢＣ／ＨＶ分離回路４０３０から出力されるＴ
ＶＶＳＹＮＣ９０６０Ｖ、 ＴＶＨ３ＹＮＣ９０６０Ｈ
，ＴＶＣＬＫ９０６０Ｃは第１２図に示すＶＳＹＮＣＴ
Ｎ９４５５． Ｈ３ＹＮＣＩＮ９４５２、ＣＬＫＩＮ９
４５６に接続される。When storing in G and B, the system controller 421
0 is the T output from the TBC/HV separation circuit 4030.
VVSYNC9060V, TVH3YNC9060H
, TVCLK9060C is the VSYNCT shown in FIG.
N9455. H3YNCIN9452, CLKIN9
456.
上述したように、画像制御信号をＳｖ録再生機インター
フェイス側にすることにより、Ａ／Ｄコンバータ４０２
０Ｒ，４０２０Ｇ、 ４０２０Ｂからの出力信号である
９０６０Ｒ，９０６０Ｇ、９０６０Ｂのビデオ画像の１
主走査分のデータが、ＦＩＦＯメモリ４０５０Ｒ。As described above, by sending the image control signal to the Sv recording/player interface side, the A/D converter 402
1 of the video images of 9060R, 9060G, 9060B which are output signals from 0R, 4020G, 4020B
Main scanning data is stored in FIFO memory 4050R.
４０５０Ｇ、４０５０Ｂに等倍で記憶される。It is stored in 4050G and 4050B at the same size.
一方、入力Ｓｖビデオ画像を縮小して、ＦＩＦＯメモリ
４０５０Ｒ，４０５０Ｇ、 ４０５０Ｂに記憶する場合
は、レートマルチプライヤ４２３４に縮小率を設定する
とともに画像有効領域内のＲＡＭ４２１２のデータを縮
小率に応じて“ｌ”にすることにより、縮小が可能であ
る。On the other hand, when reducing the input Sv video image and storing it in the FIFO memories 4050R, 4050G, and 4050B, the reduction rate is set in the rate multiplier 4234, and the data in the RAM 4212 in the image effective area is changed according to the reduction rate. Reduction is possible by setting the value to l''.
ＦＩＦＯ４０５０Ｒ，，４０５０Ｇ、４０５０Ｂから４
０６ＯＲ。FIFO4050R, 4050G, 4050B to 4
06OR.
４０６０Ｇ、 ４０６０Ｂへのデータ転送は、上述し
たカラーリーダ１から４０６ＯＲ，４０６０Ｇ、４０６
０Ｂへのデータ書き込み制御と同様である。Data transfer to 4060G, 4060B is from color reader 1 mentioned above to 406OR, 4060G, 406
This is similar to data write control to 0B.
また本実施例のＳＶ録再生機３１はＮＴＳＣ規格のもの
であり、主走査方向、副走査方向のデジタル画像のアス
ペクト比は４：３の場合を例に説明したが、将来のテレ
ビジョンの規格と予想されるＨＤＴＶ規格のアスペクト
比１６：９に対しても、第１２図のコンパレータ４２３
２．４２３３及びＲＡＭ４２１２の内容を書きかえるこ
とにより対応可能である。Furthermore, the SV recording/playback device 31 of this embodiment is of the NTSC standard, and the aspect ratio of the digital image in the main scanning direction and the sub-scanning direction is 4:3. Even for the expected aspect ratio of 16:9 in the HDTV standard, the comparator 423 in FIG.
This can be handled by rewriting the contents of 2.4233 and RAM4212.
また、本実施例のメモリ容量の２Ｍバイトに対し、ＮＴ
ＳＣ規格の１画面の容量は約０．３Ｍバイトであるため
、６画面の画像を記憶することが可能である。In addition, for the memory capacity of 2M bytes in this embodiment, NT
Since the capacity of one screen according to the SC standard is approximately 0.3 MB, it is possible to store images of 6 screens.
この６画面の記憶も第１５図に示すＣＬＲ９１７１を“
ｌ”にすることにより可能である。The memory of these six screens is also stored in the CLR9171 shown in Figure 15.
This is possible by setting it to 1".
又、ＨＤＴＶ規格における１８４０画素（主走査方向）
Ｘ １０３５ （副走査） ノ場合ハ、ＣＬＲ９１７
１ヲ“０”にすることによって２Ｍバイトのメモリに１
画面記憶することができる。Also, 1840 pixels (main scanning direction) according to the HDTV standard
X 1035 (sub-scanning) In case of C, CLR917
By setting 1 to “0”, 1 is added to the 2M byte memory.
The screen can be memorized.
更に又、ビデオ機器のハイバンド化に対応することも可
能である。即ち、本実施例のＴＢＣ／ＨＶ分離回路４０
３０から出力されるＴ Ｖ ＣＬ Ｋを高めることによ
って主走査方向の読取り画素数を多くすることが可能で
ある。Furthermore, it is also possible to support high-band video equipment. That is, the TBC/HV separation circuit 40 of this embodiment
It is possible to increase the number of pixels read in the main scanning direction by increasing the T V CL K output from 30.
く画像記憶装置よりの続出し処理〉
次に、以上説明した画像記憶装置３のメモリ４０６０Ｒ
。Next, the memory 4060R of the image storage device 3 described above
.
４０６０Ｇ、 ４０６０Ｂよりの画像データの読み出
し処理について説明する。The process of reading image data from 4060G and 4060B will be explained.
このメモリからの画像出力をカラープリンタ２で画像形
成を行う場合の指示入力等はおもに上述した第７図に示
すデジタイザ６によって行われる。When outputting an image from this memory to form an image on the color printer 2, inputting instructions and the like is mainly performed by the digitizer 6 shown in FIG. 7 mentioned above.
第７図のキー４２８は、４０６０Ｒ，４０６０Ｇ、 ４
０６０Ｂからの画像データをカラープリンタ２で記録紙
の大きさに応じて画像形成を行うためのエントリーキー
である。また、キー４２９はデジタイザ１６の座標検知
板４２０と、ポイントベン４２１で指示された位置に画
像を形成するためのエントリーキーである。The keys 428 in FIG. 7 are 4060R, 4060G, 4
This is an entry key for forming an image using the image data from 060B in the color printer 2 according to the size of the recording paper. Further, a key 429 is an entry key for forming an image at a position indicated by the coordinate detection plate 420 of the digitizer 16 and the point ben 421.
まず最初に記録紙の大きさに応じて画像形成を行う実施
例、次にデジタイザで指示された領域に画像を形成する
実施例について説明する。First, an embodiment in which an image is formed according to the size of recording paper, and then an embodiment in which an image is formed in an area designated by a digitizer will be described.
く記録紙の大きさに対応した画像形成処理〉本実施例に
おいては、カラープリンタ２は第１図に示す様に２つの
カセットトレイ７３５． ７３６をもち、２種類の記録
紙がセットされている。ここでは、上段にＡ４サイズ、
下段にＡ３サイズの記録紙がセットされている。この記
録紙の選択は走査部２０の液晶タッチパネルにより選択
入力される。なお、以下の説明はＡ４サイズの記録紙へ
の複数の画像形成をする場合について行う。Image Formation Processing Corresponding to the Size of Recording Paper> In this embodiment, the color printer 2 has two cassette trays 735. as shown in FIG. 736, and two types of recording paper are set. Here, A4 size in the upper row,
A3 size recording paper is set in the lower row. This selection of recording paper is input through the liquid crystal touch panel of the scanning section 20. Note that the following description will be made regarding the case where a plurality of images are formed on A4 size recording paper.
まず、画像形成に先立ち、上述したカラーリーダｌから
画像記憶装置３への読取り画像データの入力により、カ
ラーリーダｌから後述する画像メモリ４０６０Ｒ，４０
６０Ｇ、４０６０Ｂに、例えば第１６図に示す様にそれ
ぞれ「画像０」〜「画像１５Ｊの合計１６の画像データ
を記憶させる。First, prior to image formation, read image data is inputted from the color reader 1 to the image storage device 3, and the image memory 4060R, 4060R, 4060R, 4060R, 4060
For example, as shown in FIG. 16, a total of 16 image data from "Image 0" to "Image 15J" are stored in 60G and 4060B, respectively.
次にデジタイザ１６のエントリーキー４２８を押す。Next, the entry key 428 of the digitizer 16 is pressed.
これにより不図示のＣＰＵがこのキー人力を検知し、Ａ
４サイズの記録紙に対し、自動的に画像形成位置の設定
を行なう。第１６図に示す１６の画像を形成する場合に
は、例えば画像形成位置を第１７図のように設定する。As a result, the CPU (not shown) detects this key human power, and
Image forming positions are automatically set for four sizes of recording paper. When forming 16 images shown in FIG. 16, the image forming positions are set as shown in FIG. 17, for example.
本実施例における以上の画像形成処理の詳細を第１０図
のブロック図、及び第１８図に示すタイミングチャート
を参照して以下に説明する。The details of the above image forming process in this embodiment will be explained below with reference to the block diagram in FIG. 10 and the timing chart shown in FIG. 18.
第２図に示すカラープリンタ２からプリンタインターフ
ェイス５６を介してカラーリーダｌに送られて来るＩＴ
ＯＰ信号５１１は、ビデオ処理ユニット１２内のビデオ
インターフェイス１０１に入力され、ここから画像記憶
装置３へ送られる。画像記憶装置３ではこのＩＴＯＰ信
号５５１により画像形成処理を開始する。そして、画像
記憶装置３に送られた各画像は、画像記憶装置３内の第
１０図（Ａ）、（Ｂ）に示すシステムコントローラ４２
１０の制御で画像形成される。IT sent from the color printer 2 shown in FIG. 2 to the color reader l via the printer interface 56
The OP signal 511 is input to the video interface 101 in the video processing unit 12 and is sent from there to the image storage device 3. The image storage device 3 starts image forming processing in response to this ITOP signal 551. Each image sent to the image storage device 3 is sent to the system controller 42 shown in FIGS. 10(A) and 10(B) in the image storage device 3.
Image formation is performed under the control of 10.
第１０図（Ａ）、（Ｂ）において、カウンタ０ （４０
８０−〇）の出力がセレクタ４０７０によって選択され
、メモリアドレス線９１１０によりメモリ４０６０Ｒ。In FIGS. 10(A) and (B), counter 0 (40
80-0) is selected by the selector 4070, and the output of the memory 4060R is selected by the memory address line 9110.
４０６０Ｇ、４０６０Ｂが読出しのためにアクセスされ
る。このアクセスにより各メモリ４０６０Ｒ，４０６０
Ｇ。4060G and 4060B are accessed for reading. With this access, each memory 4060R, 4060
G.
４０６０Ｂに記憶された画像データが読出され、各メモ
リからの読出し画像信号９１６０Ｒ，９１６０Ｇ。Image data stored in memory 4060B is read out, and image signals 9160R and 9160G are read from each memory.
９１６０Ｂは、ルック７ ツブテーブル（ＬＵＴ）４１
１０Ｒ。9160B is Look 7 LUT table (LUT) 41
10R.
４１１０Ｇ、４１１０Ｂに送られ、ここで人間の目の比
視感度特性に合わせるための対数変換が行われる。この
各ＬＵＴよりの変換データ９２００Ｒ，９２００Ｇ。4110G and 4110B, where logarithmic transformation is performed to match the relative luminous efficiency characteristics of the human eye. Conversion data 9200R and 9200G from each LUT.
９２００Ｂは、マスキング／黒抽出／ＵＣＲ回路４１２
０に入力される。そして、このマスキング／黒抽出／Ｕ
ＣＲ回路４１２０で画像記憶装置３のカラー画像信号の
色補正を行うとともに、黒色記録時はＵＣＲ／黒抽出を
行う。9200B is masking/black extraction/UCR circuit 412
It is input to 0. And this masking/black extraction/U
The CR circuit 4120 performs color correction of the color image signal of the image storage device 3, and also performs UCR/black extraction during black recording.
そして、これら連続してつながっているマスキング／黒
抽出／ＵＣＲ回路４１２０よりの画像信号９２１０は、
セレクタ４１３０によって各画像毎に分離され、各ＦＩ
ＦＯメモリ４１４０−０〜３に入力される。The image signal 9210 from these continuously connected masking/black extraction/UCR circuits 4120 is
Each image is separated by the selector 4130, and each FI
It is input to FO memories 4140-0 to 4140-3.
今までシーケンシャルに並んでいた各画像は、このＦＩ
ＦＯ４１４０−０〜３の作用により並列に処理可能とな
る。Each image that has been arranged sequentially up until now can be
Parallel processing is possible due to the action of FO4140-0 to FO4140-3.
この各メモリからの読出し画像信号９１６０Ｒ。A read image signal 9160R from each memory.
９１６０Ｇ、 ９１６０Ｂと各ＦＩＦＯよりの並列出力
画像情報９２６０−０〜３との関係を第１８図の上段部
に示す。図示の如く、主走査方向１ラインの画像形成に
必要な「画像０」〜「画像３」の“０”ライン目の続出
し画像情報に対応する９２６０−０〜３が、全て並列処
理可能な状態となる。The relationship between 9160G, 9160B and parallel output image information 9260-0 to 9260-3 from each FIFO is shown in the upper part of FIG. As shown in the figure, 9260-0 to 9260-3 corresponding to the successive image information of the "0" line of "Image 0" to "Image 3" necessary for image formation of one line in the main scanning direction can all be processed in parallel. state.
この並列となった各画像信号９２６０−０〜３は、次の
拡大・補間回路４１５０−０〜３に入力される。The parallel image signals 9260-0 to 9260-3 are input to the next enlargement/interpolation circuits 4150-0 to 4150-3.
拡大・補間回路４１５０−０〜３はシステムコントロー
ラ４２１０により、第１７図に示す各画像のレイアウト
となるよう制御され、第１８図に示す信号９３００−ａ
〜３の様に拡大・補間される。なお、本実施例では、１
次補間法を用いている。The enlargement/interpolation circuits 4150-0 to 4150-3 are controlled by the system controller 4210 to create the layout of each image shown in FIG. 17, and the signal 9300-a shown in FIG.
It is enlarged and interpolated as shown in ~3. Note that in this example, 1
The second order interpolation method is used.
この補間された信号９３００−０〜３は、セレクタ４１
９０に入力され、ここまで並列に処理された各画像デー
タを再びシリアルの画像データ信号とする。These interpolated signals 9300-0 to 9300-3 are transmitted to the selector 41
Each image data inputted to 90 and processed in parallel thus far is again converted into a serial image data signal.
セレクタ４１９０によりシリアル画像データに変換され
た画像信号９３３０は、エツジフィルタ回路４１８０に
よって、エツジ強調、及びスムージング（平滑化）処理
が行われる。そしてＬＵＴ４２００を通り、信号ライン
９３８０を介しセレクタ４２５０に入力される。The image signal 9330 converted into serial image data by the selector 4190 is subjected to edge enhancement and smoothing processing by the edge filter circuit 4180. The signal then passes through LUT 4200 and is input to selector 4250 via signal line 9380.
セレクタ４２５０に入力された信号は、トライステート
のゲート４２５６Ｒ，Ｇ、 Ｂ及び４２５５Ｒ，Ｇ。The signals input to the selector 4250 are tri-state gates 4256R, G, B and 4255R, G.
Ｂを通り、信号ライン９４３０Ｒ，Ｇ、 Ｂを介し、
コネクタ４５５０に出力される。B through signal lines 9430R, G, B,
It is output to connector 4550.
同様にシステムコントローラ４２１０から出力されるＥ
ＮＯＵＴ９４５４、ＣＬＫ９４５３もドライステートノ
ケート４２５６Ｅ、 Ｖ及び４２５５Ｅ、 Ｖを通
り信号ライン９４５０を介し、コネクタ４５５０に出力
される。Similarly, E outputted from the system controller 4210
NOUT 9454 and CLK 9453 also pass through dry state nodes 4256E, V and 4255E, V and are output to connector 4550 via signal line 9450.
このとき第１１図に示すトライステートのゲートを制御
する制御ライン５ＥＬＥＣＴ−Ａ ９４５１Ａ、５ＥＬ
ＥＣＴＢ ９４５１Ｂ、５ＥＬＥＣＴ−Ｃ９４５１Ｃ
は“ＯＨ“０”１“に設定する。At this time, control lines 5ELECT-A 9451A and 5EL control the tri-state gate shown in FIG.
ECTB 9451B, 5ELECT-C9451C
is set to “OH“0” and “1”.
以下、「画像Ｏ」〜「画像３」の全ての画像データの形
成が終了すると、次に「画像４」〜「画像７」、「画像
８」〜「画像１１」、「画像１２」〜「画像１５」の順
で順次画像形成され、第１７図に示す「画像０」〜［画
像１５Ｊの１６個の画像形成が行なわれる。After the formation of all the image data for "Image O" to "Image 3" is completed, the next steps are "Image 4" to "Image 7", "Image 8" to "Image 11", and "Image 12" to "Image 11". Images are sequentially formed in the order of "Image 15", and 16 images from "Image 0" to "Image 15J" shown in FIG. 17 are formed.
く任意の位置のレイアウトによる画像形成〉以上の説明
は、第１７図のように画像を自動的に形成可能に展開し
、画像形成する制御を説明したが、本実施例は以上の例
に限るものではなく、任意の画像を任意の位置に展開し
て画像形成することもできる。Forming an Image with a Layout at Any Position> The above explanation describes the control for developing and forming an image so that it can be automatically formed as shown in FIG. 17, but this embodiment is limited to the above example. It is also possible to form an image by developing an arbitrary image at an arbitrary position.
以下、この場合の例として第２０図に示す「画像０」〜
「画像３」を、図示の如く展開し、画像形成する場合を
説明する。Below, as an example of this case, "Image 0" shown in FIG.
A case will be described in which "Image 3" is developed as shown in the figure and an image is formed.
まず、上述したメモリへの画像入力制御と同様の制御に
より、カラーリーダ１から読み込んだ４個の画像情報を
、画像メモリである４０６０Ｒ，４０６０Ｇ。First, four pieces of image information read from the color reader 1 are transferred to the image memories 4060R and 4060G using the same control as the image input control to the memory described above.
４０６０Ｂへ、第１９図のように記憶させる。次にデジ
タイザ１６のエントリーキー４２９を押すことにより、
デジタイザ１６よりの読み込み画像の画像形成すべき指
定位置入力待ちとなる。4060B, as shown in FIG. Next, by pressing the entry key 429 of the digitizer 16,
The system waits for input from the digitizer 16 to specify the position where the image should be formed.
そして、ポイントペン４２１を操作して座標検知板４２
０より所望の展開位置を指定入力する。例えば展開領域
を第２０図に示す様に指定入力する。Then, operate the point pen 421 to detect the coordinates on the coordinate detection plate 42.
Specify and input the desired deployment position from 0. For example, a development area is designated and input as shown in FIG.
この場合の画像形成処理を第１０図（Ａ）、（Ｂ）のブ
ロック構成図、および第２１図、第２２図に示す゛タイ
ミングチャートを参照して以下説明する。The image forming process in this case will be described below with reference to the block diagrams shown in FIGS. 10A and 10B and the timing charts shown in FIGS. 21 and 22.
第２１図は第２０図に示す、“ｌ、 ラインにおける画
像形成時のタイミングチャート、第２２図は第２０図に
おける“ｊ２２ ラインにおける画像形成時のタイミン
グチャートである。FIG. 21 is a timing chart during image formation on the "l" line shown in FIG. 20, and FIG. 22 is a timing chart during image formation on the "j22 line" shown in FIG.
ＩＴＯＰ信号５５１は、上述と同様にプリンタ２から出
力され、システムコントローラ４２１０はこの信号に同
期して動作を開始する。The ITOP signal 551 is output from the printer 2 in the same manner as described above, and the system controller 4210 starts operating in synchronization with this signal.
なお、第２０図に示す画像のレイアウトにおいて、「画
像３」はカラーリーダ１からの画像を９０度回転したも
のとなっている。In the image layout shown in FIG. 20, "Image 3" is an image obtained by rotating the image from color reader 1 by 90 degrees.
この画像の回転処理は以下の手順で行なわれる。This image rotation process is performed in the following steps.
まず、第１０図におけるＤＭＡＣ（ダイレクトメモリア
クセスコントローラ）４３８０によって４０６ＯＲ。First, 406OR is performed by the DMAC (direct memory access controller) 4380 in FIG.
４０６０Ｇ、４０６０Ｂからワークメモリ４３９０へ画
像を転送する。次に、ＣＰＵ４３６０によってワークメ
モリ４３９０内で公知の画像の回転処理を行った後、Ｄ
ＭＡＣ４３８０によって、ワークメモリ４３９０から４
０６ＯＲ，４０６０Ｇ、４０６０Ｂへの画像の転送を行
い、画像の回転処理が行なわれることになる。Images are transferred from 4060G and 4060B to work memory 4390. Next, after the CPU 4360 performs known image rotation processing in the work memory 4390, the D
4 from work memory 4390 by MAC4380
Images will be transferred to 06OR, 4060G, and 4060B, and image rotation processing will be performed.
デジタイザ１６によってレイアウトされ、指示入力され
た各画像の位置情報は、第１図のビデオ処理ユニット１
２を介して画像記憶装置３へ送られる。The position information of each image laid out and inputted by the digitizer 16 is stored in the video processing unit 1 in FIG.
2 to the image storage device 3.
この各画像に対する展開位置情報を受取ったシステムコ
ントローラ４２１０は、各画像に対応した拡大・補間回
路４１５０−０〜３の動作許可信号９３２００〜３を発
生する。System controller 4210, which has received the expansion position information for each image, generates operation permission signals 93200-3 for enlargement/interpolation circuits 4150-0-3 corresponding to each image.
本実施例における任意の位置のレイアウトにおいては、
例えばカウンタＯ（４０８０−０）が画像０に、カウン
タ１ （４０８０−１）が画像ｌに、カウンタ２ （４
０８０−２）が画像２に、カウンタ３ （４０８０−３
）が画像３にそれぞれ対応して動作する。In the layout at any position in this example,
For example, counter O (4080-0) corresponds to image 0, counter 1 (4080-1) corresponds to image l, counter 2 (4080-0) corresponds to image
080-2) is image 2, counter 3 (4080-3
) operate corresponding to image 3.
第２０図に示す”Ｉ！、”ラインにおける画像形成時の
制御を、第２１図を参照して説明する。Control during image formation in the "I!" line shown in FIG. 20 will be explained with reference to FIG. 21.
画像メモリ４０６０Ｒ，４０６０Ｇ、４０６０Ｂからの
「画像０」の読み出しは、カウンタ０ （４０８０−０
）によって“０”番地から“０．５Ｍ″番地（第１９図
に示す「画像Ｏ」の格納領域）までを読み出す。このカ
ウンタ４０８０−０〜３の出力の切換えは、セレクタ４
０７０によって行なわれる。Reading “Image 0” from the image memories 4060R, 4060G, and 4060B is performed using counter 0 (4080-0
) reads out the data from address "0" to address "0.5M" (storage area of "image O" shown in FIG. 19). The outputs of the counters 4080-0 to 4080-3 are switched by the selector 4.
070.
同様に、「画像ｌ」の読み出しは、カウンタ！ （４０
８０１）によって“０．５Ｍ″番地から１Ｍ”番地（第
１９図に示す「画像１」の格納領域）までが読み 出さ
れる。この読み出しのタイミングを第２１図に９１６Ｏ
Ｒ，Ｇ、Ｂとして示す。Similarly, "Image l" is read using the counter! (40
801), the data from address "0.5M" to address "1M" (the storage area of "Image 1" shown in FIG. 19) is read out. The timing of this readout is shown in Figure 21 at 916O.
Shown as R, G, B.
ここで、カウンタ４０８０−２、及びカウンタ４０８０
３は、システムコントローラ４２１０からのカウンタイ
ネーブル信号９１３０−２．９１３０−３によっては動
作しない。Here, counter 4080-2 and counter 4080
3 is not activated by counter enable signals 9130-2 and 9130-3 from system controller 4210.
「画像０」及び「画像ｌ」のデータは、ＬＵＴ４１１Ｏ
Ｒ。The data of "Image 0" and "Image l" is LUT411O
R.
４１１０Ｇ、４１］ＯＢを介してマスキング／黒抽出／
ＵＣＲ回路４１２０に送られ、ここで面順次の色信号９
２１０となる。この面順次色信号９２１０は、セレクタ
４１２０によって並列化され、各画素毎に分けられてＦ
ＩＦ○メモリ４１４０−０．４１４０−１に送られる。4110G, 41] Masking/black extraction/ via OB
It is sent to the UCR circuit 4120, where the frame sequential color signal 9
It becomes 210. This frame-sequential color signal 9210 is parallelized by a selector 4120 and divided for each pixel.
It is sent to IF○ memory 4140-0.4140-1.
そして、システムコントローラ４２１０からの拡大・補
間回路４１５０−０．４１５０−１への動作許可信号９
３２０−０．９３２０−１がイネーブルとなると、拡大
・補間回路４１５０−０．４１５０−１はＦＩＦＯ読み
出し信号９２８０−０． ９２８０−１をイネーブルと
し、読出し制御を開始する。Then, an operation permission signal 9 is sent from the system controller 4210 to the enlargement/interpolation circuit 4150-0.4150-1.
320-0.9320-1 is enabled, the enlargement and interpolation circuit 4150-0.4150-1 outputs the FIFO read signal 9280-0. 9280-1 and starts read control.
ＦＩＦＯメモリ４１４０−０．４１４０−１は、この信
号９２８０−０．９２８０−１によって拡大・補間回路
４１５０−０．４１５０−１への画像データの転送を開
始する。そして、この拡大・補間回路４１５０−０゜４
１５０−１によりて、先にデジタイザ１６で指示された
領域に従ったレイアウト及び補間演算がされる。このタ
イミングを第２１図の９３００−０．９３００１に示す
。FIFO memory 4140-0.4140-1 starts transferring image data to enlargement/interpolation circuit 4150-0.4150-1 in response to signal 9280-0.9280-1. And this enlargement/interpolation circuit 4150-0°4
150-1 performs layout and interpolation calculations according to the area previously designated by the digitizer 16. This timing is shown at 9300-0.93001 in FIG.
レイアウト及び補間演算がされた「画像Ｏ」、「画像ｌ
」データは、セレクタ４１９０によって選択された後、
エツジフィルタ回路４１８０を通り、ＬＵＴ４２００に
入力される。その後のコネクタ４５５０までの処理は上
述と同様であるので説明を省略する。“Image O” and “Image L” after layout and interpolation calculations
” data is selected by selector 4190,
It passes through an edge filter circuit 4180 and is input to LUT 4200. The subsequent processing up to the connector 4550 is the same as described above, so the explanation will be omitted.
次に、第２２図を参照して、第２０図に示す“Ｉ！２ラ
インのタイミングを説明する。Next, with reference to FIG. 22, the timing of the "I!2 line" shown in FIG. 20 will be explained.
画像メモリ４０６０Ｒ，４０６０Ｇ、 ４０６０Ｂか
ら拡大・補間回路４１５０−１．４１５０−２までの処
理は上述と略同様である。The processing from the image memories 4060R, 4060G, and 4060B to the enlargement/interpolation circuits 4150-1 and 4150-2 is substantially the same as described above.
ただし、“１２″ラインにおいては、「画像１」と「画
像２」が出力されているため、カウンタ１ （４０８０
−ｉ）とカウンタ２ （４０８０−２）、ＦＩＦＯ４１
４０−１゜４１４０−２、拡大・補間回路４１５０−１
．４１５０−２が動作する。これらの制御は、システム
コントローラ４２１０からの制御信号に従って行われる
。However, in the "12" line, "Image 1" and "Image 2" are output, so the counter 1 (4080
-i) and counter 2 (4080-2), FIFO41
40-1゜4140-2, expansion/interpolation circuit 4150-1
．． 4150-2 operates. These controls are performed according to control signals from system controller 4210.
第２０図に示す如く、“１２“ラインでは、「画像ｌ」
と「画像２」が重なり合っている。この重なった部分に
おいて、どちらかの画像を画像形成するか、または両方
の画像を画像形成するかはシステムコントローラ４２１
０からの制御信号９３４０によって選択可能である。As shown in FIG. 20, in the “12” line, “Image l”
and “Image 2” overlap. In this overlapping area, the system controller 421 determines whether to form either image or both images.
It can be selected by a control signal 9340 from 0.
具体的制御は上述の場合と同様である。The specific control is the same as in the above case.
コネクタ４５５０からの信号は、ケーブルによってカラ
ーリーダｌと接続されている。このため、カラーリーダ
エのビデオインターフェイス１０１は、第５図に示す信
号ライン経路で画像記憶装置３よりの画像信号１０５を
プリンタインターフェイス５６に選択出力する。The signal from connector 4550 is connected to color reader l by a cable. Therefore, the video interface 101 of the color reader selectively outputs the image signal 105 from the image storage device 3 to the printer interface 56 through the signal line path shown in FIG.
上述した本実施例における画像形成における画像記憶装
置３よりカラープリンタ２への画像情報の転送処理の詳
細を第２３図のタイミングチャートを参照して以下に説
明する。Details of the process of transferring image information from the image storage device 3 to the color printer 2 during image formation in this embodiment described above will be described below with reference to the timing chart of FIG. 23.
上述した如く、操作部２０のスタートボタンを押すこと
によりプリンタ２が動作を始め、記録紙の搬送を開始す
る。そして、記録紙が画像形成部の先端に達するとＩＴ
ＯＰ信号５５１を出力する。このＩＴＯＰ信号５５１は
、カラーリーダ１を介して画像記憶装置３に送られる。As described above, by pressing the start button on the operation unit 20, the printer 2 starts operating and starts conveying the recording paper. When the recording paper reaches the tip of the image forming section, the IT
An OP signal 551 is output. This ITOP signal 551 is sent to the image storage device 3 via the color reader 1.
画像記憶装置３は、設定された条件のもとに各画像メモ
リ４０６０Ｒ，４０６０Ｇ。The image storage device 3 stores image memories 4060R and 4060G under set conditions.
４０６０Ｂに格納されている画像データを読み出し、上
述したレイアウト、拡大・補間等の処理を行った後、処
理された画像データをカラーリーダ１のビデオ処理ユニ
ット１２に送る。ビデオ処理ユニット１２のビデオイン
ターフェイス１０１は、送られて来たデータの種類（Ｒ
，Ｇ、 Ｂ） ／ （Ｍ、 Ｃ，Ｙ。After reading the image data stored in 4060B and performing the processing such as layout, enlargement, and interpolation as described above, the processed image data is sent to the video processing unit 12 of the color reader 1. The video interface 101 of the video processing unit 12 receives the type of data (R
, G, B) / (M, C, Y.
Ｂｋ）に応じてビデオインターフェイス１０１における
処理方法を変える。Bk), the processing method in the video interface 101 is changed depending on the video interface 101.
本実施例では、Ｍ、Ｃ，Ｙ、Ｂｋの面順次による出力の
ため、以上の動作をＭ、Ｃ，Ｙ、Ｂｋの順で４回くり返
し、画像が形成される。In this embodiment, since M, C, Y, and Bk are output sequentially, the above operation is repeated four times in the order of M, C, Y, and Bk to form an image.
〈プリンタ部〉
以上の様にビデオ処理ユニット１２で処理された画像信
号をプリントアウトするカラープリンタ２の構成を第１
図を用いて説明する。<Printer section> The configuration of the color printer 2 that prints out the image signal processed by the video processing unit 12 as described above is explained in the first section.
This will be explained using figures.
第１図のプリンタ２の構成において、７１１はスキャナ
であり、カラーリーダ１からの画像信号を光信号に変換
するレーザ出力部、多面体（例えば８面体）のポリゴン
ミラー７１２、このポリゴンミラー７１２を回転させる
モータ（不図示）およびｆ／θレンズ（結像レンズ）７
１３等を有する。７１４は図中１点鎖線で示されるスキ
ャナ７１１よりのレーザ光の光路を変更する反射ミラー
、７１５は感光ドラムである。In the configuration of the printer 2 in FIG. 1, 711 is a scanner, a laser output unit that converts the image signal from the color reader 1 into an optical signal, a polygon mirror 712 of a polyhedron (for example, an octahedron), and a rotation of this polygon mirror 712. motor (not shown) and f/θ lens (imaging lens) 7
It has 13 mag. Reference numeral 714 indicates a reflecting mirror that changes the optical path of the laser beam from the scanner 711, which is indicated by a dashed line in the figure, and 715 indicates a photosensitive drum.
レーザ出力部から出射したレーザ光は、ポリゴンミラー
７１２で反射され、ｆ／θレンズ７１３および反射ミラ
ー７１４により感光ドラム７１５の面を線状に走査（ラ
スタースキャン）し、原稿画像に対応した潜像を形成す
る。The laser beam emitted from the laser output section is reflected by a polygon mirror 712, and linearly scans (raster scan) the surface of the photosensitive drum 715 by an f/θ lens 713 and a reflecting mirror 714, thereby creating a latent image corresponding to the original image. form.
また、７１７は一次帯電器、７１８は全面露光ランプ、
７２３は転写されなかった残留トナーを回収するクリー
ナ部、７２４は転写前帯電器であり、これらの部材は感
光ドラム７１５の周囲に配設されている。７２６はレー
ザ露光によって、感光ドラム７１５の表面に形成された
静電潜像を現像する現像器ユニットであり、７３１Ｙ
（イエロー用）、７３１Ｍ（マゼンタ用）、７３１Ｃ（
シアン用）、７３１Ｂｋ （ブラック用）は感光ドラム
７１５と接して直接現像を行う現像スリーブ、７３０Ｙ
、 ７３０Ｍ、 ７３０Ｃ，７３０Ｂｋは予備トナーを
保持しておくトナーホッパー、７３２は現像剤の位相を
行うスクリューである。これらノスリーブ７３１Ｙ 〜
７３１Ｂｋ、 トｆ−；ｔ７７バー７３０Ｙ〜７３０Ｂ
ｋおよびスクリュー７３２により現像器ユニット７２６
が構成され、これらの部材は現像器ユニット７２６の回
転軸Ｐの周囲に配設されている。In addition, 717 is a primary charger, 718 is a full exposure lamp,
723 is a cleaner section that collects residual toner that has not been transferred; 724 is a pre-transfer charger; these members are arranged around the photosensitive drum 715. 726 is a developing unit that develops an electrostatic latent image formed on the surface of the photosensitive drum 715 by laser exposure;
(for yellow), 731M (for magenta), 731C (
731Bk (for black) is a developing sleeve that directly develops in contact with the photosensitive drum 715, 730Y
, 730M, 730C, and 730Bk are toner hoppers for holding spare toner, and 732 is a screw for phasing the developer. These sleeves 731Y ~
731Bk, tf-; t77 bar 730Y~730B
developer unit 726 by k and screw 732.
These members are arranged around the rotation axis P of the developing unit 726.
例えば、イエローのトナー像を形成する時は、本図の位
置でイエロートナー現像を行う。マゼンタのトナー像を
形成する時は、現像器ユニット７２６を図の軸Ｐを中心
に回転させ、感光体７１５に接する位置にマゼンタ現像
器内の現像スリーブ７３１Ｍを配設させる。シアン、ブ
ラックの現像も同様に現像器ユニット７２６を図の軸Ｐ
を中心に回転させて動作する。For example, when forming a yellow toner image, yellow toner development is performed at the position shown in this figure. When forming a magenta toner image, the developing device unit 726 is rotated around the axis P in the figure, and the developing sleeve 731M in the magenta developing device is disposed at a position in contact with the photoreceptor 715. Similarly, for cyan and black development, move the developer unit 726 along the axis P in the figure.
It operates by rotating around the center.
また、７１６は感光ドラム７１５上に形成されたトナー
像を用紙に転写する転写ドラムであり、７１９は転写ド
ラム７１６の移動位置を検出するためのアクチュエータ
板、７２０はこのアクチュエータ板７１９と近接するこ
とにより転写ドラム７１６がホームポジション位置に移
動したのを検出するポジションセンサ、７２５は転写ド
ラムクリーナ、７２７は紙押えローラ、７２８は除電器
、７２９は転写帯電器であり、これらの部材７１９，７
２０，７２５，７２７゜７２９は転写ローラ７１６の周
囲に配設されている。Further, 716 is a transfer drum that transfers the toner image formed on the photosensitive drum 715 onto paper, 719 is an actuator plate for detecting the moving position of the transfer drum 716, and 720 is a drum that is in close proximity to this actuator plate 719. 725 is a transfer drum cleaner, 727 is a paper pressing roller, 728 is a static eliminator, and 729 is a transfer charger, and these members 719, 7 are
20, 725, 727° 729 are arranged around the transfer roller 716.
一方、７３５．７３６は用紙（紙葉体）を収集する給紙
カセット、７３７，７３８はカセット７３５，７３６か
ら用紙を給紙する給紙ローラ、７３９．７４０．７４１
は給紙および搬送のタイミングをとるタイミングローラ
である。これらを経由して給紙搬送された用紙は、紙ガ
イド７４９に導かれて先端を後述のグリッパに担持され
ながら転写ドラム７１６に巻き付き、像形成過程に移行
する。On the other hand, 735.736 is a paper feed cassette that collects paper (paper sheets), 737 and 738 are paper feed rollers that feed paper from the cassettes 735 and 736, and 739.740.741
is a timing roller that takes timing of paper feeding and conveyance. The paper fed and conveyed via these is guided by a paper guide 749 and wrapped around the transfer drum 716 while its leading end is carried by a gripper (to be described later), and moves to the image forming process.
又、５５０はドラム回転モータであり、感光ドラム７１
５と転写ドラム７１６を同期回転させる。７５０は像形
成過程が終了後、用紙を転写ドラム７１６から取りはず
す剥離爪、７４２は取りはずされた用紙を搬送する搬送
ベルト、７４３は搬送ベルト７４２で搬送されて来た用
紙を定着する画像定着部であり、画像定着部７４３にお
いて、モータ取り付は部７４８に取り付けられたモータ
７４７の回転力は、伝達ギヤ７４６を介して一対の熱圧
力ローラ７４４及び７４５に伝達され、この熱圧力ロー
ラ７４４及び７４５間を搬送される用紙上の像を定着す
る。Further, 550 is a drum rotation motor, which rotates the photosensitive drum 71.
5 and the transfer drum 716 are rotated synchronously. 750 is a peeling claw that removes the paper from the transfer drum 716 after the image forming process is completed, 742 is a conveyor belt that conveys the removed paper, and 743 is an image fixing unit that fixes the paper that has been conveyed by the conveyor belt 742. In the image fixing section 743, the rotational force of a motor 747 attached to a motor mounting section 748 is transmitted to a pair of heat pressure rollers 744 and 745 via a transmission gear 746. The image on the paper conveyed between 745 and 745 is fixed.
以上の構成により成るプリンタ２のプリントアウト処理
を、第２３図のタイミングチャードも参照して以下に説
明する。The printout process of the printer 2 having the above configuration will be described below with reference to the timing chart of FIG. 23.
まず、最初のＩＴＯＰ５５１が来ると、レーザ光により
感光ドラム７１５上にＹ潜像が形成され、これが現像ユ
ニット７３１Ｙにより現像され、次いで転写ドラム上の
用紙に転写が行われ、マゼンタプリント処理が行われる
。そして、現像ユニット７２６が図の軸Ｐを中心に回動
する。First, when the first ITOP 551 arrives, a Y latent image is formed on the photosensitive drum 715 by laser light, this is developed by the developing unit 731Y, and then transferred to the paper on the transfer drum to perform magenta printing processing. . The developing unit 726 then rotates around the axis P in the figure.
次のＩＴＯＰ５５１が来ると、レーザ光により感光ドラ
ム上にＭ潜像が形成され、以下同様の動作でシアンプリ
ント処理が行われる。この動作を続いて来るＩＴＯＰ５
５１に対応してＣ，Ｂｋについても同様に行い、イエロ
ープリン［・処理、ブラックプリント処理が行われる。When the next ITOP 551 arrives, an M latent image is formed on the photosensitive drum by laser light, and cyan print processing is performed in the same manner. ITOP5 following this movement
Corresponding to No. 51, the same process is performed for C and Bk, and yellow print processing and black print processing are performed.
このようにして、像形成過程が終了すると次に剥離爪７
５０により用紙の剥離が行われ、画像定着部７４３で定
着が行われ、一連のカラー画像のプリントが終了する。In this way, when the image forming process is completed, the peeling claw 7
The paper is peeled off at step 50 and fixed at image fixing section 743, completing printing of a series of color images.
くモニタテレビインターフェイスの説明〉本実施例のシ
ステムは第１図図示のように、画像記憶装置内の画像メ
モリの内容をモニタテレビ３２に出力可能である。また
、Ｓｖ録再生機３１からのビデオ画像を出力することも
可能である。Description of Monitor TV Interface> As shown in FIG. 1, the system of this embodiment is capable of outputting the contents of the image memory in the image storage device to the monitor TV 32. It is also possible to output video images from the Sv recording/playback device 31.
以下に詳しく説明する。画像メモリ４０６０Ｒ。This will be explained in detail below. Image memory 4060R.
４０６０Ｇ、 ４０６０Ｂに記憶されているビデオ画
像データは、Ｄ Ｍ Ａ Ｃ４３８０によって読出され
、ディスプレイメモリ４４１０Ｒ，４４１０Ｇ、４４１
０Ｂ へ転送され、記憶される。The video image data stored in 4060G and 4060B is read out by DMA C4380 and sent to display memory 4410R, 4410G, 441
Transferred to 0B and stored.
また一方、前述したように所望する画像を画像メモリに
格納すると同時にディスプレイメモリにも格納する手段
もある。On the other hand, as described above, there is a means for storing a desired image in the image memory and also in the display memory at the same time.
ディスプレイメモリ４４１０Ｒ，４４１０Ｇ、４４１０
Ｂに記憶されたビデオ画像データは、ＬＵＴ４４２０Ｒ
。Display memory 4410R, 4410G, 4410
The video image data stored in B is LUT4420R
.
４４２０Ｇ、４４２０Ｂを通ってＤ／Ａコンバータ４４
３０Ｒ。D/A converter 44 through 4420G and 4420B
30R.
４４３０Ｇ、４４３０Ｂに送られ、ここでディスプレイ
コントローラ４４４０から（７）ＳＹＮＣ信号４５９０
Ｓｌ：同期して７ナログＲ信号４５９０Ｒ，Ｇ信号４５
９０Ｇ。4430G, 4430B, where the (7) SYNC signal 4590 is sent from the display controller 4440.
Sl: 7 analog R signal 4590R, G signal 45 synchronously
90G.
Ｂ信号４５９０Ｂに変換され出力される。It is converted into a B signal 4590B and output.
一方、ディスプレイコントローラ４４４ｏからはこれら
のアナログ信号の出力タイミングに同期して５ＹＮＣ信
号９６０ｏが出力される。このアナログＲ信号４５９０
Ｒ，Ｇ信号４５９０Ｇ、、Ｂ信号４５９０Ｂ。On the other hand, the display controller 444o outputs a 5YNC signal 960o in synchronization with the output timing of these analog signals. This analog R signal 4590
R, G signal 4590G, B signal 4590B.
５ＹＮＣ信号４５９０Ｓをモニタ４に接続することによ
り、画像記憶装置３の記憶内容を表示することができる
。By connecting the 5YNC signal 4590S to the monitor 4, the contents stored in the image storage device 3 can be displayed.
又、本実施例においては、ホストコンピュータ３３から
画像記憶装置３へ制御コマンドを送ることによって表示
されている画像のトリミングが可能である。Furthermore, in this embodiment, the displayed image can be trimmed by sending a control command from the host computer 33 to the image storage device 3.
ＣＰＵ４３６０は、ホストコンピュータ３３によって指
示入力された領域情報より、上述と同様の制御で、ディ
スプレイメモリ４．４１ＯＲ，４４１０Ｇ、４４１０Ｂ
から画像メモリ４０６０Ｒ，、４０６０Ｇ、 ４０６
０Ｂ ヘ有効領域のみを転送することによってトリミン
グが可能である。The CPU 4360 controls the display memories 4.41OR, 4410G, 4410B based on the area information input by the host computer 33 under the same control as described above.
From image memory 4060R, 4060G, 406
Trimming is possible by transferring only the valid area to 0B.
また、ホストコンピュータ３３からの領域指示情報に対
応して、第１２図のコンパレータ４２３２゜４２３３及
びＲＡＭ４２１２に上述した場合と同様にしてデータを
セットし、再びカラーリーダｌやＳｖ録再生機３１から
画像データを入力することにより、トリミングされた画
像データを４０６ＯＲ，４０６０Ｇ。In addition, in response to the area instruction information from the host computer 33, data is set in the comparators 4232 and 4233 and the RAM 4212 in FIG. By inputting the data, the trimmed image data is 406OR, 4060G.
４０６０Ｂに記憶することができる。4060B.
なお、４４００はモニタテレビ３２に表示されているカ
ラー画像の色調を調整するためのボリュームである。Ｃ
ＰＵ４３６０は、このボリューム４４００の抵抗値（設
定値）を読取り、この設定値からＬＵＴ４４２０Ｒ，４
４２０Ｇ、４４２０Ｂのテーブルに出力調整用補正デー
タをセットする。また、カラープリンタ２によって記録
する際にも、モニタ４の表示色と記録する色を合せるた
め、ＬＵＴ４２００のテーブルの調整用補正データをボ
リューム４４００の設定値に連動して変化させる。Note that 4400 is a volume for adjusting the tone of the color image displayed on the monitor television 32. C
PU4360 reads the resistance value (setting value) of this volume 4400, and from this setting value LUT4420R, 4
Set the output adjustment correction data in the tables 420G and 4420B. Furthermore, when recording with the color printer 2, the adjustment correction data in the table of the LUT 4200 is changed in conjunction with the setting value of the volume 4400 in order to match the display color of the monitor 4 with the color to be recorded.
次に、画像メモリ４０６０Ｒ，４０６０Ｇ、 ４０６０
Ｂに複数の画像が記憶されている場合、カラープリンタ
２で記録する際の各画像のレイアウトも、モニタテレビ
３２とホストコンピュータ３３を用いて可能である。Next, image memories 4060R, 4060G, 4060
When a plurality of images are stored in B, the layout of each image when recorded by the color printer 2 can also be done using the monitor television 32 and the host computer 33.
まずモニタテレビ３２に記録紙の大きさを表示し、この
表示を見ながら各画像のレイアウトした位置情報をホス
トコンピュータ３３によって入力することにより、カラ
ープリンタ２で記録する各画像のレイアウトが可能であ
る。First, the size of the recording paper is displayed on the monitor television 32, and by inputting the layout position information of each image through the host computer 33 while looking at this display, it is possible to layout each image to be recorded on the color printer 2. .
この時の画像メモリ４０６０Ｒ，４０６０Ｇ、４０６０
Ｂからカラープリンタ２への記憶情報の読出し制御及び
カラープリンタ２での記録制御は、上述した実施例と同
様であるので説明は省略する。Image memory at this time 4060R, 4060G, 4060
The reading control of stored information from B to the color printer 2 and the recording control in the color printer 2 are the same as those in the above-mentioned embodiment, so the explanation will be omitted.
〈実施例２〉
〈コンピュータインターフェイスの説明〉本実施例のシ
ステムは、第１図図示のようにホストコンピュータ３３
を有し、画像記憶装置３と接続されている。第１０図を
用い上記ホストコンピュータ３３とのインターフェイス
を説明する。<Embodiment 2><Description of computer interface> The system of this embodiment has a host computer 33 as shown in FIG.
and is connected to the image storage device 3. The interface with the host computer 33 will be explained using FIG.
ホストコンピュータ３３とのインターフェイスはコネク
タ４５８０によって接続されたＧＰＩＢコントローラ４
３１０にて行われる。ＧＰＩＢコントローラはＣＰＵバ
ス９６１０を介し、ＣＰ［Ｊ４３６０と接続されており
、決められたプロトコルによりホストコンピュータ３３
とのコマンドのやりとりや画像データの転送が可能であ
る。The interface with the host computer 33 is the GPIB controller 4 connected by a connector 4580.
310. The GPIB controller is connected to the CPJ4360 via the CPU bus 9610, and is connected to the host computer 33 using a predetermined protocol.
It is possible to exchange commands with and transfer image data.
例えば、ホストコンピュータ３３よりＧＰ−ＩＢを介し
て画像データが転送される場合、画像データは一ライン
ずつＧＰ−ＩＢコントローラ４３１０により受は取られ
一部ワークメモリ４３９０に格納される。格納されたデ
ータは、随時ワークメモリより画像格納メモリ及びモニ
タディスプレイメモリにＤＭＡ転送され再び新たにＧＰ
−ＩＢコントローラ４３１０よりデータを受は取り上記
の繰り回しにより画像転送を行っている。For example, when image data is transferred from the host computer 33 via the GP-IB, the image data is received line by line by the GP-IB controller 4310 and partially stored in the work memory 4390. The stored data is DMA-transferred from the work memory to the image storage memory and monitor display memory at any time, and then transferred to the new GP.
- Data is received from the IB controller 4310 and images are transferred by the above-described repetition.
第２４図は第１０図に示したワークメモリ４３６９、画
像格納メモリＡ−Ｃ，及びモニタデイスプレメモリＭの
関係を表わしたブロック図を示す。FIG. 24 is a block diagram showing the relationship among the work memory 4369, image storage memories AC, and monitor display memory M shown in FIG. 10.
ホストコンピュータからは、まずはじめに転送すべき画
像サイズが送られ、入力端子２４０１． ＧＰ−ＩＢコ
ントローラ２４０２を介してＣＰＵ２４０３に読み込ま
れる。次に画像データが一ラインずつ読み込まれ、−時
ワークメモリ２４０４に格納される。ワークメモリに格
納された画像データは、ＤＡＭコントローラ２４０５
（以下ＤＭＡＣと称す）により画像記憶メモリ２４０６
．ディスプレイメモリ２４０７に順次転送される（ここ
では簡単の為にＲ，Ｇ、 Ｂをひとまとめにしている）
。以下にその詳細を説明する。画像記憶メモリ２４０６
．ディスプレイメモリ２４０７は例えば第２５図に示す
様にアドレスを割当てられ、画像が格納されている。図
では、Ｈ方向にアドレス下位、■方向にアドレス上位が
対応している。例えば、Ａ点はＨ方向１００Ｈ，Ｖ方向
１００ ＨとするならばＡ点のアドレスは１００１００
Ｈとなる。First, the host computer sends the image size to be transferred, and the input terminal 2401. It is read into the CPU 2403 via the GP-IB controller 2402. Next, the image data is read line by line and stored in the -time work memory 2404. The image data stored in the work memory is transferred to the DAM controller 2405.
(hereinafter referred to as DMAC), the image storage memory 2406
．． Sequentially transferred to the display memory 2407 (here, R, G, and B are grouped together for simplicity)
. The details will be explained below. Image storage memory 2406
．． The display memory 2407 has addresses assigned and images stored therein, for example, as shown in FIG. In the figure, the H direction corresponds to lower addresses, and the ■ direction corresponds to upper addresses. For example, if point A is 100H in the H direction and 100H in the V direction, the address of point A is 100100.
It becomes H.
同様にディスプレイメモリもまたアドレス下位、■方向
にアドレス上位を割当てている。ここで、例えば順次送
られて来る画像を、画像格納メモリ２４０２には等倍、
ディスプレイメモリ２４０７には３／４に縮小して転送
するものとする。Similarly, the display memory also assigns lower addresses and upper addresses in the {circle around (2)} direction. Here, for example, images sent sequentially are stored in the image storage memory 2402 at the same size,
It is assumed that the image is reduced to 3/4 and transferred to the display memory 2407.
まず、前述した様にホストコンピュータから送られる画
像の画像サイズ、及び縮小率がＤＭＡＣにセットされ、
一方ＤＲＡＭコントローラ２４０８゜２４０９には格納
先頭アドレス及び縮小された場合の画像サイズがセット
される。上記設定終了後、ＣＰＵによりＤＭＡＣ２４０
５にコマンドが送られ画像の転送が開始される。First, as mentioned above, the image size and reduction rate of the image sent from the host computer are set in the DMAC,
On the other hand, the storage start address and the image size when reduced are set in the DRAM controllers 2408 and 2409. After completing the above settings, the CPU will set up the DMAC240.
A command is sent to 5 to start image transfer.
ＤＭＡＣ２４０５は、ワークメモリ２４０４に対しアド
レス及び■信号を与え画像データを読み出している。こ
のとき、アドレスは順次インクリメントしていき、ＩＨ
の読み出しが終了した時点で再びホストコンピュータよ
り次の一ラインを受は取りワークメモリに格納される。The DMAC 2405 gives an address and a signal to the work memory 2404 to read image data. At this time, the address is incremented sequentially, and IH
When reading is completed, the next line is received from the host computer again and stored in the work memory.
一方、同時にＤＲＡＭコントローラ２４０８．２４０９
にはＤＭＡＣより「σＷ丁。Meanwhile, at the same time, DRAM controller 2408.2409
From DMAC, “σW Ding.
＝ＩＯＷ２が与えられ、順次画像データが書き込まれる
様になっている。この時、ＤＲＡＭコントローラ２４０
８、 ２４０９はＩＯＷ信号をカウントし、前記セット
した先頭アドレスより書き込みアドレスを順次インクリ
メントしている。Ｈ方向の書き込みが終了した時点でＶ
方向のアドレスがインクリメントされ、次のＨの先頭か
ら書き込みが行われる。=IOW2 is given, and image data is sequentially written. At this time, the DRAM controller 240
8, 2409 counts the IOW signal and sequentially increments the write address from the set start address. When writing in the H direction is completed, V
The address in the direction is incremented, and writing is performed from the beginning of the next H.
上記転送が行われる際、ＤＭＡＣはｒｏｗに対してレー
トマルチプライヤと同様の機能を持っており、従ってＩ
ＯＷを間引くことにより縮小を行っている。例えば前記
した様に３／４の縮小を設定した場合、ＤＭＡＣはＩ）
方向については４回に１回１０Ｗを間引き、■方向につ
いては４ラインにつき１ラインの区間ＩＯＷを出さない
様な構成となっており、結果としてＩＯＷによるメモリ
へのい書き込みを制御することにより縮小を行っている
。When the above transfer is performed, the DMAC has a function similar to a rate multiplier for row, and therefore the I
The size is reduced by thinning out the OWs. For example, if you set the reduction to 3/4 as described above, the DMAC will be I)
For the direction, 10W is thinned out once every 4 times, and for the direction, the configuration is such that one line section IOW is not output for every 4 lines, and as a result, it is reduced by controlling the writing to the memory by IOW. It is carried out.
第２６図にタイミング舌ヤードを示す。図の様に読み出
しアドレスがワークメモリ２４０４に入力され、■信号
によりデータがデータバスに現われる。同時に書き込み
アドレスが格納先アドレスに人力され、「σＷ倍信号よ
りデータが書き込まれる。Figure 26 shows the timing tongue yardage. As shown in the figure, a read address is input to the work memory 2404, and data appears on the data bus by the ■ signal. At the same time, the write address is manually input to the storage destination address, and data is written from the σW times signal.
この時、ＩＯＷ信号が間引かれた場合前述した様に書き
込みアドレスはインクリメントされず、また書き込みも
行われない様になっている。At this time, if the IOW signal is thinned out, the write address is not incremented and writing is not performed as described above.
以上説明した様に、本発明に依れば、異なる２種の画像
メモリに同時に画像を格納することでより速（画像を展
開することができ、例えば画像表示メモリなどの様な場
合より速（画像を確認できる。As explained above, according to the present invention, by storing images in two different types of image memories at the same time, it is possible to develop images more quickly (than in the case of, for example, an image display memory). You can check the image.
第１図は本発明に係る一実施例のシステム構成図、第２
図は本実施例のカラーリーダｌの詳細ブロック図、
第３図〜第６図は本実施例のカラーリーダ１のビデオイ
ンターフェイス部の切換え制御の例を模式的に表わした
図、
第７図は本実施例のデジタイザの外観図、第８図は本実
施例のデジタイザによって指示されたアドレス情報を説
明する図、
第９図は本実施例のインターフェイス部より画像記憶装
置への出力タイミングチャート、第１Ｏ図（Ａ）、
（Ｂ）、 （Ｃ）、 （Ｄ）は本実施例の画像記憶
装置の詳細ブロック図、
第１１図は本実施例の画像記憶装置のセレクタ部の詳細
図、
第１２図は本実施例の画像記憶装置のシステムコントロ
ーラ部とＦＩＦＯメモリとの詳細図、第１３図は本実施
例の等焙処理時におけるシステムコントローラ部のＦＩ
ＦＯメモリへのデータ格納時のタイミングチャート、
第１４図は本実施例の変倍処理時におけるシステムコン
トローラ部のＦＩＦＯメモリへのデータ格納時のタイミ
ングチャート、
第１５図は本実施例の画像記憶装置のシステムコントロ
ーラ部と画像メモリ関連構成の詳細図、第１６図は本実
施例の画像記憶装置の画像メモリ内の画像情報配置図、
第１７図は本実施例の画像形成レイアウト図、第１８図
は第１７図の画像形成レイアウトに従った画像形成処理
のタイミングチャート、第１９図は本実施例の他の画像
記憶装置のメモリ内画像情報配置図、
第２０図は第１９図に示す画像情報を任意にレイアウト
した状態を示す図、
第２１図は第２０図に示す“１１”ラインにおける画像
形成時のタイミングチャート、
第２２図は第２０図における“１２ ラインにおける画
像形成時のタイミングチャート、第２３図は本実施例の
画像形成プロセスのタイミングチャート、
第２４図は第１Ｏ図（Ａ）に示す画像記憶メモリ４０６
０Ｒ，Ｇ、Ｂとディスプレイメモリ４４１０Ｒ。
Ｇ、 Ｂとの関係を示す概略図、
第２５図は第２４図に示すメモリ２４０１．２４０２の
画像の割り当てを示す図、
第２６図はＤＭＡＣ２４０５の動作を示すタイミングチ
ャート、
第２７図は本出願人により提案されている装置のブロッ
ク図である。
図中、１・・・カラーリーグ、ＩＡ・・・ビデオ機器、
２・・・カラープリンタ、３・・・画像記憶装置、３１
・・・ＳＶ録再生機、３２・・・モニタテレビ、３３・
・・ホストコンピュータ、１１・・・原稿走査ユニット
、１２・・・ビデオ処理ユニット、３・・・コントロー
ルユニット、１６・・・デジタイザ、２０・・・操作部
、４０５０．４１４０．４２５２・・・ＦＩＦＯメモリ
、５６・・・プリンタインターフェイス、１０１・・・
ビデオインターフェイス、４２０・・・座標検知板、４
２１・・・ポイントベン、４０００・・・デコーダ、４
０１０．４０７０゜４１３０．４］９０，４２１３，４
２５０．４２５３・・・セレクタ、４０２０． ４４３
０・・・Ａ／Ｄ変換器、４０６０・・・画像メモリ、４
０８０，４２１４．４２３０・・・カウンタ、４１１０
゜４２００、４２２０・・・ＬＵＴ、４１２０・・・マ
スキング／黒抽出／ＵＣＲ回路、４１５０・・・拡大・
補間回路、４２１０・・・システムコントローラ、４．
２１２・・・ＲＡＭ、４２７０・・・リーダコントロー
ラ、４３６０・・・ＣＰＵ、４３８０・・・ＤＭＡＣ。
４４００・・・ボリューム、４４１０・・・ディスプレ
イメモリ、４４４０・・・ディスプレイコントローラで
ある。
プリンターインターフェイスへ
プリンターインターフェイスへ
プリンターインターフェイスへ
プリンターインターフェイスへ
Ａ３ダ名
〃久Ｚ
デ４！；Ｏ６
第１．５図
メモリ
（Ｒ）
メモリ
（Ｇ）
メモリ
（Ｂ）
４０８０Ａ−Ｒ
４０６０Ａ−Ｇ
４０６０Ａ−８
珈イＬ１銃５１１噸、／ちリ
マドレス
下：＜ａ Ｉ−。
ギ′４スプＶイ彫りFIG. 1 is a system configuration diagram of an embodiment of the present invention, and FIG.
The figure is a detailed block diagram of the color reader 1 of this embodiment, Figures 3 to 6 are diagrams schematically representing an example of switching control of the video interface section of the color reader 1 of this embodiment, and Figure 7 is a detailed block diagram of the color reader 1 of this embodiment. FIG. 8 is an external view of the digitizer of this embodiment. FIG. 8 is a diagram explaining address information instructed by the digitizer of this embodiment. FIG. 9 is a timing chart of output from the interface unit to the image storage device of this embodiment. 1O diagram (A),
(B), (C), and (D) are detailed block diagrams of the image storage device of this embodiment, FIG. 11 is a detailed diagram of the selector section of the image storage device of this embodiment, and FIG. 12 is a detailed diagram of the image storage device of this embodiment. A detailed diagram of the system controller section and FIFO memory of the image storage device, FIG. 13 shows the FIFO of the system controller section during the isothermal processing of this embodiment
A timing chart when data is stored in the FO memory. FIG. 14 is a timing chart when data is stored in the FIFO memory of the system controller during scaling processing in this embodiment. FIG. 15 is an image storage device in this embodiment. 16 is a detailed diagram of the system controller unit and image memory related configuration, FIG. 16 is a diagram of the arrangement of image information in the image memory of the image storage device of this embodiment, FIG. 17 is an image forming layout diagram of this embodiment, and FIG. 18 17 is a timing chart of image forming processing according to the image forming layout shown in FIG. 17, FIG. 19 is a diagram showing the arrangement of image information in the memory of another image storage device of this embodiment, and FIG. 20 is a diagram showing the image information shown in FIG. 19. FIG. 21 is a timing chart when forming an image on line "11" shown in FIG. 20; FIG. 22 is a timing chart when forming an image on line "12" shown in FIG. FIG. 23 is a timing chart of the image forming process of this embodiment, and FIG. 24 is the image storage memory 406 shown in FIG. 1O (A).
0R, G, B and display memory 4410R. A schematic diagram showing the relationship between G and B, FIG. 25 is a diagram showing the allocation of images in the memories 2401 and 2402 shown in FIG. 24, FIG. 26 is a timing chart showing the operation of the DMAC 2405, and FIG. 1 is a block diagram of a device proposed by a person; FIG. In the figure, 1...color league, IA...video equipment,
2... Color printer, 3... Image storage device, 31
...SV recording/playback machine, 32...Monitor TV, 33.
...Host computer, 11... Original scanning unit, 12... Video processing unit, 3... Control unit, 16... Digitizer, 20... Operation unit, 4050.4140.4252... FIFO Memory, 56...Printer interface, 101...
Video interface, 420...coordinate detection board, 4
21...Point Ben, 4000...Decoder, 4
010.4070°4130.4]90,4213,4
250.4253...Selector, 4020. 443
0... A/D converter, 4060... Image memory, 4
080,4214.4230...Counter, 4110
゜4200, 4220...LUT, 4120...Masking/black extraction/UCR circuit, 4150...Enlargement/
Interpolation circuit, 4210... system controller, 4.
212...RAM, 4270...Reader controller, 4360...CPU, 4380...DMAC. 4400...Volume, 4410...Display memory, 4440...Display controller. To the printer interface To the printer interface To the printer interface To the printer interface A3 Name KuZ De4! ;O6 Figure 1.5 Memory (R) Memory (G) Memory (B) 4080A-R 4060A-G 4060A-8 511 pages of L1 gun, /Chi Lima dress lower: <a I-. Gi'4 sp V carving
Claims (2)
、外部から画像を格納するに際し、前記画像を変倍する
手段、前記第１のメモリと前記第２のメモリに前記外部
からの画像を同時に格納する手段を有し、該手段による
同時の格納の際、前記変倍手段の変倍率は前記第１、第
２のメモリについて独立に設定可能であることを特徴と
する画像記憶装置。(1) When storing an image from the outside into at least two image storage memories, a means for changing the size of the image; 1. An image storage device comprising means for storing images simultaneously, and when the means simultaneously stores images, a magnification ratio of said magnification changing means can be set independently for said first and second memories.
メモリであることを特徴とする請求項（１）記載の画像
記憶装置。(2) The image storage device according to claim 1, wherein the second image storage memory is a display memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291563A JP2832020B2 (en) | 1988-11-18 | 1988-11-18 | Image storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291563A JP2832020B2 (en) | 1988-11-18 | 1988-11-18 | Image storage device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02136894A true JPH02136894A (en) | 1990-05-25 |
| JP2832020B2 JP2832020B2 (en) | 1998-12-02 |
Family
ID=17770541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63291563A Expired - Fee Related JP2832020B2 (en) | 1988-11-18 | 1988-11-18 | Image storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2832020B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012011211A1 (en) * | 2010-07-22 | 2012-01-26 | パナソニック株式会社 | Thumbnail image generation device, magnified image generation device, thumbnail image generation method, and magnified image generation method |
-
1988
- 1988-11-18 JP JP63291563A patent/JP2832020B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012011211A1 (en) * | 2010-07-22 | 2012-01-26 | パナソニック株式会社 | Thumbnail image generation device, magnified image generation device, thumbnail image generation method, and magnified image generation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2832020B2 (en) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5285290A (en) | Image storing with data compression to accommodate memory capacity | |
| US5420703A (en) | Color image processing system having multi-image processing capabilities | |
| JP3020957B2 (en) | Image processing method | |
| US5260777A (en) | Apparatus for reproducing visible color image from color separations | |
| JP2961234B2 (en) | Image processing system and image forming apparatus | |
| JPH02136894A (en) | Picture storing device | |
| JP3066900B2 (en) | Image forming device | |
| JP2714014B2 (en) | Image processing device | |
| EP0360572A2 (en) | Image processing system | |
| JP3048576B2 (en) | Image forming apparatus and image forming method | |
| JP2703563B2 (en) | Image forming method | |
| JP3038392B2 (en) | Image processing system and image processing method | |
| JP2951960B2 (en) | Image processing method | |
| JP2851623B2 (en) | Image processing device | |
| JP3167701B2 (en) | Image processing device | |
| JP3184976B2 (en) | Image processing method | |
| JP3039660B2 (en) | Information processing device | |
| JP2928932B2 (en) | Image processing system | |
| JPH02136893A (en) | Picture storing device | |
| JPH0239280A (en) | Picture memory | |
| JPH0239277A (en) | Picture memory | |
| JPH03203482A (en) | Image processing system | |
| JPH01103364A (en) | Picture processor | |
| JPH03228260A (en) | Image processing system | |
| JPH03228483A (en) | Image processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070925 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |