JPH02135535A - Information processing system - Google Patents
Information processing systemInfo
- Publication number
- JPH02135535A JPH02135535A JP63289168A JP28916888A JPH02135535A JP H02135535 A JPH02135535 A JP H02135535A JP 63289168 A JP63289168 A JP 63289168A JP 28916888 A JP28916888 A JP 28916888A JP H02135535 A JPH02135535 A JP H02135535A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- fault
- error
- failure
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 21
- 238000012545 processing Methods 0.000 claims abstract description 24
- 238000001514 detection method Methods 0.000 description 24
- 238000012937 correction Methods 0.000 description 9
- 238000011084 recovery Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 206010000210 abortion Diseases 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
Description
【発明の詳細な説明】
反血豆１
本発明は情報処理システムに関し、特にマイクロプログ
ラム制御装置等の情報処理システムの制御記憶の訂正不
可障害の障害処理に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an information processing system, and more particularly to failure processing for an uncorrectable failure in a control memory of an information processing system such as a microprogram control device.
良米肱韮
従来、マイクロプログラム制御装置においては、制御記
憶の訂正不可障害が検出されても他の障害（エラー）と
の区別がつかず、上位装置に対して回復可能障害として
報告される場合と、回復不能障害として報告される場合
とがあった。そして、回復可能障害として報告された場
合は、上位装置並びにオペレーティングシステム（Ｏ８
）は障害が発生した装置の回復処理を行い、そのリトラ
イ回数や回復処理中の障害等によって回復不能障害を切
り分け・、障害装置の切離しを行う方式となっていた。Conventionally, in microprogram control devices, even if an uncorrectable failure in control memory is detected, it cannot be distinguished from other failures (errors) and is reported to the host device as a recoverable failure. In some cases, the problem was reported as an irrecoverable failure. If it is reported as a recoverable failure, the host device and operating system (O8
) is a system in which recovery processing is performed for a device in which a failure has occurred, and unrecoverable failures are isolated based on the number of retries, failures during recovery processing, etc., and the failed device is isolated.
しかし、上述した従来のマイクロプログラム制御装置で
は、制御記憶の訂正不可障害が発生した場合でも、上位
装置へ回復可能障害として報告することがあった。する
と、一般にその回復処理においては、制御記憶は書換え
られることがないため、障害が繰返し発生ずることとな
っていた。そして、リトライ回数が一定値になるまで回
復処理が連続するため、障害装置が関係しているジョブ
の実行時間が長くなるという欠点があった。However, in the conventional microprogram control device described above, even if an uncorrectable failure occurs in the control memory, it may be reported to the host device as a recoverable failure. Then, in the recovery process, the control memory is generally not rewritten, so failures occur repeatedly. Furthermore, since the recovery process continues until the number of retries reaches a certain value, there is a drawback that the execution time of the job related to the failed device becomes long.
また、マイクロプログラム制御のチャネル装置に関して
述べると、障害が発生して回復処理が連続した場合、代
替パスが準備されていても、チャネル装置下の１つのデ
バイスに対するトータルスルーブツトは確実に低下する
。特に、障害がおきたチャネル装置下のデバイスがシス
テムディスクや回線系である場合には、ソフトウェアの
時間監視が厳しいため、ソフトウェアタイムアウトによ
りジョブアボートやオンラインプログラムのクラッシュ
によるシステムダウンを発生させる危険性があるという
欠点があった。Regarding microprogram-controlled channel devices, if a failure occurs and recovery processing continues, the total throughput for one device under the channel device will definitely drop even if an alternative path is prepared. . In particular, if the device under the faulty channel unit is a system disk or line system, software time monitoring is strict, so there is a risk of system downtime due to job aborts or online program crashes due to software timeouts. There was a drawback.
九呪五旦預
本発明の目的は、より可用性（Ａｖａｉｌａｂｉｌｉｔ
ｙ）が高い情報処理システムを提供することである。The purpose of this invention is to improve availability.
y) to provide an information processing system with high performance.
魚皿座ｊ羞
本発明の情報処理システムは、命令語に基づいて所定処
理を実行するチャネル装置を複数含んで構成され、これ
らチャネル装置を択一的に使用する情報処理システムで
あって、前記命令語のエラーが訂正可能か否かを判定す
る判定手段と、前記エラーが訂正可能と判定されたとき
、その訂正を行い、前記エラーが訂正不可能と判定され
たとき他のチャネル装置を使用する制御手段とを有する
ことを特徴とする。The information processing system of the present invention is configured to include a plurality of channel devices that execute predetermined processing based on command words, and is an information processing system that selectively uses these channel devices, determining means for determining whether an error in a command word is correctable; and when the error is determined to be correctable, the error is corrected; and when the error is determined to be uncorrectable, another channel device is used. The invention is characterized in that it has a control means for controlling.
本発明の他の情報処理システムは、命令語が格納されて
いる第１の記憶手段と、前記第１の記憶手段から読出さ
れた命令語を格納する第２の記憶手段と、前記第２の記
憶手段から命令語を読出して実行する命令実行手段とを
有するチャネル装置を複数含んで構成され、これらチャ
ネル装置を択一的に使用する情報処理システムであって
、前記第２の記憶手段から読出された命令語のエラーが
訂正不可能と判定されたとき前記第１の記憶手段から命
令語を読出して前記第２の記憶手段に格納する命令語読
出し手段と、前記命令語読出し手段により読出され、前
記第２の記憶手段に格納された命令語のエラーが訂正不
可能と判定されたとき他のチャネル装置を使用する制御
手段とを有することを特徴とする。Another information processing system of the present invention includes a first storage means storing command words, a second storage means storing command words read from the first storage means, and a second storage means storing the command words read from the first storage means. An information processing system configured to include a plurality of channel devices having instruction execution means for reading and executing instruction words from storage means, and using these channel devices alternatively, the information processing system instruction word reading means for reading out the instruction word from the first storage means and storing it in the second storage means when it is determined that the error in the instruction word read out by the instruction word reading means is determined to be uncorrectable; and control means for using another channel device when it is determined that the error in the instruction word stored in the second storage means cannot be corrected.
寒監ヨ 以下、図面を用いて本発明の詳細な説明する。Cold Warden Yo Hereinafter, the present invention will be explained in detail using the drawings.
第１図は本発明による情報処理システムの第１の実施例
の構成を示すブロック図である。図において、本発明の
第１の実施例による情報処理システムは、演算処理装置
１と、上記・障装置２と、システム制御装置３と、サー
ビスプロセッサ４と、複数のチャネル装置６．７と、プ
リンタ、ディスク装置等の入出力装置５とを含んで構成
されている。FIG. 1 is a block diagram showing the configuration of a first embodiment of an information processing system according to the present invention. In the figure, the information processing system according to the first embodiment of the present invention includes an arithmetic processing device 1, the above-mentioned fault device 2, a system control device 3, a service processor 4, and a plurality of channel devices 6.7. It is configured to include an input/output device 5 such as a printer and a disk device.
チャネル装置６，７は、システム制御装置３を介して演
算処理装置１、主記憶装置２．サービスプロセッサ４と
夫々接続されている。The channel devices 6 and 7 are connected to the arithmetic processing device 1, the main storage device 2, . They are connected to the service processor 4, respectively.
入出力装置５は、チャネル装置６．７と接続されており
、主記憶装置２とのデータ転送は、主記憶装置２〜シス
テム制御装置３〜チヤネル装置６〜入出力装置５という
経路か、または主記憶装置２〜システム制御装置３〜チ
ヤネル装置７〜入出力装置５という経路によって行われ
る。The input/output device 5 is connected to a channel device 6.7, and data transfer with the main storage device 2 is performed via the main storage device 2 - system control device 3 - channel device 6 - input/output device 5, or This is performed through a path from the main storage device 2 to the system control device 3 to the channel device 7 to the input/output device 5.
チャネル装置７は、チャネル制御部８と、制御記憶つと
、制御記憶障害検出訂正回路１０と、障害検出口ｌ？８
１１と、オア回Ｉ＃１１２とを含んで構成されている。The channel device 7 includes a channel control unit 8, a control memory, a control memory fault detection and correction circuit 10, and a fault detection port l? 8
11 and OR time I#112.
かかる構成においてマイクロコマンドは制御部＝ｂｉ
９から信号線１３上に読出される。そして、制御記憶障
害検出訂正回路１０にてエラーが検出されなかった場合
は、信号線１３上のマイクロコマンドがそのまま信号線
１４を介してチャネル制御部８へ送られて実行される。In such a configuration, the microcommand is the control unit = bi
9 onto the signal line 13. If no error is detected by the control memory fault detection and correction circuit 10, the microcommand on the signal line 13 is sent as is to the channel control unit 8 via the signal line 14 and executed.
一方、制御記憶障害検出訂正回路１０にて訂正可能なエ
ラーが検出された場合は、信号線１３上のデータは正し
いマイクロコマンドに訂正されて信号線１４を介してチ
ャネル制御部８へ送られて実行される。On the other hand, if a correctable error is detected in the control memory fault detection and correction circuit 10, the data on the signal line 13 is corrected to a correct microcommand and sent to the channel control unit 8 via the signal line 14. executed.
次に、チャネル装置７において障害が発生した時の処理
について説明する。Next, processing when a failure occurs in the channel device 7 will be described.
チャネル装置７の障害検出回路１１においてエラーが検
出された時、障害検出回路１１は、回復可能障害か回復
不能障害かを判定する。When an error is detected in the fault detection circuit 11 of the channel device 7, the fault detection circuit 11 determines whether the fault is recoverable or unrecoverable.
判定の結果、回復可能障害であった場合には、障害検出
回路１１は信号線１８を活性化してシステム制御装置３
を介して演算処理装置１及びオペレーティングシステム
（Ｏ８）へ回復可能障害が発生したことを報告する。報
告を受けたＯ８はチャネル回復処理を行う。If the result of the determination is that the failure is recoverable, the failure detection circuit 11 activates the signal line 18 and the system control device 3
The occurrence of a recoverable failure is reported to the arithmetic processing unit 1 and the operating system (O8) via. Upon receiving the report, O8 performs channel recovery processing.
一方、障害検出回路１１が回復不能障害を検出した場合
には、信号線１６が活性化される。したがって、オア回
路１２の出力信号線１７も活性化され、それによってシ
ステム制御装置３を介して演算処理装置１及びＯ８へ回
復不能障害が発生したことが報告される。On the other hand, when the fault detection circuit 11 detects an unrecoverable fault, the signal line 16 is activated. Therefore, the output signal line 17 of the OR circuit 12 is also activated, thereby reporting to the arithmetic processing units 1 and O8 via the system control unit 3 that an irrecoverable fault has occurred.
チャネル装置７において回復不能障害が発生したことを
報告されたＯ８は、チャネル装置７をシステムから論理
的に切離すとともにチャネル装置７を介して行っていた
入出力装置５との間の入出力動作を、チャネル装置６を
介した経路に切換えて続行ないしは再実行する。When the O8 is notified that an unrecoverable failure has occurred in the channel device 7, it logically disconnects the channel device 7 from the system and performs input/output operations with the input/output device 5 that were being performed via the channel device 7. is switched to a route via the channel device 6 and continued or re-executed.
また、制御記憶９において訂正不可障害が発生し、それ
が制御記憶障害検出訂正回路１０で検出されると、信号
１５が活性化される。したがって、オア回路１２の出力
信号線１７ら活性化される。Furthermore, when an uncorrectable fault occurs in the control memory 9 and is detected by the control memory fault detection and correction circuit 10, the signal 15 is activated. Therefore, the output signal line 17 of the OR circuit 12 is activated.
そして、障害検出回路１１で回復不能障害が検出された
場合と同様の処理が行われる。Then, the same process as when the failure detection circuit 11 detects an unrecoverable failure is performed.
さらにまた、信号線１７．１８によるチャネル装置７の
障害報告は、サービスプロセッサ４に対しても行われる
。サービスプロセッサ４は、チャネル装置７の障害報告
を受取ると、チャネル装置７の障害情報を採集する。Furthermore, the failure report of the channel device 7 via the signal lines 17, 18 is also made to the service processor 4. When the service processor 4 receives the failure report of the channel device 7, it collects the failure information of the channel device 7.
つまり、本実施例においては、チャネル装置において訂
正不可障害が発生し、それが検出された場合には回復不
能障害と判定し、速やかに該チャネル装置を論理的に切
離し、その代りに他のチャネル装置を使用することによ
り、より可用性が高い情報処理システムを構成できるの
である。In other words, in this embodiment, when an uncorrectable fault occurs in a channel device and is detected, it is determined that the fault is unrecoverable, the channel device is immediately logically disconnected, and another channel is used instead. By using the device, it is possible to configure an information processing system with higher availability.
次に、第２図を用いて本発明の他の実施例を説明する。Next, another embodiment of the present invention will be described using FIG. 2.
第２図は本発明による情報処理システムの第２の実施例
の構成を示すブロック図であり、第１図と同等部分は同
一符号により示されている。なお、本実施例は上述した
第１の実施例における各チャネル装置の内部構成が異な
る場合の例である。FIG. 2 is a block diagram showing the configuration of a second embodiment of the information processing system according to the present invention, and parts equivalent to those in FIG. 1 are designated by the same reference numerals. Note that this embodiment is an example in which the internal configuration of each channel device is different from that of the first embodiment described above.
チャネル装置６．７は、システム制御装置３を介して演
算処理装置１、主記憶装置２、サービスプロセッサ４と
夫々接続されている。The channel device 6.7 is connected to the arithmetic processing unit 1, main storage device 2, and service processor 4 via the system control device 3, respectively.
入出力装置５は、チャネル装置６．７と接続されており
、主記憶装置２とのデータ転送は、第１の実施例と同様
に主記憶装置２〜システム制御装置３〜チヤネル装置６
〜入出力装置５という経路か、または主記憶装置２〜シ
ステム制御装置３〜チヤネル装置７〜入出力装置５とい
う経路によって行われる。The input/output device 5 is connected to a channel device 6.7, and data transfer with the main storage device 2 is performed from the main storage device 2 to the system control device 3 to the channel device 6 as in the first embodiment.
- input/output device 5, or main storage device 2 - system control device 3 - channel device 7 - input/output device 5.
チャネル装置７は、チャネル制御部８と、マイクロプロ
グラムが格納されたＲＯＭ２６と、制御記憶つと、制御
記憶障害検出訂正回路１０と、障害検出回路１１と、制
御記憶訂正不可障害検出フリップフロップ（Ｆ／Ｆ）２
７と、アンド回路２１及び２２と、オア回路１２及び２
０とを含んで構成されている。The channel device 7 includes a channel control unit 8, a ROM 26 storing a microprogram, a control memory, a control memory failure detection and correction circuit 10, a failure detection circuit 11, and a control memory uncorrectable failure detection flip-flop (F/F/2). F)2
7, AND circuits 21 and 22, and OR circuits 12 and 2
0.
かかる構成において、マイクロプログラムは、チャネル
制御部８の制御下で、ＲＯＭ２６から制御記憶１９へ格
納される。マイクロコマンドは、制御記憶１０から信号
Ｒ１３上に読出される。そして制御記憶障害検出訂正回
路１０にてエラーが検出されなかった場合は信号線１３
上のマイクロコマンドがそのまま信号線１４を介してチ
ャネル制御部８へ送られて実行される。In such a configuration, the microprogram is stored from the ROM 26 into the control memory 19 under the control of the channel controller 8. Microcommands are read out from control store 10 on signal R13. If no error is detected in the control memory fault detection and correction circuit 10, the signal line 13
The above microcommand is sent as is to the channel control unit 8 via the signal line 14 and executed.
一方、制御記憶障害検出訂正回路１０にて訂正可能なエ
ラーが検出された場合は、信号線１３上のデータは正し
いマイクロコマンドに訂正されて、信号線１４を介して
チャネル制御部８へ送られて実行される。On the other hand, if a correctable error is detected in the control memory fault detection and correction circuit 10, the data on the signal line 13 is corrected to a correct microcommand and sent to the channel control unit 8 via the signal line 14. is executed.
次に、チャネル装置７で障害が発生した場合の処理につ
いて説明する。チャネル装置７の障害検出回路１１にお
いてエラーが検出された時、障害検出回路１１は、回復
可能障害か、回復不能障害かを判定する。Next, processing when a failure occurs in the channel device 7 will be described. When an error is detected in the fault detection circuit 11 of the channel device 7, the fault detection circuit 11 determines whether the fault is a recoverable fault or an unrecoverable fault.
判定の結果、回復可能障害であった場合には、障害検出
回路１１は信号線２５を活性化し、それによってオア回
路２０の出力信号線１８を活性化して、システム制御装
置３を介して演算処理装置１及びオペレーティングシス
テム（Ｏ８）へ回復可能障害が発生したことを報告する
。報告を受けたＯ８は、チャネル回復処理を行う。If the result of the determination is that the fault is recoverable, the fault detection circuit 11 activates the signal line 25, thereby activating the output signal line 18 of the OR circuit 20, and performs arithmetic processing via the system control device 3. The occurrence of a recoverable failure is reported to the device 1 and the operating system (O8). Upon receiving the report, O8 performs channel recovery processing.
一方、障害検出回路１１が回復不能障害を検出した場合
には、信号線１６が活性化される。したがって、オア回
路１２の出力信号線１７も活性化され、それによって、
システム制御装置３を介して演算処理装置１及びＯ８へ
回復不能障害が発生したことが報告される。チャネル装
置７で回復不能障害が発生したことを報告されたＯ８は
、チャネル装ｙｉ７をシステムから論理的に切離すとと
もにチャネル装置７を介して行っていた入出力装置５と
の間の入出力動作を、チャネル装置、６を介した経路に
切替、えて続行ないしは再実行する。On the other hand, when the fault detection circuit 11 detects an unrecoverable fault, the signal line 16 is activated. Therefore, the output signal line 17 of the OR circuit 12 is also activated, and thereby,
The occurrence of an irrecoverable failure is reported to the arithmetic processing unit 1 and O8 via the system control unit 3. O8, which was notified that an unrecoverable failure has occurred in channel device 7, logically disconnects channel device yi7 from the system and performs input/output operations with input/output device 5 that were being performed via channel device 7. is switched to a route via channel device 6 and continued or re-executed.
また、制御記憶９において訂正不可障害が発生し、それ
が制御記憶障害検出訂正回路１０で制御部＋１９の訂正
不可障害が検出されると、信号線１５が活性化される。Further, when an uncorrectable fault occurs in the control memory 9 and the control memory fault detection and correction circuit 10 detects an uncorrectable fault in the control unit +19, the signal line 15 is activated.
制御記憶訂正不可障害検出フリップフロップ２７は、通
常は「０」 （リセット状態）を保持しており、その出
力信号線２３は「０」、２３は「１」となっている。The control memory uncorrectable failure detection flip-flop 27 normally holds "0" (reset state), and its output signal line 23 is "0" and output signal line 23 is "1".
したがって、通常の状態で訂正不可障害が検出されると
アンド回路２１．２２のうち、ＡＮＤ回路２２の出力の
みが活性化されることになる。その結果、オア回路２０
の出力信号線１８も活性化されるので、システム制御装
置３を介して演算処理装置１及びＯ８へ回復可能障害と
して報告される。報告をうけたＯ８は、チャネル回復処
置を行う。Therefore, when an uncorrectable fault is detected in a normal state, only the output of the AND circuit 22 of the AND circuits 21 and 22 is activated. As a result, OR circuit 20
Since the output signal line 18 of is also activated, it is reported to the arithmetic processing unit 1 and O8 via the system control unit 3 as a recoverable failure. Upon receiving the report, O8 takes channel recovery measures.
また、チャネル制御部８は訂正不可障害が検出されたこ
とが報告されると、演算処理装置１及びＯ８へ回復可能
障害の発生が報告された後に、信号線２８を介してフリ
ップフロップ２７に「１」をセットする。そして、ＲＯ
Ｍ２６から制御記憶９ヘマイクロプログラムを再格納す
る。その時に−格納された内容を制御記憶９から制御記
憶障害検出回路１０へ読出して、訂正不可障害の有無を
チエツクする。In addition, when the channel control unit 8 is notified that an uncorrectable fault has been detected, the channel control unit 8 sends a message to the flip-flop 27 via the signal line 28 after the occurrence of a recoverable fault is reported to the arithmetic processing unit 1 and O8. 1”. And R.O.
The microprogram is stored again from M26 to the control memory 9. The contents stored at that time are read out from the control memory 9 to the control memory failure detection circuit 10 to check whether there is an uncorrectable failure.
チエツクの結果、訂正不可障害が発生しなかったならば
、チャネル制御部８は、信号線２８を介してフリップフ
ロップ２７をｒＱＪにリセットして、通常の動作を開始
する。As a result of the check, if no uncorrectable fault has occurred, the channel control unit 8 resets the flip-flop 27 to rQJ via the signal line 28 and starts normal operation.
一方、チエツクの結果、訂正不可障害が発生したならば
、信号線１５が活性化される。この時、フリップ７０ツ
ブ２７には「１」がセットされており、信号線２３は’
ＩＪ、２４は「０」となっているため、アンド回路２１
の出力が活性化され、オア回路１２の出力信号線１７が
活性化される。On the other hand, if an uncorrectable fault has occurred as a result of the check, the signal line 15 is activated. At this time, the flip 70 knob 27 is set to "1", and the signal line 23 is set to '1'.
Since IJ, 24 is "0", AND circuit 21
The output of the OR circuit 12 is activated, and the output signal line 17 of the OR circuit 12 is activated.
したがって、演算処理装置１及びＯ８へは、チャネル装
置７で回復不能障害が発生したことが報告される。Therefore, the arithmetic processing unit 1 and O8 are notified that an unrecoverable failure has occurred in the channel device 7.
チャネル装置７の回復不能障害を報告されたＯ８は、シ
ステムからチャネル装置７を論理的に切離し、チャネル
装置７を介して行っていた入出力装置５との間の入出力
動作をチャネル装置６を介した経路に切替えて続行ない
しは再実行する。O8, which was notified of the irrecoverable failure of channel device 7, logically disconnects channel device 7 from the system and transfers input/output operations to and from input/output device 5 that were being performed via channel device 7 to channel device 6. Switch to the other route and continue or re-execute.
また、信号線１７．１８によるチャネル装置７の障害報
告は、サービスプロセッサ４に対しても行われる。サー
ビスプロセッサ４はチャネル装置７の障害報告を受取る
と、チャネル装置７の障害情報を採集する。Further, a failure report of the channel device 7 via the signal lines 17 and 18 is also made to the service processor 4. When the service processor 4 receives the failure report of the channel device 7, it collects failure information of the channel device 7.
つまり、本実施例においては、チャネル装置において訂
正不可障害が発生し、それが検出された場合には制御記
憶へのマイクロプログラムの再格納を行う、そして、そ
の結果さらに制御記憶の訂正不可障害が発生した場合に
始めて回復不能障害と判定し、速やかに該チャネル装置
を論理的に切離し、その代りに他のチャネル装置を使用
することにより、より可用性が高い情報処理システムを
構成できるのである。In other words, in this embodiment, when an uncorrectable fault occurs in the channel device and is detected, the microprogram is re-stored in the control memory, and as a result, an uncorrectable fault in the control memory occurs. An information processing system with higher availability can be constructed by determining that an unrecoverable failure has occurred, immediately logically disconnecting the channel device, and using another channel device in its place.
なお、本発明においては、チャネル装置における障害処
理について説明したが、それに限らず、他の装置にも適
用できることは明らかである。Although the present invention has been described with respect to failure processing in a channel device, it is obvious that the present invention is not limited thereto and can be applied to other devices.
九肌立豆１
以上説明したように本発明は、障害が発生した装置を論
理的に切離すことにより、情報処理システムの可用性を
高めることができるという効果がある。Kuhadatachimame 1 As explained above, the present invention has the effect of increasing the availability of an information processing system by logically disconnecting a device in which a failure has occurred.
第１図は本発明の第１の実施例による情報処理システム
の構成を示すブロック図、第２図は本発明の第２の実施
例による情報処理システムの構成っを示すブロック図で
ある。
主要部分の符号の説明
１・・・・・・演算処理装置
３・・・・・・システム制御装置
５・・・・・・入出力装置
６．７・・・・・・チャネル装置
８・・・・・・チャネル制御部
９・・・・・・制御記憶
１０・・・・・・制御記憶障害検出訂正回路１１・・・
・・・障害検出回路FIG. 1 is a block diagram showing the configuration of an information processing system according to a first embodiment of the invention, and FIG. 2 is a block diagram showing the configuration of an information processing system according to a second embodiment of the invention. Explanation of symbols of main parts 1... Arithmetic processing unit 3... System control unit 5... Input/output device 6.7... Channel device 8... ...Channel control unit 9...Control memory 10...Control memory fault detection and correction circuit 11...
...fault detection circuit
Claims (2)
置を複数含んで構成され、これらチャネル装置を択一的
に使用する情報処理システムであって、前記命令語のエ
ラーが訂正可能か否かを判定する判定手段と、前記エラ
ーが訂正可能と判定されたとき、その訂正を行い、前記
エラーが訂正不可能と判定されたとき他のチャネル装置
を使用する制御手段とを有することを特徴とする情報処
理システム。(1) In an information processing system that includes a plurality of channel devices that execute predetermined processing based on a command word and uses these channel devices alternatively, whether errors in the command word can be corrected or not. and control means for correcting the error when it is determined that the error is correctable and using another channel device when it is determined that the error is uncorrectable. information processing system.
第１の記憶手段から読出された命令語を格納する第２の
記憶手段と、前記第２の記憶手段から命令語を読出して
実行する命令実行手段とを有するチャネル装置を複数含
んで構成され、これらチャネル装置を択一的に使用する
情報処理システムであって、前記第２の記憶手段から読
出された命令語のエラーが訂正不可能と判定されたとき
前記第１の記憶手段から命令語を読出して前記第２の記
憶手段に格納する命令語読出し手段と、前記命令語読出
し手段により読出され、前記第２の記憶手段に格納され
た命令語のエラーが訂正不可能と判定されたとき他のチ
ャネル装置を使用する制御手段とを有することを特徴と
する情報処理システム。(2) A first storage means storing the command word, a second storage means storing the command word read from the first storage means, and reading the command word from the second storage means. The information processing system is configured to include a plurality of channel devices each having a command execution means for executing the command, and selectively uses these channel devices, wherein an error in the command word read from the second storage means is detected. instruction word reading means for reading the instruction word from the first storage means and storing it in the second storage means when it is determined that the instruction word cannot be corrected; and control means for using another channel device when it is determined that an error in a command word stored in the instruction word cannot be corrected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289168A JPH02135535A (en) | 1988-11-16 | 1988-11-16 | Information processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289168A JPH02135535A (en) | 1988-11-16 | 1988-11-16 | Information processing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02135535A true JPH02135535A (en) | 1990-05-24 |
Family
ID=17739642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63289168A Pending JPH02135535A (en) | 1988-11-16 | 1988-11-16 | Information processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02135535A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111221673A (en) * | 2019-12-27 | 2020-06-02 | 西安联飞智能装备研究院有限责任公司 | Fault recovery method and device |
-
1988
- 1988-11-16 JP JP63289168A patent/JPH02135535A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111221673A (en) * | 2019-12-27 | 2020-06-02 | 西安联飞智能装备研究院有限责任公司 | Fault recovery method and device |
| CN111221673B (en) * | 2019-12-27 | 2021-12-14 | 西安联飞智能装备研究院有限责任公司 | Fault recovery method and device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040168101A1 (en) | Redundant memory system and memory controller used therefor | |
| JPH04338849A (en) | Excessive error correction method | |
| JPH0950424A (en) | Dump sampling device and dump sampling method | |
| JPS6235704B2 (en) | ||
| JP6408482B2 (en) | Programmable device and electronic system apparatus using the same | |
| JPH02135535A (en) | Information processing system | |
| JP4689792B2 (en) | PROM switching control system | |
| JP3156654B2 (en) | Duplex computer system and its operation method | |
| JPH0581138A (en) | Microprogram controller | |
| JPH05225077A (en) | Hard error detection system for memory control circuit holding ecc | |
| JPS6321933B2 (en) | ||
| JPH07219796A (en) | Information processor | |
| JPH0553852A (en) | Testing device | |
| JPH06231049A (en) | Semiconductor disk device | |
| JPS61125651A (en) | Error report processing system | |
| JPS6077252A (en) | Input/output control device | |
| JPH0135369B2 (en) | ||
| JPH1185713A (en) | Multi-computer system | |
| JPS6258344A (en) | Fault recovering device | |
| JPH07244613A (en) | Dual-memory control method | |
| JPS62113241A (en) | Fault recovery device | |
| JPH05224970A (en) | Error detection system | |
| JPS6142033A (en) | Information processor | |
| JPH07306811A (en) | Memory fault diagnosing method | |
| JPS6358545A (en) | Information processing system |