JPH02134854A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH02134854A JPH02134854A JP63287691A JP28769188A JPH02134854A JP H02134854 A JPH02134854 A JP H02134854A JP 63287691 A JP63287691 A JP 63287691A JP 28769188 A JP28769188 A JP 28769188A JP H02134854 A JPH02134854 A JP H02134854A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- lead
- insulating member
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 124
- 239000011347 resin Substances 0.000 claims abstract description 50
- 229920005989 resin Polymers 0.000 claims abstract description 50
- 238000007789 sealing Methods 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000000465 moulding Methods 0.000 claims abstract 2
- 239000000725 suspension Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 2
- 238000005336 cracking Methods 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 15
- 230000001070 adhesive effect Effects 0.000 description 15
- 230000035882 stress Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体装置に係り、特に樹脂クラン
クの発生防止に好適で、半導体素子の大型化に対して好
適な樹脂封止型半導体装置に関するものである。
クの発生防止に好適で、半導体素子の大型化に対して好
適な樹脂封止型半導体装置に関するものである。
近年、半導体素子は高集積化にともなって素子寸法が大
型化される傾向にあり、これに対して半導体装置の外形
寸法は、他製品との互換性あるいは実装の高密度化への
要求によって自由に拡大することができない状況にある
。
型化される傾向にあり、これに対して半導体装置の外形
寸法は、他製品との互換性あるいは実装の高密度化への
要求によって自由に拡大することができない状況にある
。
従来、樹脂封止型半導体装置においては、第１１図にそ
の断面を示すように、半導体素子１をタブ２上に固定す
ると共にタブ２の周囲にリード３を配設し、半導体索子
１上の電極９とリード３を金属胴８４により電気的に接
続し、その周囲を封止樹脂５で封止してパッケージを構
成する構造のものが特開昭５７−６４９４２号公報など
により知られている。
の断面を示すように、半導体素子１をタブ２上に固定す
ると共にタブ２の周囲にリード３を配設し、半導体索子
１上の電極９とリード３を金属胴８４により電気的に接
続し、その周囲を封止樹脂５で封止してパッケージを構
成する構造のものが特開昭５７−６４９４２号公報など
により知られている。
また、特開昭５７−１１４２６１号公報に開示されてい
るように、タブを廃してリードをパッケージ中央部付近
まで延長し、その上に直接あるいは絶縁フィルムなどを
介して半導体素子を搭載する形式のものがある。
るように、タブを廃してリードをパッケージ中央部付近
まで延長し、その上に直接あるいは絶縁フィルムなどを
介して半導体素子を搭載する形式のものがある。
しかし、前記特開昭５７−６４９４２号に示す構造にお
いて、装置の外形寸法を変えずに半導体素子１を大型化
していくと１次に示すようにリード３と封止樹脂５の接
着界面８には半導体素子１と封止樹脂５との線膨張係数
差によって発生する高い熱応力が作用する。
いて、装置の外形寸法を変えずに半導体素子１を大型化
していくと１次に示すようにリード３と封止樹脂５の接
着界面８には半導体素子１と封止樹脂５との線膨張係数
差によって発生する高い熱応力が作用する。
すなわち第１２図は、標準的な１６ピントのデュアルイ
ンライン型パッケージに１種々の寸法（半導体素子幅３
．５〜５．５ａｍ）の半導体素子を搭載したときの封止
樹脂側面における最大主応力の分布を解析によって求め
たものである。この解析においては、リードの影響は省
略し、半導体素子及びタブのみが封止樹脂に応力を発生
させるものとした。第１２図から明らかにように、封止
樹脂側面の応力は、半導体素子の大型化によって急速に
増大し、またその分布は、半導体素子の存在する高さ付
近で急激に大きくなっている。したがってリード３と封
止樹脂５の接着界面８が半導体素子１の近傍に存在して
いる従来の半導体装１１哩では、半導体素子の大型化に
よって接着界面８に作用する熱応力が増大し、この結果
、接着はく離や隣接するリード間に樹脂クラックが発生
して、封止効果が得られなくなる。
ンライン型パッケージに１種々の寸法（半導体素子幅３
．５〜５．５ａｍ）の半導体素子を搭載したときの封止
樹脂側面における最大主応力の分布を解析によって求め
たものである。この解析においては、リードの影響は省
略し、半導体素子及びタブのみが封止樹脂に応力を発生
させるものとした。第１２図から明らかにように、封止
樹脂側面の応力は、半導体素子の大型化によって急速に
増大し、またその分布は、半導体素子の存在する高さ付
近で急激に大きくなっている。したがってリード３と封
止樹脂５の接着界面８が半導体素子１の近傍に存在して
いる従来の半導体装１１哩では、半導体素子の大型化に
よって接着界面８に作用する熱応力が増大し、この結果
、接着はく離や隣接するリード間に樹脂クラックが発生
して、封止効果が得られなくなる。
また、第１１図において、半導体素子１を大型化してい
くと、リード３を封止樹脂５で固定している部分の長さ
６が不足して、外力に対するり一ド３の十分な固定強度
が得れなくなり、さらには金属細線４とリード３との接
続部７を十分に確保することも困難になる。
くと、リード３を封止樹脂５で固定している部分の長さ
６が不足して、外力に対するり一ド３の十分な固定強度
が得れなくなり、さらには金属細線４とリード３との接
続部７を十分に確保することも困難になる。
一方、特開昭５７−１１４２６１号公報に示す構造によ
れば、リードの固定強度を確保することは可能となる。
れば、リードの固定強度を確保することは可能となる。
しかしながら、上記従来技術は、半導体素子下面〜リー
ド上面間の全面すなわち索子下面の全面に封止樹脂とは
線膨張係数が異なる絶縁部材を設けており、さらにリー
ドと封止樹脂の接着界面が半導体素子の近傍に存在して
いる。このため、半導体索子周囲のリードと封止樹脂の
接着界面は。
ド上面間の全面すなわち索子下面の全面に封止樹脂とは
線膨張係数が異なる絶縁部材を設けており、さらにリー
ドと封止樹脂の接着界面が半導体素子の近傍に存在して
いる。このため、半導体索子周囲のリードと封止樹脂の
接着界面は。
半導体素子および絶縁部材などによって発生する熱応力
を強く受け、この場合にも接着はく離や樹脂クラックが
発生する。
を強く受け、この場合にも接着はく離や樹脂クラックが
発生する。
本発明は樹脂クラックの発生を防止し、さらに限られた
外形寸法のもとで可能な限り大型の半導体素子を搭載し
うる樹脂封止型半導体装置を提供することを目的とする
。
外形寸法のもとで可能な限り大型の半導体素子を搭載し
うる樹脂封止型半導体装置を提供することを目的とする
。
上記目的を達成するために、半導体素子の絶縁部材ある
いはタブに搭載される面に凸部を設けて。
いはタブに搭載される面に凸部を設けて。
該凸部と前記絶縁部材あるいは前記タブとを間接に接合
することによって達成される。
することによって達成される。
本願第１の請求項に記載の発明は、上記目的を達成する
ために、電極群を有する半導体素子と、該半導体素子を
支持する位置に延長配置した複数本のリードと咳各リー
ドとこれに対応する前記各電極とを電気的に接続する金
属細線と、前記各す−ドと前記半導体素子とを電気的に
絶縁する部材と、上記各部品をモールドする封止樹脂部
とを備えてなる樹脂封止型半導体装置において、前記半
導体素子の前記絶縁部材を介して前記リードによって支
持される面に凸部を設け、該凸部と該絶縁部材とを接合
材を介して間接に接合していることを特徴とする。
ために、電極群を有する半導体素子と、該半導体素子を
支持する位置に延長配置した複数本のリードと咳各リー
ドとこれに対応する前記各電極とを電気的に接続する金
属細線と、前記各す−ドと前記半導体素子とを電気的に
絶縁する部材と、上記各部品をモールドする封止樹脂部
とを備えてなる樹脂封止型半導体装置において、前記半
導体素子の前記絶縁部材を介して前記リードによって支
持される面に凸部を設け、該凸部と該絶縁部材とを接合
材を介して間接に接合していることを特徴とする。
本願節２の請求項に記載の発明は、上記目的を達成する
ために、第１の請求項に記載の発明と同様に前提におい
て、前記絶縁部材の大きさを前記凸部より大きく、前記
半導体素子よりも小さくして、該凸部と該絶縁部材とを
間接に接合していることを特徴どする。
ために、第１の請求項に記載の発明と同様に前提におい
て、前記絶縁部材の大きさを前記凸部より大きく、前記
半導体素子よりも小さくして、該凸部と該絶縁部材とを
間接に接合していることを特徴どする。
本願節３の請求項に記載の発明は、上記［１的を達成す
るために、第１の請求項に記載の発明と同様の前提にお
いて、前記凸部を前記半導体素子とは別の部材により構
成したことを特徴とする。
るために、第１の請求項に記載の発明と同様の前提にお
いて、前記凸部を前記半導体素子とは別の部材により構
成したことを特徴とする。
本願節４の請求項に記載の発明は、上記目的を達成する
ために、電極群を有する半導体素子と該半導体素子を搭
載するタブと該タブに連らなるタブ吊りリードを含むリ
ード群と該各リードに対応する前記各電極とを電気的に
接続する金属細線と、上記各部品をモールドする封止樹
脂部とを備えてなる樹脂封止型半導体装置において、前
記半導体素子の前記タブ搭載側の面に凸部を設け、前記
タブの大きさを前記凸部より大きく、前記半導体素子よ
りも小さくして、該凸部と該タブとを間接に接合する一
方、前記凸部を除く前記半導体素子の下面に、前記複数
のリードを配設したことを特徴とする。
ために、電極群を有する半導体素子と該半導体素子を搭
載するタブと該タブに連らなるタブ吊りリードを含むリ
ード群と該各リードに対応する前記各電極とを電気的に
接続する金属細線と、上記各部品をモールドする封止樹
脂部とを備えてなる樹脂封止型半導体装置において、前
記半導体素子の前記タブ搭載側の面に凸部を設け、前記
タブの大きさを前記凸部より大きく、前記半導体素子よ
りも小さくして、該凸部と該タブとを間接に接合する一
方、前記凸部を除く前記半導体素子の下面に、前記複数
のリードを配設したことを特徴とする。
本発明の構成によれば、リードと封止樹脂の接着界面を
、熱応力が増大する半導体素子の存在する高さ位置から
離すことによって、接着はく離やリード間に発生する樹
脂クラックを防止することができ、大型の半導体素子を
搭載しても、高信頼性の樹脂封止型半導体装置が得られ
る。
、熱応力が増大する半導体素子の存在する高さ位置から
離すことによって、接着はく離やリード間に発生する樹
脂クラックを防止することができ、大型の半導体素子を
搭載しても、高信頼性の樹脂封止型半導体装置が得られ
る。
以下、本発明の一実施例を第１図および第２図によって
説明する。
説明する。
第１図は１本発明の一実施例である樹脂封止型半導体装
置の断面図、第２図は、第１図の内部構造を示すために
、リード３から上部の封止樹脂を取り除いた状態での平
面図である。
置の断面図、第２図は、第１図の内部構造を示すために
、リード３から上部の封止樹脂を取り除いた状態での平
面図である。
図において、半導体索子１はその長手方向の両端部に電
極９を具備している。この半導体素子１は、第１１図に
示したリード固定傾城６．金属細線４とリード３の接続
部７の部分までカバーしており、封止樹脂５で成形され
た部分のパッケージの大きさが許容しつる大きさの範囲
に半導体素子１を大型化したものである。リード３は、
パッケージ外側の両側面に複数配列され、封止樹脂５の
内部では、半導体素子１の下側で、半導体素子ｌを支持
する位置に配設され、Ｌ字状に曲折した形状で延びてお
り、シート状の絶縁部材１１はり一ド３上に接着されて
いる。半導体素子１の絶縁部材１１に搭載される面１ａ
の中央部には凸部１２が設けられており、半導体素子１
は、絶縁部材１１の上に凸部１２と絶縁部材１１を接合
材１３を介して接合することによって搭載されている。
極９を具備している。この半導体素子１は、第１１図に
示したリード固定傾城６．金属細線４とリード３の接続
部７の部分までカバーしており、封止樹脂５で成形され
た部分のパッケージの大きさが許容しつる大きさの範囲
に半導体素子１を大型化したものである。リード３は、
パッケージ外側の両側面に複数配列され、封止樹脂５の
内部では、半導体素子１の下側で、半導体素子ｌを支持
する位置に配設され、Ｌ字状に曲折した形状で延びてお
り、シート状の絶縁部材１１はり一ド３上に接着されて
いる。半導体素子１の絶縁部材１１に搭載される面１ａ
の中央部には凸部１２が設けられており、半導体素子１
は、絶縁部材１１の上に凸部１２と絶縁部材１１を接合
材１３を介して接合することによって搭載されている。
これによって、半導体素子１はリード３より高い位置に
配置されることになり、リード３は第１２図に示す応力
分布が小さくなる位置に配設されている。リード３の延
長部の先端部は、半導体素子１の電極９の近傍に位置す
るように各リード３ごとに異った長さに形成されている
。この封止樹脂５内部のり−ド３の先端部は、半導体素
子１の電極９と金属細線４によって電気的に接続される
。
配置されることになり、リード３は第１２図に示す応力
分布が小さくなる位置に配設されている。リード３の延
長部の先端部は、半導体素子１の電極９の近傍に位置す
るように各リード３ごとに異った長さに形成されている
。この封止樹脂５内部のり−ド３の先端部は、半導体素
子１の電極９と金属細線４によって電気的に接続される
。
また、半導体素子１上の電極９は、各リード３の先端部
との接続が最短距離となるように配置されている。半導
体素子１と絶縁部材１１の間の非接合部分には、封止樹
脂５が両者に直接接するように介在している。
との接続が最短距離となるように配置されている。半導
体素子１と絶縁部材１１の間の非接合部分には、封止樹
脂５が両者に直接接するように介在している。
本実施例によれば、半導体素子１が大型化しても、リー
ド３と封止樹脂５の接着界面の応力を低減することがで
きるので、樹脂接着界面のはく離や、はく離の結果隣接
するリード間に発生する樹脂クラックを防止することが
でき、これとともに十分なリード３の固定長さと、金属
細線４．リード接続領域を確保することができる。
ド３と封止樹脂５の接着界面の応力を低減することがで
きるので、樹脂接着界面のはく離や、はく離の結果隣接
するリード間に発生する樹脂クラックを防止することが
でき、これとともに十分なリード３の固定長さと、金属
細線４．リード接続領域を確保することができる。
なお、この半導体装置の組立に当たっては、まず、リー
ド３の上に接着されている絶縁部材１１に半導体素子１
を搭載し、この際、半導体素子１に設けられている凸部
１２と絶縁部材１１とを接合材を介して接合する。次い
で、半導体素子１上の電極９と各リード３とを金属細線
４にて電気的に接続し、しかる後にこれらを封止樹脂５
で封止して半導体装置を得る。
ド３の上に接着されている絶縁部材１１に半導体素子１
を搭載し、この際、半導体素子１に設けられている凸部
１２と絶縁部材１１とを接合材を介して接合する。次い
で、半導体素子１上の電極９と各リード３とを金属細線
４にて電気的に接続し、しかる後にこれらを封止樹脂５
で封止して半導体装置を得る。
半導体素子１に設けられる凸部１２の形状は、本実施例
に図示したような形状に限定されるものではなく、第３
図に例示するように、半導体素子１の長手方向に沿って
長くした形状、または短手方向に長くした形状、あるい
は十字形、丸形のような形であっても良い。また、凸部
１２は、本実施例に図示したように１箇所に設けるだけ
でなく、２箇所以上設けても良い。さらに凸部１２を設
ける場所は、半導体素子１の中央部に限定されるもので
はなく、任意の場所に設けても何ら差し支えない。
に図示したような形状に限定されるものではなく、第３
図に例示するように、半導体素子１の長手方向に沿って
長くした形状、または短手方向に長くした形状、あるい
は十字形、丸形のような形であっても良い。また、凸部
１２は、本実施例に図示したように１箇所に設けるだけ
でなく、２箇所以上設けても良い。さらに凸部１２を設
ける場所は、半導体素子１の中央部に限定されるもので
はなく、任意の場所に設けても何ら差し支えない。
リード３を封止樹脂５の外部に引き出す方向は、第１図
に示したように２方向に限定するものではなく、１方向
あるいは３方向以上であっても何ら差し支えない。さら
に図では、リード３を封止樹脂５の外部で下方に折り曲
げるデュアル・イン・ライン型を例にとって示しである
が、封止樹脂５外部でのリード３は任意の方向・形状に
折り曲げても良いし、また折り曲げなくとも良い。
に示したように２方向に限定するものではなく、１方向
あるいは３方向以上であっても何ら差し支えない。さら
に図では、リード３を封止樹脂５の外部で下方に折り曲
げるデュアル・イン・ライン型を例にとって示しである
が、封止樹脂５外部でのリード３は任意の方向・形状に
折り曲げても良いし、また折り曲げなくとも良い。
第４図及び第５図は、本発明の他の実施例であり、第４
図は本発明の樹脂封止型半導体装置の断面図、第５図は
第４図の内部構造を示すために、リード３から上部の封
止樹脂を取り除いた状態での平面図である６図において
、半導体素子１の絶縁部材１１を介してリード３によっ
て支持される面１ａの中央部には凸部１２が設けられて
おり、半導体素子１は、凸部１２よりも大きく、半導体
素子１よりも小さい絶縁部材１１と凸部１２とを接合材
１３を介して接続することによって絶縁部材１１の上に
搭載されている。これによって、半導体索子１はリード
３より高い位１直に配置されることになり、リード３は
第１２図に示す応力分布が小さくなる位置に配設されて
いる。また、封止樹脂５の最大応力が発生するパッケー
ジの中央部分５ａ、５ｂには応力集中が生じるような絶
縁部材１１が存在していない。本実施例においても、半
導体索子１が大型化しても、リード３と封止樹脂５の接
着界面の応力を低減することができるので、樹脂接着界
面のはく離や、樹脂クラックを防止することができる。
図は本発明の樹脂封止型半導体装置の断面図、第５図は
第４図の内部構造を示すために、リード３から上部の封
止樹脂を取り除いた状態での平面図である６図において
、半導体素子１の絶縁部材１１を介してリード３によっ
て支持される面１ａの中央部には凸部１２が設けられて
おり、半導体素子１は、凸部１２よりも大きく、半導体
素子１よりも小さい絶縁部材１１と凸部１２とを接合材
１３を介して接続することによって絶縁部材１１の上に
搭載されている。これによって、半導体索子１はリード
３より高い位１直に配置されることになり、リード３は
第１２図に示す応力分布が小さくなる位置に配設されて
いる。また、封止樹脂５の最大応力が発生するパッケー
ジの中央部分５ａ、５ｂには応力集中が生じるような絶
縁部材１１が存在していない。本実施例においても、半
導体索子１が大型化しても、リード３と封止樹脂５の接
着界面の応力を低減することができるので、樹脂接着界
面のはく離や、樹脂クラックを防止することができる。
半導体素子１に設ける凸部１２は、半導体素子１と別の
部材で構成されていても良い。第６図において、半導体
素子１の絶縁部材１１を介してリード３によって支持さ
れる面１ａの中央部に、凸部１２が間接に接合されてい
る。凸部１２の材質は半導体素子１と同一でも良く、ま
た異なる材質のものであっても良い。
部材で構成されていても良い。第６図において、半導体
素子１の絶縁部材１１を介してリード３によって支持さ
れる面１ａの中央部に、凸部１２が間接に接合されてい
る。凸部１２の材質は半導体素子１と同一でも良く、ま
た異なる材質のものであっても良い。
第７図及び第８図は、本発明のさらに他の実施例であり
、第７図は本発明による樹脂封止型半導体装置の断面図
、第８図は第７図の内部構造を示すために、リード３か
ら上部の封止樹脂を取り除いた状態での平面図である。
、第７図は本発明による樹脂封止型半導体装置の断面図
、第８図は第７図の内部構造を示すために、リード３か
ら上部の封止樹脂を取り除いた状態での平面図である。
図において、半導体素子１はその長手方向の両端部に電
極９を具備している。この半導体素子１は、第１１図に
示したリード固定領域６．金属細線４とリード３の接続
部７の部分までカバーしており、封止樹脂５で成形され
た部分のパッケージの大きさが許容しうる大きさの範囲
に半導体素子１を大型化したものである。封止樹脂５の
内部では、半導体素子１の下側で、タブ吊りリード１０
に支持されたタブ２が半導体素子１を搭載する位置に配
設されて、リード３は、パッケージ外側の両側面に複数
配列され、タブ２の周囲にＬ字状に曲折した形状で延び
ている。半導体素子１のタブ２に搭載される面１ａの中
央部には凸部１２が設けられており、半導体素子１は、
凸部１２よりも大きく半導体索子１よりも小さくタブ２
と凸部１２とを接合材１３を介して接合することによっ
て、タブ２の上に搭載されている。これによって。
極９を具備している。この半導体素子１は、第１１図に
示したリード固定領域６．金属細線４とリード３の接続
部７の部分までカバーしており、封止樹脂５で成形され
た部分のパッケージの大きさが許容しうる大きさの範囲
に半導体素子１を大型化したものである。封止樹脂５の
内部では、半導体素子１の下側で、タブ吊りリード１０
に支持されたタブ２が半導体素子１を搭載する位置に配
設されて、リード３は、パッケージ外側の両側面に複数
配列され、タブ２の周囲にＬ字状に曲折した形状で延び
ている。半導体素子１のタブ２に搭載される面１ａの中
央部には凸部１２が設けられており、半導体素子１は、
凸部１２よりも大きく半導体索子１よりも小さくタブ２
と凸部１２とを接合材１３を介して接合することによっ
て、タブ２の上に搭載されている。これによって。
半導体素子１はリード３より高い位置に配置されること
になり、リード３は第１２図に示す応力分布が小さくな
る位置に配設されている。リード３の延長部の先端部は
、半導体索子１の電極９の近傍に位置するように各リー
ド３ごとに異った長さに形成されている。この封止樹脂
５内部のり−ド３の先端部は、半導体素子１の電極９と
金属細線４によって電気的に接続される。また、半導体
素子１上の電極９は、各リード３の先端部との接続が最
短距離となるように配置されている。
になり、リード３は第１２図に示す応力分布が小さくな
る位置に配設されている。リード３の延長部の先端部は
、半導体索子１の電極９の近傍に位置するように各リー
ド３ごとに異った長さに形成されている。この封止樹脂
５内部のり−ド３の先端部は、半導体素子１の電極９と
金属細線４によって電気的に接続される。また、半導体
素子１上の電極９は、各リード３の先端部との接続が最
短距離となるように配置されている。
半導体素子１を搭載するタブ２は、リード３と同一平面
に配置するだけでなく、第９図に示すように、図示され
ていないタブ吊りリード１０部分で上方に折り曲げて、
リード３よりも高い位置に配設したものでも良く、また
第１０図に示すようにリード３より低い位置に配設した
ものでも良い。
に配置するだけでなく、第９図に示すように、図示され
ていないタブ吊りリード１０部分で上方に折り曲げて、
リード３よりも高い位置に配設したものでも良く、また
第１０図に示すようにリード３より低い位置に配設した
ものでも良い。
本実施例によれば、半導体素子１が大型化しても、リー
ド３と封止樹脂５の接着界面の応力を低減することがで
きるので、樹脂接着界面のはく離や、はく離の結果隣接
するリード間に発生する樹脂クラックを防止することが
でき、これとともに十分なり−ド３の固定長さと、金属
細線４、リード接続領域を確保することができる。さら
に本実施例によれば、絶縁部材を使用せずに半導体装置
を構成することができるので、コストの低減を図れる効
果もある。
ド３と封止樹脂５の接着界面の応力を低減することがで
きるので、樹脂接着界面のはく離や、はく離の結果隣接
するリード間に発生する樹脂クラックを防止することが
でき、これとともに十分なり−ド３の固定長さと、金属
細線４、リード接続領域を確保することができる。さら
に本実施例によれば、絶縁部材を使用せずに半導体装置
を構成することができるので、コストの低減を図れる効
果もある。
なお、本実施例においても、半導体素子１に設けられる
凸部１２の形状、設置する数及び場所は。
凸部１２の形状、設置する数及び場所は。
本実施例に示したものに限定されるものではない。
また、凸部１２は半導体素子１とは別の部材で構成され
たものであっても何ら差し支えない。
たものであっても何ら差し支えない。
本発明によれば、リード、封止樹脂間の接着はく離やリ
ード間の樹脂クラックなどを防止できるため、良好な封
止効果が得られ、限られた外形寸法のもとで、大型の半
導体素子を搭載可能な樹脂封止型半導体装置を得ること
ができる。
ード間の樹脂クラックなどを防止できるため、良好な封
止効果が得られ、限られた外形寸法のもとで、大型の半
導体素子を搭載可能な樹脂封止型半導体装置を得ること
ができる。
第１図は本発明の樹脂封止型半導体装置の一実施例を示
す断面図、第２図は第１図においてリードから上面の封
止樹脂を取り除いた状態での平面図、第３図は凸部の形
状の例を示す半導体素子の平面図、第４図は本発明の他
の実施例を示す断面図、第５図は第４図においてリード
から上面の封止樹脂を取り除いた状態での平面図、第６
図は本発明のさらに他の実施例を示す断面図、第７図は
本発明のさらに他の実施例を示す断面図、第８図は第７
図においてリードから上面の封止樹脂を取り除いた状態
での平面図、第９図および第１０図は夫々他の実施例装
置の断面図、第１１図は従来の樹脂対ＩＥ型半導体装置
を示す断面図、第１２図は半導体装置の樹脂側面におけ
る最大主応力分布図である。 １・・・半導体素子、２・・・タブ、３・・・リード、
４・・・金属細線、５・・・封止樹脂、９・・・電極、
１１・・・絶縁部材、１２・・・凸部、１３・・・接合
材。 冨 図 爾２図 ／Ｚ・−凸仰 ■ 図 爾 乙 図 ／−−一 半喜イ≧ト→１≦ｊ− 夏 図 １３特妨 ■ 図 ５ま 第 図 第 図 冨 図 猶 ｌρ 口 ■ Ｉ 図
す断面図、第２図は第１図においてリードから上面の封
止樹脂を取り除いた状態での平面図、第３図は凸部の形
状の例を示す半導体素子の平面図、第４図は本発明の他
の実施例を示す断面図、第５図は第４図においてリード
から上面の封止樹脂を取り除いた状態での平面図、第６
図は本発明のさらに他の実施例を示す断面図、第７図は
本発明のさらに他の実施例を示す断面図、第８図は第７
図においてリードから上面の封止樹脂を取り除いた状態
での平面図、第９図および第１０図は夫々他の実施例装
置の断面図、第１１図は従来の樹脂対ＩＥ型半導体装置
を示す断面図、第１２図は半導体装置の樹脂側面におけ
る最大主応力分布図である。 １・・・半導体素子、２・・・タブ、３・・・リード、
４・・・金属細線、５・・・封止樹脂、９・・・電極、
１１・・・絶縁部材、１２・・・凸部、１３・・・接合
材。 冨 図 爾２図 ／Ｚ・−凸仰 ■ 図 爾 乙 図 ／−−一 半喜イ≧ト→１≦ｊ− 夏 図 １３特妨 ■ 図 ５ま 第 図 第 図 冨 図 猶 ｌρ 口 ■ Ｉ 図
Claims (1)
- 【特許請求の範囲】 １、電極群を有する半導体素子と、該半導体素子を支持
する位置に延長配置した複数本のリードと、該各リード
とこれに対応する前記各電極とを電気的に接続する金属
細線と、該各リードと前記半導体素子とを電気的に絶縁
する部材と、上記各部品をモールドする封止樹脂部とを
備えてなる樹脂封止型半導体装置において、前記半導体
素子の前記絶縁部材を介して前記リードによつて支持さ
れる面に少なくとも一つの凸部を設けて、該凸部と該絶
縁部材とを間接に接合する一方、前記凸部以外の部分は
、前記絶縁部材上に直接あるいは間接もしくは間隙部を
介して搭載したことを特徴とする樹脂封止型半導体装置
。 ２、前記絶縁部材の大きさを、前記半導体素子の該絶縁
部材を介して前記リードによつて支持される面に少なく
とも一つ設けた凸部より大きく、かつ該半導体素子より
も小さくしたことを特徴とする特許請求の範囲第１項記
載の樹脂封止型半導体装置。 ３、前記凸部が前記半導体素子と別の部材からなること
を特徴とする特許請求の範囲第１項記載の樹脂封止型半
導体装置。 ４、電極群を有する半導体素子と該半導体素子を搭載す
るタブと該タブに連らなるタブ吊りリードを含むリード
群と該各リードとこれに対応する前記各電極とを電気的
に接続する金属細線と、上記各部品をモールドする封止
樹脂部とを備えてなる樹脂封止型半導体装置において、
前記半導体素子の前記タブ搭載側の面に少なくとも一つ
の凸部を設けて、前記タブの大きさを前記凸部より大き
く、かつ前記半導体素子よりも小さくして、該凸部と該
タブを間接に接合する一方、該凸部の下面を除く該半導
体素子の下面に、複数のリードを配設したことを特徴と
する樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63287691A JPH02134854A (ja) | 1988-11-16 | 1988-11-16 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63287691A JPH02134854A (ja) | 1988-11-16 | 1988-11-16 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02134854A true JPH02134854A (ja) | 1990-05-23 |
Family
ID=17720482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63287691A Pending JPH02134854A (ja) | 1988-11-16 | 1988-11-16 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02134854A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5489801A (en) * | 1993-11-03 | 1996-02-06 | Intel Corporation | Quad flat package heat slug composition |
| US5541446A (en) * | 1994-08-29 | 1996-07-30 | Analog Devices, Inc. | Integrated circuit package with improved heat dissipation |
-
1988
- 1988-11-16 JP JP63287691A patent/JPH02134854A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5489801A (en) * | 1993-11-03 | 1996-02-06 | Intel Corporation | Quad flat package heat slug composition |
| US5541446A (en) * | 1994-08-29 | 1996-07-30 | Analog Devices, Inc. | Integrated circuit package with improved heat dissipation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6500698B2 (en) | Method for fabricating a stacked semiconductor chip package | |
| US6181009B1 (en) | Electronic component with a lead frame and insulating coating | |
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| JP3012816B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2915892B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR970067781A (ko) | 반도체 장치와 그의 제조방법 및 집합형 반도체 장치 | |
| JP3154579B2 (ja) | 半導体素子搭載用のリードフレーム | |
| JP4523138B2 (ja) | 半導体装置およびそれに用いるリードフレーム | |
| JP2002064224A (ja) | 発光ダイオード及びその製造方法 | |
| JPS60167454A (ja) | 半導体装置 | |
| US5883424A (en) | Lead frame for hollow plastic package | |
| JPH02134854A (ja) | 樹脂封止型半導体装置 | |
| JPS6215844A (ja) | 半導体リ−ドフレ−ム | |
| JPH07161910A (ja) | 樹脂封止型半導体装置 | |
| JPH0472750A (ja) | ガラス封止型半導体装置 | |
| JP2007141947A (ja) | 半導体装置およびその製造方法 | |
| JP2522182B2 (ja) | 半導体装置 | |
| KR100911461B1 (ko) | 반도체 패키지 | |
| US20010050420A1 (en) | Leadframe having joined internal lead | |
| JPS62154764A (ja) | 樹脂封止型半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH0750388A (ja) | 樹脂封止型半導体装置及び製造方法 | |
| JPH04215465A (ja) | 半導体装置 | |
| JPS6384143A (ja) | 半導体装置 | |
| KR200286322Y1 (ko) | 반도체패키지 |