JPH02131025A - データ補間装置 - Google Patents
データ補間装置Info
- Publication number
- JPH02131025A JPH02131025A JP28460688A JP28460688A JPH02131025A JP H02131025 A JPH02131025 A JP H02131025A JP 28460688 A JP28460688 A JP 28460688A JP 28460688 A JP28460688 A JP 28460688A JP H02131025 A JPH02131025 A JP H02131025A
- Authority
- JP
- Japan
- Prior art keywords
- data
- latch
- interpolation
- error
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000011989 factory acceptance test Methods 0.000 description 3
- 238000012949 factory acceptance testing Methods 0.000 description 3
- 239000003925 fat Substances 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 101000824299 Homo sapiens Protocadherin Fat 2 Proteins 0.000 description 1
- 102100022093 Protocadherin Fat 2 Human genes 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタルオーディオ等において、誤った
データを補間するデータ補間方式に関するものである。
データを補間するデータ補間方式に関するものである。
従来、誤ったデータを補間する方式として、平均値補間
法と前値ホールド法を組み合わせたものが良く知られて
いる。
法と前値ホールド法を組み合わせたものが良く知られて
いる。
第3図は従来のデータ補間装置を示す図であり、(至)
はデータ入力端子(ロ)から送られてくるデータをラッ
チするためのラッチ、翰はラッチ(至)から送られてく
るデータをラッチするラッチ、(至)はラッチ(財)の
出力・ラッチ翰の出力及び除算器に)の出力を選択する
セレクタ、(財)はセレクタに)の出力をラッチするラ
ッチ、■はラッチ(至)とラッチ(2)の出力を加算す
る加算器、暖は定数を発生する定数発生器、に)は加算
器−の出力を定数発生器四の出力で除する除算器、に)
はフラグ入力端子I4ηから送られてくるフラグをラッ
チするラッチ、01はラッチ−の出力をラッチするラッ
チ、(ロ)はデータ入力端子、(財)はクロック入力端
子、67)はフラグ入力端子、(6)はデータ出力端子
である。
はデータ入力端子(ロ)から送られてくるデータをラッ
チするためのラッチ、翰はラッチ(至)から送られてく
るデータをラッチするラッチ、(至)はラッチ(財)の
出力・ラッチ翰の出力及び除算器に)の出力を選択する
セレクタ、(財)はセレクタに)の出力をラッチするラ
ッチ、■はラッチ(至)とラッチ(2)の出力を加算す
る加算器、暖は定数を発生する定数発生器、に)は加算
器−の出力を定数発生器四の出力で除する除算器、に)
はフラグ入力端子I4ηから送られてくるフラグをラッ
チするラッチ、01はラッチ−の出力をラッチするラッ
チ、(ロ)はデータ入力端子、(財)はクロック入力端
子、67)はフラグ入力端子、(6)はデータ出力端子
である。
次に動作について、第3図、第4図を用いて説明する。
第4図において、時刻Tl + ++1 r Tl+
2・・・のときのデータをDi、 Di+l + D
I+2・・・とじ、データが正しいときはQ印、データ
が誤っているときは■印で表す。即ち、第4図ではDi
+2. Di+3. Di−hが誤ったデータであり、
Dl+ DI+I + DI+5は正しいデータである
。
2・・・のときのデータをDi、 Di+l + D
I+2・・・とじ、データが正しいときはQ印、データ
が誤っているときは■印で表す。即ち、第4図ではDi
+2. Di+3. Di−hが誤ったデータであり、
Dl+ DI+I + DI+5は正しいデータである
。
誤ったデータは、正しいデータDi+sの2つ前のデー
タDi +3まで、データが誤る1つ前の正しいデータ
Di+tを保持するC前値ホールド)。即ち、Di+1
=Di+2=Di+3 となるように、Di+2 、
Di刊は補間される。そして正しいデータDi+sの
直前のデータDi−hは、補間されたDi+3の値と、
正[)いデータDi+5の平均値をもってデータは補間
される。
タDi +3まで、データが誤る1つ前の正しいデータ
Di+tを保持するC前値ホールド)。即ち、Di+1
=Di+2=Di+3 となるように、Di+2 、
Di刊は補間される。そして正しいデータDi+sの
直前のデータDi−hは、補間されたDi+3の値と、
正[)いデータDi+5の平均値をもってデータは補間
される。
次に第3図を用いて説明する。セレクタ顧にはラッチに
)、ラッチ(至)にラッチされているフラグの内容に従
って次のようなSの値が与えられる。
)、ラッチ(至)にラッチされているフラグの内容に従
って次のようなSの値が与えられる。
(ここで“Sの値°゛とは信号を選択するための条件を
動作の説明のために便宜的に与えるものである。) 今、ラッチ(至)、ラッチ翰、ラッチ(財)に各々デー
タDI+3 、DI+2 + ”+1 がラッチされて
おり、ラッチ(ト)、ラッチ0Iに各々フラグ“111
+、1“1″(フラグ“1”はデータが誤っていること
を示す)がラッチ表 1 (×印はフラグが0.1のどちらでも良いことを示す) されているとすると、セレクタ(至)にはS=1が与え
られ、新たなりロック入力によって、ラッチ0刀へは、
ラッチ(財)のデータDi+、がデータDi+2の補間
値としてラッチされる。(前値ホールド)この時点で、
ラッチ(至)、ラッチ翰、ラッチ(2)には各々、デー
タDI+4 + DI+3 + Di+2がラッチされ
ており、ラッチ(7)、ラッチに)には各々フラグ“1
”°゛1”がラッチされている。そして次のクロック入
力によって、前述と同様にラッチ0刀へはラッチ(6)
のデータDi+2がデータDi+3の補間値としてラッ
チされる。(前値ホールド) さらに、この時点でラッチ(至)、ラッチ(2)、ラッ
チ(財)には各々データDl+5+ DI+4+ DI
+3がラッチされており、ラッチ(7)、ラッチ■には
各々フラグ“0”“1”がラッチされている。セレクタ
(至)にはs−3が与えられ、新たなりロック入力によ
ってラッチG11lへは、ラッチ(9)にラッチされて
いたDi+3と、ラッチ(至)にラッチされていたDi
+sの平均値を、加算器色、定数発生器(ハ)、除算器
に)を用いて計算し、データDi+iの補間値としてラ
ッチする。
動作の説明のために便宜的に与えるものである。) 今、ラッチ(至)、ラッチ翰、ラッチ(財)に各々デー
タDI+3 、DI+2 + ”+1 がラッチされて
おり、ラッチ(ト)、ラッチ0Iに各々フラグ“111
+、1“1″(フラグ“1”はデータが誤っていること
を示す)がラッチ表 1 (×印はフラグが0.1のどちらでも良いことを示す) されているとすると、セレクタ(至)にはS=1が与え
られ、新たなりロック入力によって、ラッチ0刀へは、
ラッチ(財)のデータDi+、がデータDi+2の補間
値としてラッチされる。(前値ホールド)この時点で、
ラッチ(至)、ラッチ翰、ラッチ(2)には各々、デー
タDI+4 + DI+3 + Di+2がラッチされ
ており、ラッチ(7)、ラッチに)には各々フラグ“1
”°゛1”がラッチされている。そして次のクロック入
力によって、前述と同様にラッチ0刀へはラッチ(6)
のデータDi+2がデータDi+3の補間値としてラッ
チされる。(前値ホールド) さらに、この時点でラッチ(至)、ラッチ(2)、ラッ
チ(財)には各々データDl+5+ DI+4+ DI
+3がラッチされており、ラッチ(7)、ラッチ■には
各々フラグ“0”“1”がラッチされている。セレクタ
(至)にはs−3が与えられ、新たなりロック入力によ
ってラッチG11lへは、ラッチ(9)にラッチされて
いたDi+3と、ラッチ(至)にラッチされていたDi
+sの平均値を、加算器色、定数発生器(ハ)、除算器
に)を用いて計算し、データDi+iの補間値としてラ
ッチする。
以上のようにして、従来のデータ補間方法ではデータ補
間が行われていた。
間が行われていた。
いま、10データ毎に3データ連続して誤っている、サ
ンプリング周波数48KHz、 量子化ビット数16の
正弦波を考え、誤りデータを補間したときの補間誤差の
最大値を調べてみると第5図、x印のようになる。補間
誤差の検知限は、補間誤差102.lt(=316 ’
)ステップ付近にあると考えられる( 「PCM磁気録
音機における誤り補間法」ソニー技術研究所日本音響学
会講演論文集、昭和53年5月)ので、従来の補間方法
では、すべての周波数で補間誤差の最大値は、検知限を
越えていることがわかる。
ンプリング周波数48KHz、 量子化ビット数16の
正弦波を考え、誤りデータを補間したときの補間誤差の
最大値を調べてみると第5図、x印のようになる。補間
誤差の検知限は、補間誤差102.lt(=316 ’
)ステップ付近にあると考えられる( 「PCM磁気録
音機における誤り補間法」ソニー技術研究所日本音響学
会講演論文集、昭和53年5月)ので、従来の補間方法
では、すべての周波数で補間誤差の最大値は、検知限を
越えていることがわかる。
同様に、誤りデータが1個だけの場合の補間誤差の最大
値を第6図、x印で表す。同様に検知限は1KHz付近
にあることがわかる。
値を第6図、x印で表す。同様に検知限は1KHz付近
にあることがわかる。
従来のデータ補間の方法では連続してデータが誤った場
合、前値ホールドが行われるため、補間誤差が大きくな
り、高周波成分が発生するため、異音が発生するという
問題点があった。
合、前値ホールドが行われるため、補間誤差が大きくな
り、高周波成分が発生するため、異音が発生するという
問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、補間誤差が極めて小さく、高周波成分が発生
しないデータ補間方式を得ることを目的とする。
たもので、補間誤差が極めて小さく、高周波成分が発生
しないデータ補間方式を得ることを目的とする。
この発明に係るデータ補間方式は、誤りデータのパター
ンに応じて、用いる多項式及び係数を選択し、この多項
式及び係数を用いてデータを補間オるようにしたもので
ある。
ンに応じて、用いる多項式及び係数を選択し、この多項
式及び係数を用いてデータを補間オるようにしたもので
ある。
この発明におけるデータ補間方式は、誤りデータのパタ
ーンに応じて、用いる多項式及び係数を選択することに
より、誤差の少ない補間がなされる。
ーンに応じて、用いる多項式及び係数を選択することに
より、誤差の少ない補間がなされる。
誤りデータを、誤差を少なく補間する方法として、高次
多項式を用いる方法があり、これを第7図について説明
する。いま例えばデータDnが誤っているとし、これを
5次多項式で補間するとすれば、Dn(7)前後6つの
データ、即ち、Dn−3〜Dn−1。
多項式を用いる方法があり、これを第7図について説明
する。いま例えばデータDnが誤っているとし、これを
5次多項式で補間するとすれば、Dn(7)前後6つの
データ、即ち、Dn−3〜Dn−1。
及びDn+1〜DIl+3 を通る5次方程式を求め
る。時間軸間隔はサンプリング周波数で一定であるため
、Dnの値は次の式で求められる。
る。時間軸間隔はサンプリング周波数で一定であるため
、Dnの値は次の式で求められる。
Dn = k l(Dn−、+D n+3 )+ k2
(Dn−2+I)n+2)+ k3 (Dn−1+D
n +t )この発明は、誤りデータのパターンに応じ
て多項式及び係数を選択し、補間を行うものである。
(Dn−2+I)n+2)+ k3 (Dn−1+D
n +t )この発明は、誤りデータのパターンに応じ
て多項式及び係数を選択し、補間を行うものである。
以下、この発明の一実施例を図について説明する。第1
図において、(1〕はデータ入力端子、(2)〜f61
. +81〜(2)、翰〜(7)はラッチ、(8)はデ
ータと補間されたデータを切り換えるためのセレクタ、
(至)はデータ出力端子、C4は各ラッチにデータをラ
ッチさせるためのクロックを入力するクロック入力端子
、(至)〜α呻及び3D−(至)は乗算器、(イ)は加
算器、(イ)は誤りフラグを入力し、そのパターンに応
じて各乗算器に係数を出力する誤りパターン検出器、(
至)は誤りフラグを入力するフラグ入力端子である。
図において、(1〕はデータ入力端子、(2)〜f61
. +81〜(2)、翰〜(7)はラッチ、(8)はデ
ータと補間されたデータを切り換えるためのセレクタ、
(至)はデータ出力端子、C4は各ラッチにデータをラ
ッチさせるためのクロックを入力するクロック入力端子
、(至)〜α呻及び3D−(至)は乗算器、(イ)は加
算器、(イ)は誤りフラグを入力し、そのパターンに応
じて各乗算器に係数を出力する誤りパターン検出器、(
至)は誤りフラグを入力するフラグ入力端子である。
また、ラッチ翰〜(至)には、それぞれ、ラッチ+21
〜(7)及びラッチ(9)〜(2)にラッチされている
データの誤りフラグがラッチされている。
〜(7)及びラッチ(9)〜(2)にラッチされている
データの誤りフラグがラッチされている。
次に動作について説明する。データ入力端子(1)に入
力されたデータは、クロック入力端子α4より入力され
たクロックにより、ラッチ(2)、ラッチ(3)・・・
ラッチ@と次々にシフトされ、データ出力端子(至)か
ら出力される。また、フラグ入力端子(至)から入力さ
れたフラグも、データと同様に、クロック入力端子α冶
より入力されたクロックにより、ラッチい、ラッチ(ハ
)・・・ラッチ(至)と次々にシフトされる。
力されたデータは、クロック入力端子α4より入力され
たクロックにより、ラッチ(2)、ラッチ(3)・・・
ラッチ@と次々にシフトされ、データ出力端子(至)か
ら出力される。また、フラグ入力端子(至)から入力さ
れたフラグも、データと同様に、クロック入力端子α冶
より入力されたクロックにより、ラッチい、ラッチ(ハ
)・・・ラッチ(至)と次々にシフトされる。
一方、誤りパターン検出器(4)には、ラッチ勿〜cl
D及びラッチ鏝〜(至)のフラグが入力さね、各フラグ
のパターンに応じて乗算器(ト)〜(ホ)及びr2D
−C24に係数を出力し、各々前記ラッチ(2)〜(7
)及び(9)〜(イ)の出力と乗算され、加算器勾に出
力される。加算器−では、前記乗算器αQ〜0り及び2
】)〜(至)の出力をすべて加算し、その結果をセレク
タ(8)の一方の入力に送る。セレクタ(8)では、ラ
ッチ(至)の出力、即ち、ラッチ(7)の出力データの
フラグが“′1”(データ誤りを示す)の時には、前記
加算器−からのデータを選択しラッチ(9)に出力する
。逆に、ラッチQの出力が“0”即ち、ラッチ(7)の
出力データが正しい時には、セレクタ(8)ではラッチ
(7)の出力を選択しラッチ(9)に出力する。
D及びラッチ鏝〜(至)のフラグが入力さね、各フラグ
のパターンに応じて乗算器(ト)〜(ホ)及びr2D
−C24に係数を出力し、各々前記ラッチ(2)〜(7
)及び(9)〜(イ)の出力と乗算され、加算器勾に出
力される。加算器−では、前記乗算器αQ〜0り及び2
】)〜(至)の出力をすべて加算し、その結果をセレク
タ(8)の一方の入力に送る。セレクタ(8)では、ラ
ッチ(至)の出力、即ち、ラッチ(7)の出力データの
フラグが“′1”(データ誤りを示す)の時には、前記
加算器−からのデータを選択しラッチ(9)に出力する
。逆に、ラッチQの出力が“0”即ち、ラッチ(7)の
出力データが正しい時には、セレクタ(8)ではラッチ
(7)の出力を選択しラッチ(9)に出力する。
次に、前記誤りパターン検出器@の動作を説明する。第
2図に誤りパターンの一例を示す。図において、○印は
フラグが立っていない状態、・印はフラグが立っている
状態、即ちその位置のデータが誤っている状態を示す。
2図に誤りパターンの一例を示す。図において、○印は
フラグが立っていない状態、・印はフラグが立っている
状態、即ちその位置のデータが誤っている状態を示す。
そしてX印はその位置のフラグを見ないことを示し、◎
印はその位置のフラグは見ないが、その位置のデータは
既に補間さねているか、あるいはもともと誤っていない
データであるので、このデータを補間に用いることを示
す。
印はその位置のフラグは見ないが、その位置のデータは
既に補間さねているか、あるいはもともと誤っていない
データであるので、このデータを補間に用いることを示
す。
誤りパターンの検出は図に示したPATI、2゜・・・
の順で行い、パターンが一致すれば、表2に示したよう
な係数を乗算器(イ)〜αq及び311−(至)に出力
する。(分母はすべて2048) 第2図及び表2において、PATlでは7次多項式、F
AT2では5次多項式、FAT 3〜8では4次多項式
、FAT9〜17では3次多項式、FAT18〜22で
は2次多項式を、それぞれ用いている。また、FAT2
3は前値ホールドである。
の順で行い、パターンが一致すれば、表2に示したよう
な係数を乗算器(イ)〜αq及び311−(至)に出力
する。(分母はすべて2048) 第2図及び表2において、PATlでは7次多項式、F
AT2では5次多項式、FAT 3〜8では4次多項式
、FAT9〜17では3次多項式、FAT18〜22で
は2次多項式を、それぞれ用いている。また、FAT2
3は前値ホールドである。
即ち、誤りデータの前後4個才つ計8個のデータがすべ
て正しい場合には7次多項式、前後3個才つ計6個のデ
ータのうち、誤ったデータがない場合には5次多項式、
誤ったデータが1個の場合には4次多項式、2個の場合
には3次多項式、後ろ5個のデータのうち、正しいデー
タが1個でもある場合には2次多項式、ない場合には前
値ホールド、をそれぞれ用いて補間を行う。
て正しい場合には7次多項式、前後3個才つ計6個のデ
ータのうち、誤ったデータがない場合には5次多項式、
誤ったデータが1個の場合には4次多項式、2個の場合
には3次多項式、後ろ5個のデータのうち、正しいデー
タが1個でもある場合には2次多項式、ない場合には前
値ホールド、をそれぞれ用いて補間を行う。
第5図、第6図は、それぞれ3個のデータが連続あるい
は1個のデータが誤っている場合の、サンプリング周波
数48KHz 、 量子化ビット数16の正表 × 1/2048 弦波に対応させたときの補間誤差の最大値を、従来の補
間方式と、本発明による補間方式を用いた場合について
比較した結果を示す。
は1個のデータが誤っている場合の、サンプリング周波
数48KHz 、 量子化ビット数16の正表 × 1/2048 弦波に対応させたときの補間誤差の最大値を、従来の補
間方式と、本発明による補間方式を用いた場合について
比較した結果を示す。
横軸は正弦波の周波数、縦軸は正しいデータと補間され
たデータとの差の最大ステップ数を表しており、○印は
本発明による補間方式、X印は従来の補間方式の場合を
示す。両図より検知限局波数がかなり改善さねることが
わかる。
たデータとの差の最大ステップ数を表しており、○印は
本発明による補間方式、X印は従来の補間方式の場合を
示す。両図より検知限局波数がかなり改善さねることが
わかる。
なお、上記実施例では、7次・5次・4次・3次・2次
多項式を用いて補間する場合を示したが、他の多項式を
用いて補間を行ってもよい。
多項式を用いて補間する場合を示したが、他の多項式を
用いて補間を行ってもよい。
以上のように、この発明によれば、誤りパターンに応じ
て、用いる多項式及び係数を選択して補間を行うように
したので、誤差が少なく、高周波成分の発生がない補間
を行うことができる。
て、用いる多項式及び係数を選択して補間を行うように
したので、誤差が少なく、高周波成分の発生がない補間
を行うことができる。
第1図はこの発明の一実施例によるデータ補間装置を示
す回路図、第2図はこの発明の一実施例におけるデータ
誤りパターンを示す図、第3図は従来のデータ補間装置
を示す回路図、@4図は従来のデータ補間方法を示す図
、第5図は、データが3つ連続して誤った場合に、従来
の補間方式及び本発明の補間方式でデータ補間を行った
補間誤差を表す図、第6図は第5図同様、データが1つ
誤った場合に、各補間方式の補間誤差を表す図、第7図
は多項式補間の方法を示す図である。 (1)はデータ入力端子、(2)〜(61,+81〜(
財)、@〜(至)はラッチ、(8)はセレクタ、@はク
ロック入力端子、α9〜α燵及びeII−(至)は乗算
器、翰は加算器、(至)は誤りパターン検出器、(ホ)
はフラグ入力端子である。 なお、図中、同一符号は同一、又は相当部分を示す。
す回路図、第2図はこの発明の一実施例におけるデータ
誤りパターンを示す図、第3図は従来のデータ補間装置
を示す回路図、@4図は従来のデータ補間方法を示す図
、第5図は、データが3つ連続して誤った場合に、従来
の補間方式及び本発明の補間方式でデータ補間を行った
補間誤差を表す図、第6図は第5図同様、データが1つ
誤った場合に、各補間方式の補間誤差を表す図、第7図
は多項式補間の方法を示す図である。 (1)はデータ入力端子、(2)〜(61,+81〜(
財)、@〜(至)はラッチ、(8)はセレクタ、@はク
ロック入力端子、α9〜α燵及びeII−(至)は乗算
器、翰は加算器、(至)は誤りパターン検出器、(ホ)
はフラグ入力端子である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- (1)誤つたデータを前後の正しいデータより補間する
場合において、1個又は複数個の誤りデータの位置パタ
ーンに応じて、用いる多項式及び係数を選択し、この多
項式及び係数を用いて前記誤りデータの補間を行うよう
にしたデータ補間装置。 - (2)前記1個又は複数個の誤りデータの内、まだ補間
が行われていず、かつ、時間的に最も前にあるデータを
前記位置パターンの中心及び前記補間の対象とする請求
項第1項記載のデータ補間装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28460688A JPH02131025A (ja) | 1988-11-10 | 1988-11-10 | データ補間装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28460688A JPH02131025A (ja) | 1988-11-10 | 1988-11-10 | データ補間装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02131025A true JPH02131025A (ja) | 1990-05-18 |
Family
ID=17680636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28460688A Pending JPH02131025A (ja) | 1988-11-10 | 1988-11-10 | データ補間装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02131025A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498515B1 (ko) * | 1995-11-30 | 2005-09-12 | 소니 가부시끼 가이샤 | 에러샘플을보간하기위한디지털오디오데이터처리장치및방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60152187A (ja) * | 1984-01-19 | 1985-08-10 | Sony Corp | 信号補間装置 |
-
1988
- 1988-11-10 JP JP28460688A patent/JPH02131025A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60152187A (ja) * | 1984-01-19 | 1985-08-10 | Sony Corp | 信号補間装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498515B1 (ko) * | 1995-11-30 | 2005-09-12 | 소니 가부시끼 가이샤 | 에러샘플을보간하기위한디지털오디오데이터처리장치및방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4715257A (en) | Waveform generating device for electronic musical instruments | |
US4782324A (en) | Digital signal synthesizer | |
US5949695A (en) | Interpolator using a plurality of polynomial equations and associated methods | |
JPH07112144B2 (ja) | デジタル・フィルタ | |
JPH1050001A (ja) | 再生装置および方法 | |
JPH02131025A (ja) | データ補間装置 | |
TW507424B (en) | Direct digital synthesizer | |
WO2000079686A1 (fr) | Convertisseur numerique-analogique et son procede d'utilisation, et dispositif et procede d'interpolation de donnees | |
TWI232027B (en) | Interpolation function generating device, interpolation data generating method, digital/analog converter, data interpolating device and recording medium | |
JP3142033B2 (ja) | D/a変換回路 | |
WO2002101925A1 (fr) | Dispositif d'interpolation de donnees et procede correspondant, dispositif de generation de fonctions d'echantillonnage, programme d'interpolation de donnees, et support enregistre | |
JPH1155076A (ja) | サンプリング周波数変換装置 | |
JPH04116466A (ja) | サンプリング信号処理装置 | |
AU611448B2 (en) | Method and apparatus for decoding reed-solomon code | |
US6894966B1 (en) | Interpolation circuit | |
US6778600B1 (en) | Method of filtering and apparatus therefore | |
JPS6399623A (ja) | 有限体の演算回路 | |
JPH06204798A (ja) | 非同期サンプリング周波数変換の補間方式 | |
JP2773162B2 (ja) | データ補間装置 | |
JP3223560B2 (ja) | 波形データ読出し装置 | |
JPH03286212A (ja) | 正弦波データ発生回路 | |
JPH06236185A (ja) | 楽音発生装置 | |
JPH06202752A (ja) | 指数関数データの補間装置 | |
JPH06266832A (ja) | イメージ補間回路 | |
JPH0294075A (ja) | データ補間装置 |