JPH02126317A - Data format converting system - Google Patents
Data format converting systemInfo
- Publication number
- JPH02126317A JPH02126317A JP63279931A JP27993188A JPH02126317A JP H02126317 A JPH02126317 A JP H02126317A JP 63279931 A JP63279931 A JP 63279931A JP 27993188 A JP27993188 A JP 27993188A JP H02126317 A JPH02126317 A JP H02126317A
- Authority
- JP
- Japan
- Prior art keywords
- value
- data
- prescribed
- digits
- mantissa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910000108 silver(I,III) oxide Inorganic materials 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔概 要〕
データ処理における、浮動小数点形式データから固定小
数点形式データへの変換方式に関し、浮動小数点形式デ
ータを所定の固定小数点形式データへ高速に変換できる
、経済的なデータ形式変換方式を目的とし、
仮数部と指数部（４）からなる浮動小数点形式データを
、所定桁以下を切り捨てた固定小数点形式にするデータ
形式変換において、該指数部の値と該所定桁以下の桁数
の２進数表現の各桁を反転した値との和を生成する加算
手段と、該和の大きさが、所定の範囲内の場合は該和の
所定桁以下のビット列からなる値、該範囲より小さい場
合は所定値、該範囲より大きい場合は別の所定値を、そ
れぞれ制御数とする選択手段と、該仮数部のとり得るす
べての各値について、該制御数に対応する各記憶位置を
有するメモリとを設け、該仮数部と該制御数とによって
定まるアドレスによって該メモリから読み出すデータを
、該仮数部と該制御数に該当する該浮動小数点形式デー
タの該形式変換結果とするように構成する。[Detailed Description of the Invention] [Summary] Regarding a conversion method from floating point format data to fixed point format data in data processing, an economical method that can convert floating point format data to predetermined fixed point format data at high speed is provided. For the purpose of data format conversion method, in data format conversion from floating point format data consisting of a mantissa and exponent part (4) to a fixed point format with truncated below a predetermined digit, the value of the exponent part and the below predetermined digit are calculated. an addition means for generating a sum with a value obtained by inverting each digit of a binary representation of the number of digits, and when the size of the sum is within a predetermined range, a value consisting of a bit string of a predetermined digit or less of the sum; a selection means for setting a predetermined value as a control number if it is smaller than the range, and another predetermined value if it is larger than the range; and each memory corresponding to the control number for each possible value of the mantissa. A memory having a location is provided, and data read from the memory at an address determined by the mantissa part and the control number is the format conversion result of the floating point format data corresponding to the mantissa part and the control number. Configure.
本発明は、データ処理における浮動小数点形式データか
ら固定小数点形式データへの変換を行うためのデータ形
式変換方式に関する。The present invention relates to a data format conversion method for converting floating point format data to fixed point format data in data processing.
〔従来の技術と発明が解決しようとする課題〕計算機に
よって数値を扱うデータ処理において、数値データとし
て入力された浮動小数点形式データを処理の都合から固
定小数点形式データに変換することがしばしばある。[Prior Art and Problems to be Solved by the Invention] In data processing in which numerical values are handled by a computer, floating point format data input as numerical data is often converted to fixed point format data for convenience of processing.
ここで浮動小数点形式データとは公知のようにそれぞれ
所定のビット長を有する仮数部と指数部によって数値を
表現するようにしたデータであって、例えばその表現に
よって、
〔仮数部〕×〔２の〔指数部〕乗〕
の数値を表し、仮数部は絶対値を表す最下位ビットの右
或いは最上位ビットの左に小数点があり、指数部は整数
であるものと定義する。Here, floating-point format data is data in which a numerical value is expressed by a mantissa part and an exponent part, each having a predetermined bit length, as is well known, and for example, by the expression, [mantissa part] [Exponent part] power] It is defined that the mantissa part has a decimal point to the right of the least significant bit or to the left of the most significant bit representing the absolute value, and the exponent part is an integer.
他方、固定小数点形式データとは、公知のように所定の
ビット長で整数（即ち、最下位ビットの右に小数点があ
る数）を表すようにしたデータである。なおこの表現は
、例えば整数の下位の一定桁数を切り捨てた表現形式、
即ち、
〔データの表す整数〕×〔２の一定数乗〕を表すものと
して扱うこともできる。On the other hand, fixed-point format data, as is well known, is data that represents an integer (that is, a number with a decimal point to the right of the least significant bit) using a predetermined bit length. Note that this expression is, for example, a representation format in which a certain number of lower digits of an integer are truncated,
That is, it can also be treated as representing [an integer represented by data]×[2 to the power of a fixed number].
前記のようにデータの形式を浮動小数点形式から固定小
数点形式に変換する場合には、前記のような浮動小数点
形式の指数部の表す値で定まるビット数だけ仮数部を左
又は右にシフトすることにより、小数点の位置が所要の
固定位置に来るようにする処理を実行することにより固
定小数点形式データを得るが、この処理はデータから指
数部を取り出し、指数部からシフト量と方向を決定して
仮数部をシフトし、その結果オーバーフローした場合に
は、それを検出して所要の処置をする等の処理を要する
ので比較的実行時間の長い処理となる。When converting the data format from floating point format to fixed point format as described above, shift the mantissa part to the left or right by the number of bits determined by the value represented by the exponent part of the floating point format as described above. Fixed-point format data is obtained by executing processing to bring the decimal point to the required fixed position, but this processing extracts the exponent part from the data and determines the shift amount and direction from the exponent part. If the mantissa is shifted and an overflow occurs as a result, processing such as detecting it and taking necessary measures is required, resulting in processing that takes a relatively long time to execute.
このために、リアルタイム処理で採取される浮動小数点
形式データを、固定小数点形式データにリアルタイムで
変換して画像処理の入力データにする場合等、特に高速
性を要求される場合のために、経済的にその要求を満足
する方式が望まれている。For this reason, we have developed an economical method for cases where high speed is required, such as when converting floating-point format data collected in real-time processing into fixed-point format data in real time and using it as input data for image processing. A system that satisfies these requirements is desired.
本発明は、浮動小数点形式データを所定の固定小数点形
式データへ高速に変換できる、経済的なデータ形式変換
方式を目的とする。An object of the present invention is to provide an economical data format conversion method that can convert floating point format data into predetermined fixed point format data at high speed.
第１図は、本発明の構成を示すブロック図である。 FIG. 1 is a block diagram showing the configuration of the present invention.
図は浮動小数点形式データを所定の固定小数点形式デー
タに変換するためのデータ形式変換方式の構成を示し、
ｌは浮動小数点形式データの指数部人力４と所定桁数の
２進表現の反転値５との和を出力する加算手段、２は加
算手段１の出力する和６から制御数７を生成する選択手
段、３は浮動小数点形式データの仮数部８と選択手段２
の出力する制御数７とをアドレス入力として、データ形
式変換結果のデータ９を読み出すようにしたメモリであ
る。The figure shows the configuration of a data format conversion method for converting floating point format data to predetermined fixed point format data.
1 is an addition means that outputs the sum of the exponent part 4 of the floating point format data and the inverted value 5 of the binary representation of a predetermined number of digits, and 2 is a selection that generates the control number 7 from the sum 6 output by the addition means 1. 3 is a mantissa part 8 of floating point format data and a selection means 2
This memory is configured to read out data 9 as a result of data format conversion by using the control number 7 outputted by the controller as an address input.
仮数部ｎｏビット、指数部ｎｃビットの浮動小数点形式
データを、ｎｏビットで表される桁数の下位桁（以下に
おいて切り捨て桁数という）を切り捨てた固定小数点形
式のｎ０ビツトのデータに変換する場合に、仮数部の小
数点は最下位ビットの右にあるものとして、固定小数点
形式データは仮数部を「指数部−切り捨て桁数」をシフ
ト数として、シフト数だけのビットをシフト（但しシフ
ト数が正なら左シフト、負なら右シフト）することによ
り得られる。When converting floating point format data with no bits in the mantissa and nc bits in the exponent to data in fixed point format with n0 bits in which the lower digits of the number of digits represented by the no bits (hereinafter referred to as the number of truncated digits) are truncated. Assuming that the decimal point of the mantissa is to the right of the least significant bit, for fixed-point format data, the mantissa is shifted by the number of bits equal to the number of shifts, with the number of shifts equal to "exponent part - number of digits to be truncated" (however, if the number of shifts is If it is positive, shift it to the left; if it is negative, shift it to the right).
この場合にシフトビット数がｎ０以上であれば、左シフ
トの場合は仮数部のビットパターン如何に関わらず無条
件にオーバフローして、正しい結果を得ることができず
、又右シフトの場合には無条件にアンダフローして結果
は０になるので、シフト数が−（ｎｏ −１） 〜＋
（ｎｏ−１）までの２ｎ、、 −１個の範囲に限って、
個々の仮数部の値に応じて有効な数値を持つ結果を得る
可能性があり、この範囲より小さい場合は無条件に結果
を０、この範囲より大きい場合は結果が得られないこと
を示す表示を無条件にすればよい。本発明は、これに基
づいて結果を保持するメモリの所要量の減少を可能にす
る。In this case, if the number of shift bits is n0 or more, in the case of a left shift, it will overflow unconditionally regardless of the bit pattern of the mantissa, and a correct result cannot be obtained, and in the case of a right shift, Since it will underflow unconditionally and the result will be 0, the number of shifts will be −(no −1) ~+
Only within the range of 2n,, -1 up to (no-1),
It is possible to obtain a result with a valid numerical value depending on the value of each mantissa, and if it is smaller than this range, the result is unconditionally 0, and if it is larger than this range, the result is not obtained. should be made unconditional. The invention allows for a reduction in the memory requirements for holding results on this basis.
そのために、先ず第１図の加算手段１で指数部４の値と
所定桁以下の桁数の２進数表現の各桁を反転した値５と
の和６を生成して、前記シフト数に関わる値を得、選択
手段２が和６の値を識別し、和６が所定の範囲内の大き
さである場合は前記の範囲内として和６の所定桁以下の
ビット列からなる値を制御数７として出力する。又、そ
の範囲より小さい場合は前記アンダフローの結果を得る
ための所定値、その範囲より大きい場合は前記オーバフ
ローの結果を得るための別の所定値を、それぞれ制御数
７として出力する。To do this, first, the adding means 1 shown in FIG. 1 generates a sum 6 of the value of the exponent part 4 and the value 5 obtained by inverting each digit of the binary representation of the number of digits below a predetermined number, which is related to the shift number. The selection means 2 identifies the value of the sum 6, and if the sum 6 is within a predetermined range, the control number 7 selects a value consisting of a bit string of a predetermined digit or less of the sum 6 as being within the range. Output as . Further, if it is smaller than the range, a predetermined value for obtaining the underflow result is output, and if it is larger than the range, another predetermined value for obtaining the overflow result is output as the control number 7, respectively.
メモリ３は仮数部８のとり得るすべての各僅について制
御数７に対応する各記憶位置を有し、仮数部８と制御数
７とによって定まるアドレスによってメモリ３から読み
出す記憶位置に、所要のデータ形式変換結果を保持する
ように構成する。The memory 3 has storage locations corresponding to the control number 7 for all possible fractions of the mantissa part 8, and the required data is stored in the storage location read from the memory 3 according to the address determined by the mantissa part 8 and the control number 7. Configure to retain format conversion results.
以上の処理方式により、仮数部のシフト動作の必要無く
メモリから直接に変換結果のデータを高速に得ることが
でき、且つこのために必要なメモリ容量を仮数部の各ビ
ットパターンごとに２ｎｏ −１語近くに圧縮して経済
化することができる。With the above processing method, it is possible to obtain conversion result data directly from memory at high speed without the need for a shift operation of the mantissa, and the memory capacity required for this can be reduced to 2no -1 for each bit pattern of the mantissa. It can be made economical by compressing it into words.
第２図はＤＩＮで示す７ビツトの仮数部と、ＧＩＮでし
めず５ビツトの指数部からなる浮動小数点形式データを
、Ｇｌで示す５ビツトの切り捨て桁数だけ切り捨てた７
ビツトの固定小数点形式データに変換するためのデータ
形式変換方式の構成例を示すブロック図である。Figure 2 shows floating point format data consisting of a 7-bit mantissa indicated by DIN and a 5-bit exponent not concluded by GIN, and is truncated by the number of 5-bit digits indicated by Gl.
FIG. 2 is a block diagram showing an example of a configuration of a data format conversion method for converting data into bit fixed-point format data.
先ず加算手段をなす加算器１０に、ＧｌＮとＧ、の各ビ
ットを反転した値とを入力して加算を実行し５ビツトの
和１１と１ビツトのキャリイ１２からなる加算結果Ｇ
Ａｏｏを得る。ＧＡＤＤは明らかにＧ、Ｎ−Ｇ＊ ＋（
２’−１）であので、シフト数となるＧ、Ｎ−ＧＲとＧ
ＡＤＤとの関係は表のようになる。First, GlN and the inverted value of each bit of G are inputted to the adder 10, which serves as an adding means, and the addition is performed, resulting in an addition result G consisting of a 5-bit sum 11 and a 1-bit carry 12.
Get Aoo. GADD is clearly G, NG* + (
2'-1), so G, N-GR and G are the shift numbers.
The relationship with ADD is shown in the table below.
表ニオイ”ｉ’、ＧＡＩＩＥ＋ カラ（２５−１） 即
チ２進１１（表現で（１１１１１）を減じたものがシフ
トすべきビット数であり、右又は左７ビツト以上のシフ
トはアンダフロー又はオーバフローを生じ、表の範囲よ
り外では更にシフト量が大きくなることは明らかで、有
効な変換結果を得るのは表における右又は左シフト６ビ
ツト以内の範囲になる。Table odor "i', GAIIE + color (25-1) Sochi binary 11 (in expression, subtracting (11111) is the number of bits to be shifted, and shifting more than 7 bits to the right or left will result in underflow or overflow. It is clear that the shift amount becomes even larger outside the range of the table, and valid conversion results are obtained within the range of right or left shift of 6 bits in the table.
従ってシフト数６ビツト以内を検出すればよいが、後述
のメモリ構成のアドレス境界を考慮して、表に示す範囲
と、それより小さい場合及び大きい場合について制御数
を決定するようにする。Therefore, it is sufficient to detect a shift number of 6 bits or less, but the control number is determined for the range shown in the table and for smaller and larger cases, taking into consideration the address boundaries of the memory configuration, which will be described later.
そのために識別回路１３はセレクタ１４と共に選択手段
を構成し、
ＧＡＤＤ
が表の範囲にあることを検
出して、
その出力によりセレクタ１４を制御して制御数Ｓ。ＬＩ
？
を決定する。For this purpose, the identification circuit 13 constitutes a selection means together with the selector 14, detects that GADD is within the range shown in the table, and controls the selector 14 with its output to obtain the control number S. L.I.
? Determine.
表
即ち、
ＧＡＤＤ
が表の範囲内にある場合には、
識
別回路１３の出力が１になり、セレクタ１４のＡ側を選
択してＧ ＡＤＤの下位４ビツトをＳ。Ｕ、として出力
する。又ＧＡＤ、が表の範囲外の場合には、識別回路１
３の出力が０になり、セレクタ１４のＢ側を選択する。That is, when GADD is within the range of the table, the output of the identification circuit 13 becomes 1, the A side of the selector 14 is selected, and the lower 4 bits of GADD are set to S. Output as U. Also, if GAD is outside the range shown in the table, the identification circuit 1
3 becomes 0, and the B side of the selector 14 is selected.
Ｂ側にはＧ Ａｇ２Ｏの下位４ビツトの下位３ビツトを
キャリイビットにするように接続し、従って表の範囲よ
り小さい場合は２進表現（１０００）、大きい場合は（
０１１１）をＳ。Ｕ、として出力することになる。The lower 3 bits of the lower 4 bits of G Ag2O are connected to the B side as carry bits. Therefore, if the range is smaller than the range in the table, it is expressed in binary (1000), and if it is larger, it is expressed as (1000).
0111) to S. It will be output as U.
Ｓ ｏｕｔは仮数部ＤＩＮの下位に連結して、メモリ１
５のアドレス入力とする。従って、仮数部の各ビットパ
ターンについて、その仮数部とＳ。ｕｒ ’ｃ連結した
アドレスで読み出されるメモリ１５の各語に、その仮数
部をＳ。ＬＩＴＯ値に対応するシフト数に従ってシフト
した結果を予め記憶しておくことにより、メモリ１５の
語を読み出すことにより固定小数点形式に変換したデー
タを得る。S out is connected to the lower part of the mantissa part DIN and is stored in memory 1.
5 address input. Therefore, for each bit pattern of the mantissa, its mantissa and S. ur 'c Each word of the memory 15 read at the concatenated address has its mantissa part S. By storing in advance the result of shifting according to the number of shifts corresponding to the LITO value, data converted to fixed-point format is obtained by reading out a word in the memory 15.
その場合、アンダフローに対応する語には全ビットＯを
記憶し、又オーバフローに対応する語は例えば全ビット
を１にして表示する。なお、シフト数が右又は左６ビツ
ト以内の場合でも、仮数部のビットパターンによっては
当然アンダフロー又はオーバフローを生じる場合があり
、そのような場合に該当する語にも前記のように全０又
は全１を記憶しておく。In this case, the word corresponding to underflow is stored with all bits O, and the word corresponding to overflow is displayed with all bits set to 1, for example. Note that even if the number of shifts is within 6 bits to the right or left, underflow or overflow may occur depending on the bit pattern of the mantissa, and in such cases, the corresponding word may also have all 0s or 6 bits left. Memorize all 1.
以上の説明から明らかなように本発明によれば、データ
処理における、浮動小数点形式データから固定小数点形
式データへの変換が、経済的な構成によって高速に処理
できるという著しい工業的効果がある。As is clear from the above description, the present invention has a significant industrial effect in that conversion from floating point format data to fixed point format data in data processing can be processed at high speed with an economical configuration.
第１図は本発明の構成を示すブロック図、第２図は本発
明の実施例を示すブロック図である。
図において、
■は加算手段、 ２は選択手段、３．１５はメ
モリ、 ４は指数部、５は所定桁数の
６は和、
８は仮数部、
１０は加算器、
１４はセレクタ
２進表現の反転値、
７は制御数、
９はデータ、
１３は識別回路、
３″′Ｉ
ダ
本発明の構成を示すブロック図
第
図
本発明の実施例を示すブロック図
第
図FIG. 1 is a block diagram showing the configuration of the present invention, and FIG. 2 is a block diagram showing an embodiment of the invention. In the figure, ■ is an addition means, 2 is a selection means, 3.15 is a memory, 4 is an exponent part, 5 is a predetermined number of digits, 6 is a sum, 8 is a mantissa part, 10 is an adder, 14 is a selector binary representation 7 is a control number, 9 is data, 13 is an identification circuit, 3'''Ida is a block diagram showing the configuration of the present invention.FIG. 7 is a block diagram showing an embodiment of the present invention.
Claims (1)
ータを、所定桁以下を切り捨てた固定小数点形式にする
データ形式変換において、 該指数部（４）の値と該所定桁以下の桁数の２進数表現
の各桁を反転した値（５）との和（６）を生成する加算
手段（１）と、 該和（６）の大きさが、所定の範囲内の場合は該和の所
定桁以下のビット列からなる値、該範囲より小さい場合
は所定値、該範囲より大きい場合は別の所定値を、それ
ぞれ制御数（７）とする選択手段（２）と、 該仮数部（８）のとり得るすべての各値について、該制
御数（７）に対応する各記憶位置を有するメモリ（３）
とを設け、 該仮数部（８）と該制御数（７）とによって定まるアド
レスによって該メモリ（３）から読み出すデータ（９）
を、該仮数部と該制御数に該当する該浮動小数点形式デ
ータの該形式変換結果とするように構成されていること
を特徴とするデータ形式変換方式。[Claims] In data format conversion from floating point format data consisting of a mantissa part (8) and an exponent part (4) to a fixed point format with truncated below a predetermined digit, the value of the exponent part (4) and an addition means (1) for generating a sum (6) with a value (5) obtained by inverting each digit of a binary representation of the number of digits equal to or less than the predetermined number of digits; Selection means (2) that sets a value consisting of a bit string of a predetermined digit or less of the sum if it is within the range, a predetermined value if it is smaller than the range, and another predetermined value if it is larger than the range, respectively, as the control number (7). and a memory (3) having each storage location corresponding to the control number (7) for each possible value of the mantissa (8).
and data (9) read from the memory (3) at an address determined by the mantissa part (8) and the control number (7).
A data format conversion method, characterized in that the data format conversion method is configured to make the format conversion result of the floating point format data corresponding to the mantissa part and the control number.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279931A JPH02126317A (en) | 1988-11-04 | 1988-11-04 | Data format converting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279931A JPH02126317A (en) | 1988-11-04 | 1988-11-04 | Data format converting system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02126317A true JPH02126317A (en) | 1990-05-15 |
Family
ID=17617909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63279931A Pending JPH02126317A (en) | 1988-11-04 | 1988-11-04 | Data format converting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02126317A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5924373A (en) * | 1997-09-22 | 1999-07-20 | Brother Kogyo Kabushiki Kaisha | Electronic sewing machine control having numeric keys on display |
| JP2004213622A (en) * | 2002-12-27 | 2004-07-29 | Arm Ltd | Data processing device and method converting number between fixed point display and floating point display |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116325A (en) * | 1984-07-02 | 1986-01-24 | Oki Electric Ind Co Ltd | Floating point operating system |
-
1988
- 1988-11-04 JP JP63279931A patent/JPH02126317A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116325A (en) * | 1984-07-02 | 1986-01-24 | Oki Electric Ind Co Ltd | Floating point operating system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5924373A (en) * | 1997-09-22 | 1999-07-20 | Brother Kogyo Kabushiki Kaisha | Electronic sewing machine control having numeric keys on display |
| JP2004213622A (en) * | 2002-12-27 | 2004-07-29 | Arm Ltd | Data processing device and method converting number between fixed point display and floating point display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4366548A (en) | Adder for exponent arithmetic | |
| US4831575A (en) | Apparatus for conversion between IEEE standard floating-point numbers and two's complement floating-point numbers | |
| JPH0644714B2 (en) | Code conversion device | |
| JPH02126317A (en) | Data format converting system | |
| JPH0346024A (en) | Floating point computing element | |
| JPH0774989B2 (en) | Code conversion circuit | |
| JPH0149973B2 (en) | ||
| CN111313906A (en) | Conversion circuit of floating point number | |
| GB2094525A (en) | Programmable read-only memory adder | |
| JPS59139445A (en) | (+-)5-notation adding 3x3 matrix | |
| JPH01157621A (en) | Converter from binary number to decimal number bcd code | |
| JPS623330A (en) | Adder | |
| SU1001079A1 (en) | Binary code-to-residual class system code converter | |
| JPS6124851B2 (en) | ||
| JPS62259140A (en) | Address generating circuit | |
| JP2890412B2 (en) | Code conversion circuit | |
| JPH0435777B2 (en) | ||
| JP2624738B2 (en) | Rounding method | |
| JPH06318147A (en) | Data pack system | |
| JPH02137022A (en) | Data type converting circuit | |
| JPS6054045A (en) | Divider | |
| JPS63115229A (en) | Element shift system | |
| JPH04263317A (en) | Arithmetic device | |
| JPH05113871A (en) | Arithmetic processing unit | |
| JPH02170285A (en) | Arithmetic unit |