JPH02121374A - Zero resistance current measuring circuit - Google Patents

Abstract

PURPOSE:To constitute a low power solid-state zero resistance ammeter taking advantage of a flow rate control voltage characteristic of an SFET by a method wherein all the connections to a gate terminal are made through a high resistance connection, a power meter is provided so as to measure a voltage between a gate and a source, and a gate voltage is made to be a function of a current between a drain and the source. CONSTITUTION:In a practical example of an SFET current measuring circuit, the SFET 1 is provided with terminals such as a drain 2, a gate 3, and a source 4. A current to be measured or detected is made to flow between the drain 2 and the source 4. When the measured current flows through a path between the drain 2 and the source of the SFET 1, the gate voltage of a MOSFET 6 is made to vary. The MOSFET 6 and a current source 7 are connected so as to constitute an amplifier, where a voltage output is taken out from a node 8. And thus, a voltage at the node 8 is a function of a voltage of the gate 3 of the SFET 1, and a voltage of the gate 3 depends on a current inputted into the drain 2 of the SFET 1. All the SFET 1, a switch 9, and the sensing MOSFET 6 can be integrated on the same chip to realize an integrated circuit.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は超伝導電界効果トランジスタ（以下５ＦＥＴと
称する）を使用した電流計および電流検知器の構成に関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to the construction of an ammeter and a current detector using a superconducting field effect transistor (hereinafter referred to as 5FET).

〔従来の技術〕[Conventional technology]

５ＦＥＴの最初の着想は、クラークによる電荷制御臨界
ジョセフソン電流に関するものである。The original idea for the 5FET was based on Clark's charge-controlled critical Josephson current.

この着想ではゲート端子がドレイン−ソース特性を制御
する入力としての役割を果す。このクラーク［ｃｌａｒ
ｋ　］によってジャーナル・オフ・アプライド・フィジ
ックス、５１巻、１９８０年。In this idea, the gate terminal serves as an input to control the drain-source characteristics. This clark
Journal of Applied Physics, Volume 51, 1980.

２７３６頁（Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　
Ｐｈｙｓｉｃｓ。2736 pages (Journal of Applied
Physics.

Ｖｏｌ、５１．ｐｐ、２７３６．１９８０）Ｉｃ発表さ
れた論文は、入力としてよりもむしろ出力とじて５ＦＥ
Ｔのゲート端子の使用を要請した第１番目のものである
。Vol, 51. pp, 2736.1980) Ic published paper uses 5FE as output rather than as input.
This is the first request for the use of T's gate terminal.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

回路設計における基本的変数は電流と電圧である。電流
を電圧に変換する変換器はそれ故非常に重要なものであ
る。The fundamental variables in circuit design are current and voltage. Converters that convert current to voltage are therefore of great importance.

本発明の目的は５ＦＥＴの流量制御電圧特性を利用して
低電力固体化零抵抗電流計を構成することである。An object of the present invention is to construct a low-power solid-state zero-resistance ammeter by utilizing the flow control voltage characteristics of the 5FET.

〔課題を解決するための手段〕[Means to solve the problem]

この発明は５ＦＥＴの特異な性質を用いて電流を含む非
常に広い周波数応答性を有する方法でこの変換を行い、
また５ＦＥＴが集積化固体デバイスを形成することが可
能なので非常にコンパクト化できる方法について述べる
。This invention uses the unique properties of the 5FET to perform this conversion in a manner that has a very wide frequency response including current.
We will also discuss a method that allows 5FETs to form an integrated solid-state device, which can be made very compact.

電流計回路は２つの部分からなる。第１の部分は５ＦＥ
Ｔのドレイン端子に接続された回路構成に関するもの、
そして第２の部分は５ＦＥＴのゲート端子に接続された
回路構成に関するものである。ドレイン端子側の回路構
成は５ＦＥＴのドレイン端子に計測又は検知される電流
を流すように設計されている。電流はドレイン−ソース
臨界電流工。より小さく保たれる。ゲートに接続される
回路構成はゲート端子に現れるドレイン電流の効果を計
測または検知しうる回路網である。この回路構成は１ｎ
Ｖより１μＶの電圧を検出できねばならない。５ＦＥＴ
のゲート端子へのすべての接続は極度に低漏洩でなけれ
ばならない。The ammeter circuit consists of two parts. The first part is 5FE
Regarding the circuit configuration connected to the drain terminal of T,
The second part relates to the circuit configuration connected to the gate terminal of the 5FET. The circuit configuration on the drain terminal side is designed to allow the current to be measured or detected to flow through the drain terminal of the 5FET. The current is the drain-source critical current. kept smaller. The circuitry connected to the gate is a network that can measure or sense the effect of the drain current appearing at the gate terminal. This circuit configuration is 1n
It must be possible to detect a voltage of 1 μV below V. 5FET
All connections to the gate terminals must be extremely low leakage.

〔作用〕[Effect]

ゲート電圧はドレイン電流エロの非直線関数であるので
、これらの電流に対する電圧は電流の値によりその感度
が変化する。最低感度電流領域はＩｏ＝ＯとＩｏ＝Ｉ。Since the gate voltage is a non-linear function of the drain current, the sensitivity of the voltage to these currents changes depending on the current value. The lowest sensitivity current regions are Io=O and Io=I.

の近傍であり、最高感度領域はＩ　ｂ＝　ＩＯ／Ｖ’　
２の近傍である。最大感度点は５ＦＥＴのチャネル領域
に外部直流磁界を印加することにより変化させることが
できる。この磁界は５ＦＥＴのソースとドレイン間を流
れる電流に垂直な成分を持つ必要がある。, and the highest sensitivity region is I b = IO/V'
It is close to 2. The maximum sensitivity point can be changed by applying an external DC magnetic field to the channel region of the 5FET. This magnetic field must have a component perpendicular to the current flowing between the source and drain of the 5FET.

観測されるゲート電圧効果の大きさは５ＦＥＴ゛のゲー
ト端子に接続された寄生容量により劣化される。これら
の容量を小さく保つことが重要である。５ＦＥＴのゲー
トに接続された電圧検知回路の入力容量も同様に小さく
保たねばならない。寄生または浮遊容量や電圧感応入力
容量、これら２つの容量の合計を５ＦＥＴゲートの容量
の２０倍より小さくすべきである。これはもし５ＦＥＴ
のゲートに接続されるすべての回路構成が同一チップ上
に集積されるならば効果的に達成されうる。The magnitude of the observed gate voltage effect is degraded by the parasitic capacitance connected to the gate terminal of the 5FET. It is important to keep these volumes small. The input capacitance of the voltage sensing circuit connected to the gate of the 5FET must be kept small as well. The sum of these two capacitances, parasitic or stray capacitance and voltage sensitive input capacitance, should be less than 20 times the capacitance of the 5FET gate. This is 5FET
This can be effectively achieved if all the circuitry connected to the gate of is integrated on the same chip.

５ＦＥＴの臨界電流はゲート電荷の関数である。The critical current of a 5FET is a function of gate charge.

例えばｎチャネル５ＦＥＴの場合には、ゲートの正電荷
の増大がチャネルの貞電荷の増大をもたらす。チャネル
の自由電子の数は正のゲート電圧電荷の増大により増加
されるのでチャネルの臨界電流が増大する。ゲート電荷
が連続して増加するとき、ゲートとチャネル間の＃４Ａ
Ｍ体内の電界もまた増大し、結局この電界が充分大きく
なると破壊的降伏を引き起すに至る。勿論、これは回避
されねばならぬそして最適のゲート電荷値は一般に非信
頼性現象の発生する値の１／４付近に存在する。For example, in the case of an n-channel 5FET, an increase in positive charge on the gate results in an increase in positive charge on the channel. Since the number of free electrons in the channel is increased by increasing the positive gate voltage charge, the critical current in the channel increases. #4A between gate and channel when gate charge increases continuously
The electric field within the M body also increases, and eventually, if this electric field becomes large enough, it will cause destructive breakdown. Of course, this must be avoided and the optimum gate charge value generally lies around 1/4 of the value at which unreliability phenomena occur.

臨界電流がゲート電荷の非直線関数であるので、ゲート
電荷に対する臨界電流の感度は一定ではない。この発明
の最適ゲートバイアスはこの感度が最大の点の近傍にあ
る。この点は一般にゲートとチャネル間のｖ！Ａｍ体内
の電界の最大値の近傍である。Since the critical current is a non-linear function of the gate charge, the sensitivity of the critical current to the gate charge is not constant. The optimum gate bias for this invention lies near this point of maximum sensitivity. This point generally refers to the v! between the gate and the channel! This is near the maximum value of the electric field within the Am body.

〔実施例〕〔Example〕

以下、図面を用いて本発明の詳細な説明する。 Hereinafter, the present invention will be explained in detail using the drawings.

第１図は本発明の５ＦＥＴ電流計測回路の実施例を示す
回路図である。FIG. 1 is a circuit diagram showing an embodiment of a 5FET current measuring circuit of the present invention.

５ＦＥＴＩはドレイン２．ゲート３およびソース４の各
端子を有する。計測または検知される電流はドレイン２
とソース４との間に流される。5FETI is drain 2. It has gate 3 and source 4 terminals. The current to be measured or sensed is drain 2
and source 4.

５ＦＥＴがこの電流に感応するために、ゲートは適当な
電圧に蓄電されねばならない。シリコン技術で形成され
たｎチャネル・エンハンスメントモート５ＦＥＴでは適
当なゲート−ソース間電圧は約１ｖである。電圧源５は
スイッチ９を通して５ＦＥＴのゲートを蓄電するのに用
いられる。スイッチは、そのドレインが上記５ＦＥＴＩ
のゲート３に、ソースが上記電圧源５に接続きれたＭＯ
ＳＦＥＴまたは上記５ＦＥＴＩとは異なる他の５ＦＥＴ
によって実現することができる。ゲートはスイッチ９の
短絡により蓄電される。スイッチは計測される電流が印
加される前に開放される。In order for the 5FET to be sensitive to this current, the gate must be charged to the appropriate voltage. For an n-channel enhancement moat 5FET made in silicon technology, a suitable gate-to-source voltage is about 1 volt. Voltage source 5 is used to charge the gate of 5FET through switch 9. The switch has its drain connected to the above 5FETI
A MO whose source is connected to the voltage source 5 is connected to the gate 3 of
SFET or other 5FET different from the above 5FETI
This can be achieved by The gate is charged by shorting the switch 9. The switch is opened before the current to be measured is applied.

この点で５ＦＥＴＩのゲートの電荷と前置増幅用ＭＯ８
ＦＥＴ６が分離される。At this point, the charge on the gate of 5FETI and the preamplification MO8
FET6 is isolated.

計測される電流が５ＦＥＴＩのドレイン−ソース間流路
を流れるとき、ＭＯＳＦＥＴ６のゲート電圧に変化が起
る。ＭＯＳＦＥＴ６および電流源７はノード８における
電圧出力をとり出すような増幅器構成で共に接続されて
いる。かくしてノード８における電圧は５ＦＥＴＩのゲ
ート３の電圧の関数であり、ゲート３の電圧は５ＦＥＴ
Ｉのドレイン２に入る電流に依存している。これは望ま
しい結果である。ゲート３の漏洩はＭＯＳＦＥＴ６のゲ
ートへの接続により最小化されている点に注目する。典
型的な実際応用において我々は１０μｍ幅で０．１μｍ
の長さの５ＦＥＴを設計することができ、一方スイッチ
９と増幅器に用いたＭＯＳＦＥＴ６は幅が２μｍで長さ
０．２μｍを有するものであった。集積回路実現にあた
っては、５ＦＥＴＩ、スイッチ９および感応ＭＯ８ＦＥ
Ｔ６のすべてを同一チップ上に集積化することが可能で
ある。When the measured current flows through the drain-source flow path of 5FETI, a change occurs in the gate voltage of MOSFET 6. MOSFET 6 and current source 7 are connected together in an amplifier configuration to derive a voltage output at node 8. The voltage at node 8 is thus a function of the voltage at gate 3 of 5FETI, and the voltage at gate 3 is a function of the voltage at gate 3 of 5FETI.
It depends on the current entering the drain 2 of I. This is the desired result. Note that gate 3 leakage is minimized by connecting MOSFET 6 to the gate. In typical practical applications we use 10μm wide and 0.1μm
It was possible to design a 5FET with a length of , while the MOSFET 6 used for the switch 9 and the amplifier had a width of 2 μm and a length of 0.2 μm. In realizing the integrated circuit, 5FETI, switch 9 and sensitive MO8FE are used.
It is possible to integrate all of T6 on the same chip.

〔発明の効果〕〔Effect of the invention〕

電流−電圧変換器の設計への５ＦＥＴの使用はこの型式
のデバイスのコンパクトな集積化形成を可能にする。得
られた回路は直流でも動作し、かつ５ＦＥＴが極端に高
速なので非常に広い帯域幅を有する。電流計の入力抵抗
はデバイスが超伝導性であるので零である。これは理想
的なものである。The use of 5FETs in the current-to-voltage converter design allows compact integrated formation of this type of device. The resulting circuit can also operate with direct current and has a very wide bandwidth due to the extremely high speed of the 5FET. The input resistance of the ammeter is zero since the device is superconducting. This is ideal.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は、本発明の実施例の電流計測回路を示す回路図
である。 符号の説明 １・・・５ＦＥＴ、２・・・５ＦＥＴのドレイン、３・
・・５ＦＥＴのゲート、４・・・５ＦＥＴのソース、５
・・・直流電圧源、６・・・ＭＯＳＦＥＴ、７・・・電
流源、８・・・出力ノード、９・・・スイッチ。 第ｊ　図 １　ΣＦＥＴ ２　トレイン ｊ　ケ二ト ４　ソース ！、、直大電洟源 ６　　ｒ’１ＯｓＦＥＴ ７　電圧源 ！？　モ′ｔ１ノート ｑ、スＡ・竹FIG. 1 is a circuit diagram showing a current measuring circuit according to an embodiment of the present invention. Explanation of symbols 1...5FET, 2...5FET drain, 3...
...5FET gate, 4...5FET source, 5
...DC voltage source, 6...MOSFET, 7...current source, 8...output node, 9...switch. Figure 1 ΣFET 2 Train j Kenito 4 Source! ,, direct voltage source 6 r'1OsFET 7 voltage source! ? Mo't1 Note q, Su A Bamboo

Claims (1)

【特許請求の範囲】 １、超電導電界効果トランジスタと電圧計より構成され
る回路であって、上記トランジスタはドレインとソース
の電極間を流れる電流を計測または検知するように配備
され、上記トランジスタのゲートは、上記トランジスタ
のゲートとソース間の電圧がしきい値以上でかつドレイ
ンとソース間臨界ジョセフソン電流がゲート電荷の鋭敏
な関係であるように充分に蓄積され、 動作ゲート電荷部において、計測または検知される電流
はドレインとソース間臨界ジョセフソン電流より小さく
保たれ、 ゲート端子へのすべての接続は高抵抗接続であり、電圧
計はゲートとソース間電圧を測るように配備され、ゲー
ト電圧はドレイン−ソース間電流の関数であることを特
徴とするゼロ抵抗電流計測回路。 ２、上記トランジスタのチャネル領域に外部磁界が印加
され、その結果ドレイン−ソース間臨界ジョセフソン電
流よりずっと小さい電流に対してもその感度を増大せし
めることを特徴とする請求項１記載のゼロ抵抗電流計。 ３、電圧が上記トランジスタと同一のチップ上に集積さ
れた他のトランジスタにより検知されることを特徴とす
る請求項１または２記載のゼロ抵抗電流計測回路。 ４、超電導電界効果トランジスタと電荷ガルバノメータ
とから構成される回路であって、 上記トランジスタはドレインとソース端子間を流れる電
流を測れるように配備され、 上記トランジスタのゲートはトランジスタのゲートとソ
ース間電圧がしきい値以上でかつドレインとソース間臨
界ジョセフソン電流がゲート電荷の鋭敏な関係であるよ
うに充分に蓄電され、 動作ゲート電荷部において、計測される電流はドレイン
とソース間臨界ジョセフソン電流より小さく保たれ、 ゲート端子へのすべての接続はゲートとソース間電荷の
変化を測定するために配備された電荷ガルバノメータへ
の接続を除き高抵抗接続であることを特徴とするゼロ抵
抗電流計測回路。[Claims] 1. A circuit consisting of a superconducting field effect transistor and a voltmeter, wherein the transistor is arranged to measure or detect the current flowing between the drain and source electrodes, and the gate of the transistor is arranged to measure or detect the current flowing between the drain and source electrodes. is sufficiently accumulated such that the voltage between the gate and source of the transistor is above the threshold value and the critical Josephson current between the drain and source is a sensitive relation of the gate charge, and in the operating gate charge section, the measurement or The sensed current is kept below the critical drain-to-source Josephson current, all connections to the gate terminal are high resistance connections, and a voltmeter is deployed to measure the gate-to-source voltage, with the gate voltage being A zero-resistance current measurement circuit characterized in that it is a function of drain-source current. 2. Zero-resistance current according to claim 1, characterized in that an external magnetic field is applied to the channel region of the transistor, thereby increasing its sensitivity even to currents much smaller than the critical drain-source Josephson current. Total. 3. The zero-resistance current measuring circuit according to claim 1 or 2, wherein the voltage is detected by another transistor integrated on the same chip as the transistor. 4. A circuit consisting of a superconducting field effect transistor and a charge galvanometer, in which the transistor is arranged so that the current flowing between the drain and source terminals can be measured, and the gate of the transistor has a voltage between the gate and the source of the transistor. Sufficient charge is stored above the threshold and the critical Josephson current between the drain and source is a sensitive relation to the gate charge, and in the operating gate charge section, the measured current is less than the critical Josephson current between the drain and source. A zero-resistance current measurement circuit that is kept small and characterized in that all connections to the gate terminal are high resistance connections except for the connection to the charge galvanometer, which is deployed to measure the change in charge between the gate and the source.