JPH02119591A - Motor speed controller - Google Patents
Motor speed controllerInfo
- Publication number
- JPH02119591A JPH02119591A JP63270700A JP27070088A JPH02119591A JP H02119591 A JPH02119591 A JP H02119591A JP 63270700 A JP63270700 A JP 63270700A JP 27070088 A JP27070088 A JP 27070088A JP H02119591 A JPH02119591 A JP H02119591A
- Authority
- JP
- Japan
- Prior art keywords
- period
- signal
- encoder
- speed
- motor speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 18
- 238000001514 detection method Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 8
- 238000000691 measurement method Methods 0.000 description 8
- 230000010354 integration Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 241000219112 Cucumis Species 0.000 description 1
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 1
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、モータ速度制御装置、更に詳細にはモータ速
度指令信号とエンコーダを介して検出されるモータ速度
信号の偏差に従ってモータの速度を制御するモータ速度
制御装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a motor speed control device, more specifically, to control the speed of a motor according to the deviation between a motor speed command signal and a motor speed signal detected via an encoder. The present invention relates to a motor speed control device.
［従来の技術］
このようなモータ速度制御装置では、モータと同軸に取
り付けられたエンコーダから得られるモータ速度信号と
モータの速度指令信号で表される目標値との１ｍ差に従
ってモータの速度が制御されるので、制御精度を上げる
ためには、正確にモータの速度を検出しなければならな
い。従来速度の検出方法には一定時間内に得られるエン
コーダパルスの数をカウントする周波数測定法と、エン
コーダパルスの周期を測定する周期測定法が知られてい
る。[Prior Art] In such a motor speed control device, the speed of the motor is controlled according to the 1 m difference between the motor speed signal obtained from the encoder installed coaxially with the motor and the target value expressed by the motor speed command signal. Therefore, in order to improve control accuracy, it is necessary to accurately detect the motor speed. Conventional speed detection methods include a frequency measurement method that counts the number of encoder pulses obtained within a certain period of time, and a period measurement method that measures the period of the encoder pulses.
［発明が解決しようとする課題］
周波数測定法は、一定時間内にエンコーダパルスがいく
つ来るかを計数するので、エンコーダの分割数が少ない
と一定時間内のカウント数も少なくなり速度検出精度が
悪くなるという欠点があり、又一定時間内にパルスが検
出されないと速度検出が不可能になるという問題がある
。[Problems to be solved by the invention] In the frequency measurement method, the number of encoder pulses that arrive within a certain period of time is counted, so if the number of encoder divisions is small, the number of counts within a certain period of time will also be small, resulting in poor speed detection accuracy. There is also the problem that speed detection becomes impossible unless a pulse is detected within a certain period of time.
又周期測定法では、エンコーダの分割数が多く、速度が
早くなるとエンコーダパルスａ号の周期が短くなり、検
出精度が悪くなるという欠点が有る。Furthermore, the period measurement method has the disadvantage that the number of encoder divisions is large, and as the speed increases, the period of encoder pulse a becomes shorter, resulting in poor detection accuracy.
又こわらの両測定法のそれぞれの特徴を活し、両測定法
を併用する考え方もあるが、どの速度において、他の測
定法に切り換えるかの判断を常に必要とし、また、速度
精度が一定でないという欠点が有る。There is also the idea of using both stiffness measurement methods in combination, taking advantage of their respective characteristics, but it requires constant judgment at which speed to switch to the other measurement method, and the speed accuracy is constant. There is a drawback that it is not.
従って本発明は、これらの問題点を解決するためになさ
れたもので、高速にしかも正確に速度を演算でき、確実
な速度制御が可能なモータ速度制御装置を提供すること
を課題とする。Therefore, the present invention was made to solve these problems, and an object of the present invention is to provide a motor speed control device that can calculate speed at high speed and accurately, and can perform reliable speed control.
［課題を解決するための手段］
本発明は、上記課題を解決するために、モータ速度指令
信号とエンコーダを介し検出されるそ−タ速度信号の偏
差に従フてモータの速度を制御するモータ速度制御装置
において、エンコーダ信号の周期測定用クロック信号を
発生するクロック発生手段と、エンコーダ信号の周期を
前記クロック信号を計数することにより測定する手段と
、前記周期を所定の期間に渡って積算する手段と、前記
所定の期間と非同期のサンプリング期間内のエンコーダ
信号のパルス数を検出する手段とを設け、前記サンプリ
ング期間内のエンコーダパルス数の整数部および小数部
を求め、エンコーダパルス数の補正を行ってモータ速度
の演算を行う構成、並びにモータ速度指令信号とエンコ
ーダを介し検出されるモータ速度信号の偏差に従ってモ
ータの速度を制御するモータ速度制御装置において、エ
ンコーダ信号の周期測定用クロック信号を発生するクロ
ック発生手段と、エンコーダ信号の周期を前記クロック
信号を計数することにより測定する手段と、前記周期を
所定の期間にわたって積算する手段とを設け、前記積算
された周期によりエンコーダ信号周期の平均値を求め、
平均化されたエンコーダ信号周期を用いてモータ速度の
演算を行う構成を採用した。[Means for Solving the Problems] In order to solve the above problems, the present invention provides a motor that controls the speed of the motor according to the deviation between a motor speed command signal and a motor speed signal detected via an encoder. In the speed control device, a clock generating means for generating a clock signal for measuring the period of the encoder signal, a means for measuring the period of the encoder signal by counting the clock signal, and a means for integrating the period over a predetermined period. and means for detecting the number of pulses of the encoder signal within a sampling period asynchronous to the predetermined period, and calculating an integer part and a decimal part of the number of encoder pulses within the sampling period, and correcting the number of encoder pulses. A clock signal for measuring the period of the encoder signal is generated in a motor speed control device that controls the speed of the motor according to the deviation between the motor speed command signal and the motor speed signal detected via the encoder. means for measuring the cycle of the encoder signal by counting the clock signal; and means for integrating the cycle over a predetermined period; seek,
A configuration was adopted in which the motor speed is calculated using the averaged encoder signal period.
［作 用］
このような構成では、モータの速度を演算する場合、エ
ンコーダパルス周波数を用いる場合には、エンコーダパ
ルス周期を積算する所定期間内のエンコーダパルス数を
求め、前記所定期間と非同期のサンプリング期間内のエ
ンコーダパルス数の整数部および小数部を求め、エンコ
ーダパルス数の補正を行ってモータ速度の演算を求めて
おり、また、モータ速度の演算にエンコーダパルス周期
を用いる場合には、積算された周期によりエンコーダパ
ルス周期の平均値を求め、平均化されたエンコーダ信号
周期を用いてモータ速度の演算を求めている。[Function] In such a configuration, when calculating the speed of the motor and using the encoder pulse frequency, the number of encoder pulses within a predetermined period for integrating the encoder pulse period is calculated, and sampling is performed asynchronously with the predetermined period. The motor speed is calculated by calculating the integer and decimal parts of the number of encoder pulses within the period and correcting the number of encoder pulses. Also, when using the encoder pulse period to calculate the motor speed, the integrated The average value of the encoder pulse period is determined based on the period, and the motor speed is calculated using the averaged encoder signal period.
従フて、いずれの方法を用いてモータ速度を演算しても
、エンコーダ信号周波数と周期のデータを用いており、
モータ速度の検出精度を向上させ、しかも検出精度を広
範囲の速度にわたってほぼ一定にすることができる。Therefore, no matter which method is used to calculate the motor speed, encoder signal frequency and period data are used.
The detection accuracy of the motor speed can be improved and the detection accuracy can be made substantially constant over a wide range of speeds.
［実施例］
次に添付図面を参照して本発明の実施例を詳細に説明す
る。[Embodiments] Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
第１図には本発明実施例による速度制御装置の基本構成
がブロック図として図示されており、同図において符号
１で示すものは制御対象であるモータである。このモー
タ１の速度が千−夕と同軸に取り付けられたエンコーダ
２により測定される。エンコーダ２からの信号は速度検
出部２０に入力され、ＣＰＵｌ０は速度目標値である速
度指令信号と速度検出部２０により測定された速度検出
データを比較する。FIG. 1 shows a basic configuration of a speed control device according to an embodiment of the present invention as a block diagram, and in the figure, reference numeral 1 indicates a motor to be controlled. The speed of this motor 1 is measured by an encoder 2 attached coaxially with Chiyo. The signal from the encoder 2 is input to the speed detection section 20, and the CPU10 compares the speed command signal, which is the speed target value, with the speed detection data measured by the speed detection section 20.
ＣＰＵｌ０は第２図に図示したように指令速度演算部１
１、モータ速度演算部１２、速度偏差演算部１３、偏差
補償演算部１４を有し、速度偏差演算部１３は、それぞ
れ演算部１１．１２により演算された速度指令及び検出
データの偏差を演算する。偏差補償演算部１４は通常Ｐ
ＩＤ制御特性を有し、上記速度偏差に応じて、その偏差
を補償する電流指令データを発生する。このデータはデ
ジタル量なので、Ｄ／Ａコンバータ３によりアナログ量
に変換されパワーアンプ４を介してモータ１の速度を指
令速度に対応した値に制御する。As shown in FIG.
1. It has a motor speed calculation section 12, a speed deviation calculation section 13, and a deviation compensation calculation section 14, and the speed deviation calculation section 13 calculates the deviation of the speed command and detection data calculated by the calculation sections 11 and 12, respectively. . The deviation compensation calculation unit 14 normally has P
It has ID control characteristics, and generates current command data that compensates for the deviation according to the speed deviation. Since this data is a digital quantity, it is converted into an analog quantity by the D/A converter 3, and the speed of the motor 1 is controlled via the power amplifier 4 to a value corresponding to the command speed.
速度検出部２０は、第３図に図示したようにタイミング
発生部２４、周期検出部２６、周期積算部２８、周波数
検出部３０から構成されている。The speed detecting section 20 includes a timing generating section 24, a period detecting section 26, a period integrating section 28, and a frequency detecting section 30, as shown in FIG.
タイミング発生部２４は、第４図に詳細に図示されてい
るように、デイレイ回路２４ａ、２４ｂ並びに他の論理
回路から構成され、エンコーダ信号Ｂを受けて、エンコ
ーダ信号と同期したラッチ信号Ｃ並びにデイレイ回路２
４ａ、２４ｂにより所定量遅延されたクリア信号りを発
生する。これらのラッチ信号並びにクリア信号は、後述
するようにエンコーダ信号の周期を測定するのに用いら
れる。As shown in detail in FIG. 4, the timing generator 24 is composed of delay circuits 24a, 24b and other logic circuits, and receives an encoder signal B and generates a latch signal C and a delay signal synchronized with the encoder signal. circuit 2
4a and 24b generate a clear signal delayed by a predetermined amount. These latch signals and clear signals are used to measure the period of the encoder signal as described later.
周期測定部２６は、周期カウンタ２６ａを有し、そのク
ロック端子ＣＫに入力される基準クロック信号Ａを計数
し、そのカウント値は、タイミング発生部２４からのラ
ッチ信号がラッチ回路２８ｂに入力されたとき、そこに
格納される。このラッチ回路２６ｂにラッチされた周期
データは、サンプリング信号Ｅでクロックされるラッチ
回路２６ｃを介してＣＰＵに送られる。The period measurement section 26 has a period counter 26a, and counts the reference clock signal A input to its clock terminal CK, and the count value is determined when the latch signal from the timing generation section 24 is input to the latch circuit 28b. When it is stored there. The periodic data latched by the latch circuit 26b is sent to the CPU via the latch circuit 26c clocked by the sampling signal E.
又第４図に図示したように加算器２８ａ、ラッチ回路２
８ｂ、２８ｃから成る周期積算部２８が設けられており
、サンプリング信号Ｅの間に入ってきたエンコーダ信号
Ｂのパルスの周期を加算器２８ａ１ラッチ回路２８ｂを
介して積算し、サンプリング信号Ｅに同期してラッチ回
路２８ｃを介しＣＰＵに周期積算データを送る。Further, as shown in FIG. 4, the adder 28a and the latch circuit 2
A period integration section 28 consisting of 8b and 28c is provided, and integrates the period of the pulse of the encoder signal B that has entered between the sampling signal E via an adder 28a1 and a latch circuit 28b, and synchronizes with the sampling signal E. The cycle integration data is sent to the CPU via the latch circuit 28c.
又エンコーダ信号Ｂの周波数を検出する周波数検出部３
０が設けられており、この周波数検出部３０はサンプリ
ング信号Ｅの間に入ってきたエンコーダ信号Ｂのパルス
数をカウントするカウンタ３０ａ並びにサンプリング信
号Ｅに同期してその値をラッチするラッチ回路３０ｂか
ら構成されている。Furthermore, a frequency detection section 3 detects the frequency of the encoder signal B.
0 is provided, and this frequency detection unit 30 receives signals from a counter 30a that counts the number of pulses of the encoder signal B that has entered between the sampling signals E and a latch circuit 30b that latches the value in synchronization with the sampling signal E. It is configured.
次にこのように構成されたモータ速度制御装置の動作を
説明する。Next, the operation of the motor speed control device configured as described above will be explained.
まず第５図のステップＳ１で図示したように速度指令値
を演算する。通常速度の目標値はデジタル値で与えられ
るので、速度指令値はカウンタを用いて演算される。続
いて、後述するようにステップＳ２でエンコーダを介し
モータの速度が算出されるが、これはステップＳ３、Ｓ
４で示したように速度検出データ値を入力し、それを速
度に変換することによって行なわれる。続いてステップ
Ｓ５で速度の目標値と実際値の偏差が計算され、ステッ
プＳ６においてこの偏差を補償する補正量が演算される
。ステップｓ７において上記補正量に基づぎ電流指令デ
ータを出力し、モータ速度を速度指令値に対応した速度
に制御する。First, a speed command value is calculated as shown in step S1 of FIG. Since the target value of normal speed is given as a digital value, the speed command value is calculated using a counter. Subsequently, as will be described later, the speed of the motor is calculated via the encoder in step S2, which is calculated in steps S3 and S.
This is done by inputting the speed detection data value as shown in 4 and converting it into speed. Subsequently, in step S5, the deviation between the target speed value and the actual value is calculated, and in step S6, a correction amount to compensate for this deviation is calculated. In step s7, current command data is output based on the correction amount, and the motor speed is controlled to a speed corresponding to the speed command value.
ステップ３３、Ｓ４で行なわれるモータ速度の演算に使
われる速度データの検出方法が第６図にタイミングチャ
ートの形で図示されている。A method for detecting speed data used in calculating the motor speed in steps 33 and S4 is illustrated in the form of a timing chart in FIG.
第６図の第２段目に示したようにエンコーダ信号Ｂが入
りてくると、タイミング発生部２４によりラッチ信号Ｃ
、クリア信号りが形成される０周期カウンタ２６ａは、
クリア信号りによりクリアされてからの基準クロックＡ
のクロック数をカウントし、そのカウント値はラッチ信
号Ｃが発生した時ラッチ回路２６ｂにラッチされる。従
ってラッチ回路２６ｂにラッチされているデータはエン
コーダ信号Ｂの周期データｔに対応した値となっている
。As shown in the second stage of FIG. 6, when the encoder signal B comes in, the timing generator 24 generates the latch signal C.
, the 0-cycle counter 26a in which the clear signal is formed is as follows:
Reference clock A after being cleared by clear signal
The count value is latched by the latch circuit 26b when the latch signal C is generated. Therefore, the data latched in the latch circuit 26b has a value corresponding to the cycle data t of the encoder signal B.
一方クリア信号りを周期積算部のラッチ回路２８ｂに人
力し、上記周期データを加算器２８ａに積算し、その値
をラッチ回路２８ｂにラッチし、周期積算データを求め
る。これは、クリア信号りが発生するごとに（ｔｌ、ｔ
ｌ）、ラッチ回路２８ｂの内容を加算することにより求
められる。On the other hand, a clear signal is inputted to the latch circuit 28b of the cycle integration section, the cycle data is integrated in the adder 28a, and the value is latched in the latch circuit 28b to obtain cycle integration data. This is done every time a clear signal occurs (tl, t
l) is obtained by adding the contents of the latch circuit 28b.
従って、クリア信号は、それぞれ積算タイミングｉ、（
ｊ＋１）を形成している。Therefore, the clear signal has the integration timing i, (
j+1).
又エンコーダ信号Ｂを周波数検出部３０のカウンタ３０
ａでカウントし、周波数データを求める。ラッチ回路２
６ｃ、２８ｃ、３０ｂに格納されたそれぞれ周期データ
、周期積算データ、周波数データはそれぞれサンプリン
グ信号Ｅに同期してＣＰＵに取り込まれ、又そのサンプ
リング信号により所定の遅延時間経過した後に周波数カ
ウタ３０ａがクリアされると同時に、ラッチ回路２８ｂ
がクリアされ、周期の積算を再び開始する。Also, the encoder signal B is sent to the counter 30 of the frequency detection section 30.
Count at a and obtain frequency data. Latch circuit 2
The period data, period integration data, and frequency data stored in 6c, 28c, and 30b are each taken into the CPU in synchronization with the sampling signal E, and the frequency counter 30a is cleared after a predetermined delay time has elapsed due to the sampling signal. At the same time, the latch circuit 28b
is cleared and starts accumulating periods again.
このような状態が第７図のフローチャートのステップＴ
１〜Ｔ３に図示されており、これらのデータに基づいて
ステップＴ４でモータの速度が演算される。This state is shown in step T of the flowchart in FIG.
1 to T3, and the speed of the motor is calculated in step T4 based on these data.
この速度の演算は、上記のようにして求められたデータ
から以下のようにして求められる。まず、速度をエンコ
ーダ信号周波数ｆに基づき求める場合には、第８図に図
示したようにサンプリング期間Ｔ（サンプリング信号Ｅ
の周期に対応）内のエンコーダパルス数ｎを求めればよ
いが、同図から明らかなようにサンプリング期間Ｔ内の
パルス数は正確にはｎではなく、ｎより小さいので、そ
の整数部および小数部を求めるべくエンコーダ信号周期
に対応するクロックカウント数をｔ、Ｔ期間中のエンコ
ーダパルスｎ個の時間をｔｎとして、
ｆ” （１／Ｔ） ・ （ｎ−１＋ （Ｔ−ｔｎ）
／ｌ）の式に従って周波数を求める。This speed is calculated as follows from the data obtained as described above. First, when finding the speed based on the encoder signal frequency f, as shown in FIG.
It is sufficient to find the number n of encoder pulses within the sampling period T (corresponding to the period of To find the number of clock counts corresponding to the encoder signal period, t, and the time of n encoder pulses during period T, tn, f'' (1/T) ・ (n-1+ (T-tn)
/l) to find the frequency.
従って、モータ速度Ｖは、変換定数をＡとして、
ｖ ＝ Ａ ・（１／ Ｔ） ・（ｎ −
１＋ （Ｔ−ｔｎ） ／ ｔ）となる。Therefore, the motor speed V is expressed as v = A ・(1/T) ・(n −
1+ (T-tn)/t).
なお、第８図において（ｔｌ＋ｔ２）／ｌは、サンプリ
ング期間Ｔ内のエンコーダパルス数の小数部に相当し、
検出精度は、ｔの測定精度に関係する。例えば、ｔの時
間に基準クロックを１０パルスカウントできれば小数部
を１／１ｏで検出できることになり、検出精度は１０倍
向上したことになる。In addition, in FIG. 8, (tl+t2)/l corresponds to the decimal part of the number of encoder pulses within the sampling period T,
The detection accuracy is related to the measurement accuracy of t. For example, if 10 pulses of the reference clock can be counted at time t, the decimal part can be detected at 1/1o, which means that the detection accuracy has been improved by 10 times.
また、モータ速度をエンコーダパルスの周期を用いて演
算する場合には、ｔｎ／（ｎ−１）を求め、パルス周期
の平均値を求める。Furthermore, when calculating the motor speed using the cycle of encoder pulses, tn/(n-1) is determined and the average value of the pulse cycles is determined.
従って、この場合、モータ速度Ｖは、変換定数をＡｏ
として、
ｖ−Ａ ’ ・（ｎ −１） ／ ｔ ｎとなる。Therefore, in this case, the motor speed V is the conversion constant Ao
As, v-A'・(n-1)/tn.
第９図は、本発明での検出精度αを従来の周波数測定法
並びに周期測定法と比較したもので、従来の周波数測定
法では、
（ｚ ｏｃ ｌ ／ ｆ ｃｃ ｌ ／ ｙまた、周期
測定法では、
（ｚ ｏｃ ｌ ／ ｔｏｃ ｆ ｃｃ ｙになるのに
対し、
本発明では、
ａｃｃ （１／ｆ） ・＜１／ｌ） （１／ｆ）
・ｆ ４− Ｃ（一定）となり、周期並びに周波数の両
データを用いているので、検出精度を広い速度範囲に渡
って、はぼ一定にすることができる。Fig. 9 compares the detection accuracy α of the present invention with the conventional frequency measurement method and period measurement method. Then, (z oc l / toc f cc y), whereas in the present invention, acc (1/f) ・<1/l) (1/f)
- Since f4-C (constant) is used, and both period and frequency data are used, detection accuracy can be kept almost constant over a wide speed range.
以上説明した例では、エンコーダ２はロータリエンコー
ダであるが勿論ロータリ型に限定されるものではなく、
棒状のエンコーダ等所定の分割数のスリットを有し、フ
ォトインタラプタを介して穆動体の速度を検出できるす
べてのエンコーダに適用されるものである。In the example explained above, the encoder 2 is a rotary encoder, but of course it is not limited to the rotary type.
This is applicable to all encoders, such as rod-shaped encoders, that have a predetermined number of slits and can detect the speed of a moving body via a photointerrupter.
［発明の効果コ
以上説明したように、本発明では、エンコーダ信号の周
期を計数し、またエンコーダ信号の周期を所定の期間に
わたって積算するようにしているので、モータの速度を
演算する場合、エンコーダパルス周波数を用いる場合に
は、エンコーダパルス周期を積算する所定期間内のエン
コーダパルス数を求め、前記所定期間と非同期のサンプ
リング期間内のエンコーダパルス数の整数部および小数
部を求め、エンコーダパルス数の補正を行ってモータ速
度の演算を求めることができ、また、そ−夕速度の演算
にエンコーダパルス周期を用いる場合には、積算された
周期によりエンコーダパルス周期の平均値を求め、平均
化されたエンコーダ信号周期を用いてモータ速度の演算
を求めることが可能であり、いずれの方法を用いてそ一
夕速度を演算しても、エンコーダ信号周波数と周期のデ
ータを用いており、モータ速度の検出精度を向上させ、
しかも検出精度を広範囲の速度にわたってほぼ一定にす
ることができる。[Effects of the Invention] As explained above, in the present invention, the period of the encoder signal is counted and the period of the encoder signal is integrated over a predetermined period. When using a pulse frequency, find the number of encoder pulses within a predetermined period for integrating the encoder pulse period, find the integer part and decimal part of the number of encoder pulses within a sampling period asynchronous to the predetermined period, and calculate the number of encoder pulses. The motor speed can be calculated by performing correction, and when using the encoder pulse period to calculate the speed, the average value of the encoder pulse period can be calculated from the integrated period, and the average value of the encoder pulse period can be calculated using the integrated period. It is possible to calculate the motor speed using the encoder signal period, and no matter which method is used to calculate the speed, the encoder signal frequency and period data are used, and the motor speed cannot be detected. Improve accuracy,
Moreover, the detection accuracy can be made almost constant over a wide range of speeds.
第１図は、本発明の原理構成を示した構成図、第２図は
ＣＰＵの機能をブロックとして説明したブロック図、第
３図は速度検出部の構成を示したブロック図、第４図は
第３図の更に詳細な構造を示したブロック図、３４５図
は速度制御の流れを示すフローチャート図、第６図は第
４図回路の動作を示す信号波形図、第７図は速度演算の
工程を示す流れ図、第８図は、速度演算の過程を示す信
号波形図、第９図は、検出精度を比較した表置である。
１・・・モータ ２・・・エンコーダ２４・・
・タイミング発生部
２６・・・周期測定部
２８・・・周期積算部
３０・・・周波数検出部
違庵旧１七者ｐｔ＝ブＯ−、’７ｅ
第３図
Ｉ１１’ｌ雇ｐ妃乳ｍ示１７〇−今ν−Ｆ瓜凸第５図Fig. 1 is a block diagram showing the principle structure of the present invention, Fig. 2 is a block diagram explaining the functions of the CPU as blocks, Fig. 3 is a block diagram showing the structure of the speed detection section, and Fig. 4 is a block diagram showing the structure of the speed detection section. Fig. 3 is a block diagram showing a more detailed structure, Fig. 345 is a flowchart showing the speed control flow, Fig. 6 is a signal waveform diagram showing the operation of the circuit shown in Fig. 4, and Fig. 7 is the speed calculation process. FIG. 8 is a signal waveform diagram showing the speed calculation process, and FIG. 9 is a table showing a comparison of detection accuracy. 1...Motor 2...Encoder 24...
・Timing generation section 26...Period measurement section 28...Period integration section 30...Frequency detection section Showing 170-now ν-F melon convex figure 5
Claims (1)
モータ速度信号の偏差に従ってモータの速度を制御する
モータ速度制御装置において、エンコーダ信号の周期測
定用クロック信号を発生するクロック発生手段と、 エンコーダ信号の周期を前記クロック信号を計数するこ
とにより測定する手段と、 前記周期を所定の期間にわたって積算する手段と、 前記所定の期間と非同期のサンプリング期間内のエンコ
ーダ信号のパルス数を検出する手段とを設け、 前記サンプリング期間内のエンコーダパルス数の整数部
および小数部を求め、エンコーダパルス数の補正を行っ
てモータ速度の演算を行うようにしたことを特徴とする
モータ速度制御装置。 ２）モータ速度指令信号とエンコーダを介し検出される
モータ速度信号の偏差に従ってモータの速度を制御する
モータ速度制御装置において、エンコーダ信号の周期測
定用クロック信号を発生するクロック発生手段と、 エンコーダ信号の周期を前記クロック信号を計数するこ
とにより測定する手段と、 前記周期を所定の期間にわたって積算する手段とを設け
、 前記積算された周期によりエンコーダ信号周期の平均値
を求め、平均化されたエンコーダ信号周期を用いてモー
タ速度の演算を行うようにしたことを特徴とするモータ
速度制御装置。[Claims] 1) A clock generator that generates a clock signal for measuring the period of an encoder signal in a motor speed control device that controls the speed of a motor according to the deviation between a motor speed command signal and a motor speed signal detected via an encoder. means for measuring the period of the encoder signal by counting the clock signal; means for integrating the period over a predetermined period; and means for measuring the number of pulses of the encoder signal within a sampling period asynchronous to the predetermined period. A motor speed control device comprising: a means for detecting, and calculating an integer part and a decimal part of the number of encoder pulses within the sampling period, correcting the number of encoder pulses, and calculating the motor speed. . 2) In a motor speed control device that controls the speed of a motor according to a deviation between a motor speed command signal and a motor speed signal detected via an encoder, a clock generating means for generating a clock signal for measuring the period of the encoder signal; means for measuring the period by counting the clock signal, and means for integrating the period over a predetermined period, and calculating an average value of the encoder signal period from the integrated period, and calculating the average value of the encoder signal period. A motor speed control device characterized in that a motor speed is calculated using a period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63270700A JPH02119591A (en) | 1988-10-28 | 1988-10-28 | Motor speed controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63270700A JPH02119591A (en) | 1988-10-28 | 1988-10-28 | Motor speed controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02119591A true JPH02119591A (en) | 1990-05-07 |
Family
ID=17489743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63270700A Pending JPH02119591A (en) | 1988-10-28 | 1988-10-28 | Motor speed controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02119591A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0515184A (en) * | 1991-07-03 | 1993-01-22 | Matsushita Electric Ind Co Ltd | Speed detector |
-
1988
- 1988-10-28 JP JP63270700A patent/JPH02119591A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0515184A (en) * | 1991-07-03 | 1993-01-22 | Matsushita Electric Ind Co Ltd | Speed detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01502933A (en) | Frequency counting device and method | |
| JPS58129321A (en) | Digital type straight moving-quantity or turning-quantity measuring device | |
| JPH0682573A (en) | Time interval detecting circuit | |
| WO1992012501A1 (en) | Apparatus and method for improving the resolution with which a test signal is counted | |
| JPH02119591A (en) | Motor speed controller | |
| RU2260830C1 (en) | Time interval meter | |
| JP2002116058A (en) | Encoder data conversion circuit | |
| JP3271323B2 (en) | Time measurement circuit | |
| KR950000418B1 (en) | Pulse width measurement with quantisation error compensation | |
| KR20130004993A (en) | Self temperature compensated precision event timer using standard time reference frequency | |
| JPH01124773A (en) | Frequency measuring instrument | |
| JPH0340848B2 (en) | ||
| JP2687349B2 (en) | Digital PLL circuit | |
| EP1983650A1 (en) | Corrected DE translation: Differenzzeit-Digital-Wandler Corrected FR translation: Convertisseur temps différentiel-numérique | |
| JPH02119592A (en) | Motor speed controller | |
| JP2004012279A (en) | Pulse interval measurement circuit | |
| JP4227352B2 (en) | Coincidence detection apparatus and method | |
| KR100567601B1 (en) | An Apparatus For Compensating Quantization Error for Synchronous A/F converter | |
| JPS61157282A (en) | Motor controller | |
| JP2742831B2 (en) | Displacement detector | |
| JPH07154990A (en) | Motor speed controller | |
| JP2912680B2 (en) | Digital phase synchronizer | |
| JPH02193585A (en) | Digital servo device | |
| JPH0727880A (en) | High resolution time measuring device | |
| JPH05304473A (en) | Pwm system a/d converter |