JPH02110945A - 半導体装置製造方法及びその実施装置 - Google Patents
半導体装置製造方法及びその実施装置Info
- Publication number
- JPH02110945A JPH02110945A JP26470388A JP26470388A JPH02110945A JP H02110945 A JPH02110945 A JP H02110945A JP 26470388 A JP26470388 A JP 26470388A JP 26470388 A JP26470388 A JP 26470388A JP H02110945 A JPH02110945 A JP H02110945A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- lead frame
- resin
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000011347 resin Substances 0.000 claims abstract description 52
- 229920005989 resin Polymers 0.000 claims abstract description 52
- 238000000465 moulding Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 abstract description 16
- 239000011800 void material Substances 0.000 abstract description 6
- 238000003825 pressing Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000005580 one pot reaction Methods 0.000 description 4
- 101100298225 Caenorhabditis elegans pot-2 gene Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
- B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
- B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
- B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子部品の製造技術に関し、特に樹脂によっ
て封止されてなる半導体装置の製造に適用して有効な技
術に関するものである。
て封止されてなる半導体装置の製造に適用して有効な技
術に関するものである。
樹脂封止型半導体装置のモールド工程において、その効
率を上げるために、近年、マルチスポット成形方法が広
まっている。これは、例えば、特公昭５７−３５５７６
号公報に記載のように、１つのモールド金型内に複数個
のポットと各ポットに互いに独立したランナとを設け、
これらのランナを通してモールド樹脂を各キャビティ内
に押圧供給することにより、従来の１ポツト方法に比べ
てモールド樹脂使用効率の向上及びモールド成形時間の
短縮をはかるようにしたものである。
率を上げるために、近年、マルチスポット成形方法が広
まっている。これは、例えば、特公昭５７−３５５７６
号公報に記載のように、１つのモールド金型内に複数個
のポットと各ポットに互いに独立したランナとを設け、
これらのランナを通してモールド樹脂を各キャビティ内
に押圧供給することにより、従来の１ポツト方法に比べ
てモールド樹脂使用効率の向上及びモールド成形時間の
短縮をはかるようにしたものである。
また、実開昭５６−１５４０７４号公報に記載されるよ
うに、１つのポットからランナを伸ばし。
うに、１つのポットからランナを伸ばし。
ランナの直角方向に複数個のキャビティを設けて従来の
１ポツト方法に比べてモールド樹脂使用効率の向上及び
モールド成形時間の短縮をはかるようにしたものである
。
１ポツト方法に比べてモールド樹脂使用効率の向上及び
モールド成形時間の短縮をはかるようにしたものである
。
しかしながら、前記特公昭５７−３５５７６号公報に記
載される技術では、キャビティは各ランナに分岐して並
列に配置されており、金型流路レイアウトの制約上から
、キャビティ部しジン是とポット、ランナ部を含むトー
タルレジン量の比を向上するには限界があった。また、
各ポット内に投入されるタブレットには重量ばらつきが
あり、レジンを金型内に移送する各プランジャとプラン
ジャをＴ：ｌｉ！させるための駆！Ｉ！ｌＩＩ源である
成形機のシリンダロッドが直接に接続された場合には、
各ポット内に加わるレジン圧力が大幅に変動するという
問題があった。すなわち、タブレット重量の多いポット
内には高圧が加わり、電子部品の変形やバリの発生が起
こり、一方、タブレット重量の少、いポット内には低圧
しか加わらず、レジンの未充填、成形品中のボイド不良
を発生するという問題があった。
載される技術では、キャビティは各ランナに分岐して並
列に配置されており、金型流路レイアウトの制約上から
、キャビティ部しジン是とポット、ランナ部を含むトー
タルレジン量の比を向上するには限界があった。また、
各ポット内に投入されるタブレットには重量ばらつきが
あり、レジンを金型内に移送する各プランジャとプラン
ジャをＴ：ｌｉ！させるための駆！Ｉ！ｌＩＩ源である
成形機のシリンダロッドが直接に接続された場合には、
各ポット内に加わるレジン圧力が大幅に変動するという
問題があった。すなわち、タブレット重量の多いポット
内には高圧が加わり、電子部品の変形やバリの発生が起
こり、一方、タブレット重量の少、いポット内には低圧
しか加わらず、レジンの未充填、成形品中のボイド不良
を発生するという問題があった。
また、前記実開昭５６−１５４０７４号公報に記載され
る技術では、モールド金型内のポットは１つであり、こ
こから長いランナを通して、ランナと並行かつ直角方向
に配置された多数のキャビティ内にレジンを充填するた
め、ランナ内のレジン流量が非常に大きくなり、流動抵
抗による圧力損失が増大するという問題があった。
る技術では、モールド金型内のポットは１つであり、こ
こから長いランナを通して、ランナと並行かつ直角方向
に配置された多数のキャビティ内にレジンを充填するた
め、ランナ内のレジン流量が非常に大きくなり、流動抵
抗による圧力損失が増大するという問題があった。
本発明の目的は、レジンの未充填、成形品中のボイド不
良を防止することができる技術を提供することにある。
良を防止することができる技術を提供することにある。
本発明の他の目的は、レジンの流路の流動抵抗をほぼ均
一にすることができる技術を提供することにある。
一にすることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡屯に説明すれば、下記のとおりである。
要を簡屯に説明すれば、下記のとおりである。
すなわち、リードフレームの所定位置に半導体チップを
装着し、該半導体チップとリードフレームとを電気的に
接続した半導体チップ・リードフレームユニットを、モ
ールド金型内に装填し、モールド樹脂を押圧供給し、硬
化させて封止する半導体装置製造方法において、前記モ
ールド金型内に、複数個の前記半導体チップ・リードフ
レームユニットをそれぞれのリードフレームを接触させ
て配列し、前記リードフレームの存在する所からモール
ド樹脂を押圧供給することを特徴とする半導体装置製造
方法である。
装着し、該半導体チップとリードフレームとを電気的に
接続した半導体チップ・リードフレームユニットを、モ
ールド金型内に装填し、モールド樹脂を押圧供給し、硬
化させて封止する半導体装置製造方法において、前記モ
ールド金型内に、複数個の前記半導体チップ・リードフ
レームユニットをそれぞれのリードフレームを接触させ
て配列し、前記リードフレームの存在する所からモール
ド樹脂を押圧供給することを特徴とする半導体装置製造
方法である。
また、モールド金型内にモールド樹脂を押圧供給する複
数のポットを設け、これらの各ポットに樹脂を移行する
ランナを設け、これらの各ランナの先にキャビティを設
け、前記モールド金型の上型又は下型に、モールド樹脂
供給口を、その配設位置が前記キャビティ内にモールド
すべき電子部品を配置した時、その電子部品のリードフ
レーム上にくるように設けた半導体装置の製造装置であ
る。
数のポットを設け、これらの各ポットに樹脂を移行する
ランナを設け、これらの各ランナの先にキャビティを設
け、前記モールド金型の上型又は下型に、モールド樹脂
供給口を、その配設位置が前記キャビティ内にモールド
すべき電子部品を配置した時、その電子部品のリードフ
レーム上にくるように設けた半導体装置の製造装置であ
る。
前記手段によれば、前記モールド金型内に、複数個の前
記半導体チップ・リードフレームユニットをそれぞれの
リードフレームを接触させて配列し、前記リードフレー
ムの存在する所からモールド樹脂を押圧供給するので、
レジンの流路の流動抵抗をほぼ均一にすることができる
。これにより、レジンの未充填、成形品中のボイド不良
を防止することができる。
記半導体チップ・リードフレームユニットをそれぞれの
リードフレームを接触させて配列し、前記リードフレー
ムの存在する所からモールド樹脂を押圧供給するので、
レジンの流路の流動抵抗をほぼ均一にすることができる
。これにより、レジンの未充填、成形品中のボイド不良
を防止することができる。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
［実施例■コ
第１図は１本発明の実施例■の半導体装置の製造方法及
びその実施装置の概略構成を説明するためのモールド金
型の下金型平面図である。
びその実施装置の概略構成を説明するためのモールド金
型の下金型平面図である。
第２図は、リードフレームを上金型と下金型との間に装
着した状態における第１図の■−■線で切った断面図で
ある。
着した状態における第１図の■−■線で切った断面図で
ある。
第１図及び第２図において、１はモールド金型の下金型
、２はモールド樹脂（レジン）を押圧供給するためのポ
ットであり、半導体装置のリードフレームの存在する所
に複数個設けられている。
、２はモールド樹脂（レジン）を押圧供給するためのポ
ットであり、半導体装置のリードフレームの存在する所
に複数個設けられている。
３は前記各ポット２に設けられているランナである。ラ
ンナ３の先端にはモールドゲート４が設けられており、
このモールドゲート４に接続してキャビティ５が設けら
れている。
ンナ３の先端にはモールドゲート４が設けられており、
このモールドゲート４に接続してキャビティ５が設けら
れている。
そして、第２図に示すように、リードフレーム６に半導
体チップ７が搭載され、リードフレーム６と半導体チッ
プ７が金線等のボンディングワイヤ８で電気的に接続さ
れて半導体チップ・リードフレームユニット２０が構成
される。この半導体チップ・リードフレームユニット２
０は、半導体チップ７がキャビティ５に閉じ込められる
ように、前記下金型１と上金型９とにより挟み込まれ、
成形機（図示していない）に装着される。
体チップ７が搭載され、リードフレーム６と半導体チッ
プ７が金線等のボンディングワイヤ８で電気的に接続さ
れて半導体チップ・リードフレームユニット２０が構成
される。この半導体チップ・リードフレームユニット２
０は、半導体チップ７がキャビティ５に閉じ込められる
ように、前記下金型１と上金型９とにより挟み込まれ、
成形機（図示していない）に装着される。
第３図は、前記リードフレーム６の概略構成を説明する
ための図であり、６１はリード部、６２は外枠部、６３
は内枠部、６４はダイボンデング部、６５は治具孔、６
６はモールドゲート位置である。
ための図であり、６１はリード部、６２は外枠部、６３
は内枠部、６４はダイボンデング部、６５は治具孔、６
６はモールドゲート位置である。
次に、本実施例Ｉの半導体装置の製造方法を説明する。
第４Ａ図は、ポット２内に投入されたモールド樹脂１０
をプランジャ１１で押圧し、金型流路内に移行している
状態を示したものである。
をプランジャ１１で押圧し、金型流路内に移行している
状態を示したものである。
モールド樹脂１０は、ランナ３．モールドゲート４を通
過してキャビティ５に供給される。
過してキャビティ５に供給される。
第４Ｂ図は、モールド樹脂１０がキャビティ５に充填を
完了し、プランジャ１１が押圧動作を停止した状態を示
している。
完了し、プランジャ１１が押圧動作を停止した状態を示
している。
この状態で所定時間経過すると、モールド樹脂１０は、
硬化し、プランジャ１１が上昇するとともに上金型９と
下金型１が開き、成形品１２がモールド金型から取り出
される。その後、ランナ３．モールドゲート４等に相当
する製品にとって不用な硬化したモールド樹脂が除去さ
れるとともに、リドフレーム６の切断工程、折り曲げ工
程などを経て、モールド半導体装置が完成する。
硬化し、プランジャ１１が上昇するとともに上金型９と
下金型１が開き、成形品１２がモールド金型から取り出
される。その後、ランナ３．モールドゲート４等に相当
する製品にとって不用な硬化したモールド樹脂が除去さ
れるとともに、リドフレーム６の切断工程、折り曲げ工
程などを経て、モールド半導体装置が完成する。
以上の説明かられかるように、本実施例■によれば、モ
ールド金型内に、複数個の前記半導体チップ・リードフ
レームユニット２０をそれぞれのリードフレーム６を接
触させて配列し、前記リードフレーム６の存在する所か
らモールド樹脂１０を押圧供給することにより、モール
ド樹脂（レジン）１０の流路の流動抵抗をほぼ均一にす
ることができる。
ールド金型内に、複数個の前記半導体チップ・リードフ
レームユニット２０をそれぞれのリードフレーム６を接
触させて配列し、前記リードフレーム６の存在する所か
らモールド樹脂１０を押圧供給することにより、モール
ド樹脂（レジン）１０の流路の流動抵抗をほぼ均一にす
ることができる。
これにより、モールド樹脂（レジン）１０の未充填、成
形品中のボイド不良を防止することができる。
形品中のボイド不良を防止することができる。
［実施例■］
第５図は、本発明の実施例Ｈの半導体装置製造方法を説
明するための図である。
明するための図である。
前記第１図に示すキャビティ５の一方の端にも。
モールド樹脂の流路を他の金型のキャビティ５と接続す
るためのランナ３が設けられている下金型１Ａを複数個
用意する。
るためのランナ３が設けられている下金型１Ａを複数個
用意する。
リードフレームも前記リードフレーム６の他に、第６図
に示すように、前記リードフレーム６（第３図）のモー
ルドゲート６６に対向してモールドゲート６６Ａをさら
に設けたリードフレーム６Ａを用意する。
に示すように、前記リードフレーム６（第３図）のモー
ルドゲート６６に対向してモールドゲート６６Ａをさら
に設けたリードフレーム６Ａを用意する。
本実施例■の半導体装置製造方法は、第５図に示すよう
に、下金型ＩＡのランナ３と下金型ＩＡにランナ３とが
連結されるように下金型ＩＡを配置し、リードフレーム
６Ａとリードフレーム６Ａが接続されるように並べて、
それぞれの半導体チップ・リードフレームユニット２０
をモールド金型内に装着して、前記実施例Ｉの半導体装
置製造方法と同様のプロセスで樹脂モールドを行う。
に、下金型ＩＡのランナ３と下金型ＩＡにランナ３とが
連結されるように下金型ＩＡを配置し、リードフレーム
６Ａとリードフレーム６Ａが接続されるように並べて、
それぞれの半導体チップ・リードフレームユニット２０
をモールド金型内に装着して、前記実施例Ｉの半導体装
置製造方法と同様のプロセスで樹脂モールドを行う。
［実施例■］
第７図は、本発明の実施例■の半導体装置の製造方法を
説明するための図である。第７図に示すように、前記第
１図に示した両方のキャビティ５のポット２と接続され
ていない端にも、モールド樹脂の流路を他の金型のキャ
ビティ５と接続するだめのランナ３が設けられている金
型ＩＢを用意する。そして、下金型１．下金型ＩＡ、下
金型ＩＢを種々に組合せる。例えば、下金型ＩＡ、下金
型ＩＢ、下金型ＩＢ、下金型ＩＡの順に配置し、リード
フレーム６、リードフレーム６Ａ、リードフレーム６Ａ
、リードフレーム６の順に配置することにより、前記実
施例■の半導体装置と同様の半導体装置の任意の数の樹
脂モールドが可能となる。
説明するための図である。第７図に示すように、前記第
１図に示した両方のキャビティ５のポット２と接続され
ていない端にも、モールド樹脂の流路を他の金型のキャ
ビティ５と接続するだめのランナ３が設けられている金
型ＩＢを用意する。そして、下金型１．下金型ＩＡ、下
金型ＩＢを種々に組合せる。例えば、下金型ＩＡ、下金
型ＩＢ、下金型ＩＢ、下金型ＩＡの順に配置し、リード
フレーム６、リードフレーム６Ａ、リードフレーム６Ａ
、リードフレーム６の順に配置することにより、前記実
施例■の半導体装置と同様の半導体装置の任意の数の樹
脂モールドが可能となる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
モールド樹脂（レジン）の流路の流動抵抗をほぼ均一に
することができるので、モールド樹脂（レジン）の未充
填、成形品中のボイド不良を防止することができる。
することができるので、モールド樹脂（レジン）の未充
填、成形品中のボイド不良を防止することができる。
第１図は、本発明の実施例■の半導体装置の製造方法及
びその実施装置の概略構成を説明するためのモールド金
型の下金型平面図、 第２図は、リードフレームを上金型と下金型との間に装
着した状態における第１図の■−■線で切った断面図、 第３図は、第２図に示すリードフレームの概略構成を説
明するための図、 第４Ａ図は、第１図に示すボット内に投入されたモール
ド樹脂をプランジャで押圧し、金型流路内に移行してい
る状態を示す図、 第４Ｂ図は、第４Ａ図に示すモールド樹脂がキャビティ
に充填を完了し、プランジャが押圧動作を停止した状態
を示す図、 第５図は、本発明の実施例Ｈの半導体装置製造方法を説
明するための図、 第６図は、第５図に示す実施例Ｈの半導体装置製造方法
に用いるリードフレームの概略構成を示す図である。 第７図は、本発明の実施例Ｉ■の半導体装置の製造方法
を説明するための図である。 図中、トモールド金型の下金型、２・・・ポット。 ３・・・ランナ、４・モールドゲート、５・・・キャビ
ティ、６ ・リードフレーム、７・・・半導体チップ、
８・・・ボンディングワイヤ、９・・・モールド金型の
上金型、１０・・モールド樹脂（レジン）、１１・・・
プランジャ、２０・・・半導体チップ・リードフレーム
ユニット。 集１図
びその実施装置の概略構成を説明するためのモールド金
型の下金型平面図、 第２図は、リードフレームを上金型と下金型との間に装
着した状態における第１図の■−■線で切った断面図、 第３図は、第２図に示すリードフレームの概略構成を説
明するための図、 第４Ａ図は、第１図に示すボット内に投入されたモール
ド樹脂をプランジャで押圧し、金型流路内に移行してい
る状態を示す図、 第４Ｂ図は、第４Ａ図に示すモールド樹脂がキャビティ
に充填を完了し、プランジャが押圧動作を停止した状態
を示す図、 第５図は、本発明の実施例Ｈの半導体装置製造方法を説
明するための図、 第６図は、第５図に示す実施例Ｈの半導体装置製造方法
に用いるリードフレームの概略構成を示す図である。 第７図は、本発明の実施例Ｉ■の半導体装置の製造方法
を説明するための図である。 図中、トモールド金型の下金型、２・・・ポット。 ３・・・ランナ、４・モールドゲート、５・・・キャビ
ティ、６ ・リードフレーム、７・・・半導体チップ、
８・・・ボンディングワイヤ、９・・・モールド金型の
上金型、１０・・モールド樹脂（レジン）、１１・・・
プランジャ、２０・・・半導体チップ・リードフレーム
ユニット。 集１図
Claims (1)
- 【特許請求の範囲】 １、リードフレームの所定位置に半導体チップを装着し
、該半導体チップとリードフレームとを電気的に接続し
た半導体チップ・リードユニットを、モールド金型内に
装填し、モールド樹脂を押圧供給し、硬化させて封止す
る半導体装置製造方法において、前記モールド金型内に
、複数個の前記半導体チップ・リードフレームユニット
をそれぞれのリードフレームを接触させて配列し、前記
リードフレームの存在する所からモールド樹脂を押圧供
給することを特徴とする半導体装置製造方法。 ２、モールド金型内にモールド樹脂を押圧供給する複数
のポットを設け、これらの各ポットから樹脂を移行する
ランナを設け、これらの各ランナの先にキャビティを設
け、前記モールド金型の上型又は下型に、モールド樹脂
供給口を、その配設位置が前記キャビティ内にモールド
すべき電子部品を配置した時、その電子部品のリードフ
レーム上にくるように設けたことを特徴とする半導体装
置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63264703A JP2644551B2 (ja) | 1988-10-19 | 1988-10-19 | 半導体装置製造方法及びその実施装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63264703A JP2644551B2 (ja) | 1988-10-19 | 1988-10-19 | 半導体装置製造方法及びその実施装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02110945A true JPH02110945A (ja) | 1990-04-24 |
| JP2644551B2 JP2644551B2 (ja) | 1997-08-25 |
Family
ID=17407009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63264703A Expired - Fee Related JP2644551B2 (ja) | 1988-10-19 | 1988-10-19 | 半導体装置製造方法及びその実施装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2644551B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191083A (ja) * | 1995-01-10 | 1996-07-23 | Rohm Co Ltd | 半導体装置の製造方法 |
| JPH09181105A (ja) * | 1995-12-25 | 1997-07-11 | Nec Corp | 半導体樹脂封止用金型 |
| US20090174055A1 (en) * | 2000-06-09 | 2009-07-09 | Vishay-Siliconix | Leadless Semiconductor Packages |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57187945A (en) * | 1981-05-13 | 1982-11-18 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
-
1988
- 1988-10-19 JP JP63264703A patent/JP2644551B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57187945A (en) * | 1981-05-13 | 1982-11-18 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191083A (ja) * | 1995-01-10 | 1996-07-23 | Rohm Co Ltd | 半導体装置の製造方法 |
| JPH09181105A (ja) * | 1995-12-25 | 1997-07-11 | Nec Corp | 半導体樹脂封止用金型 |
| US20090174055A1 (en) * | 2000-06-09 | 2009-07-09 | Vishay-Siliconix | Leadless Semiconductor Packages |
| US8928157B2 (en) * | 2000-06-09 | 2015-01-06 | Vishay-Siliconix | Encapsulation techniques for leadless semiconductor packages |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2644551B2 (ja) | 1997-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62122136A (ja) | レジンモールド半導体の製造方法および装置 | |
| US6338813B1 (en) | Molding method for BGA semiconductor chip package | |
| JP2003174124A (ja) | 半導体装置の外部電極形成方法 | |
| JPH05267376A (ja) | 集積回路リードフレーム用の改良されたプラスチック封止装置およびその方法 | |
| US5254501A (en) | Same-side gated process for encapsulating semiconductor devices | |
| JPH02110945A (ja) | 半導体装置製造方法及びその実施装置 | |
| JPH0342495B2 (ja) | ||
| JP2834257B2 (ja) | 半導体装置の製造方法およびモールド装置 | |
| KR20070035725A (ko) | 2단 게이트 구조를 갖는 몰딩용 다이 | |
| JPH0432755Y2 (ja) | ||
| TWI256113B (en) | Semiconductor package positionable in encapsulating process and method for fabricating the same | |
| JP2000156385A (ja) | 電子部品の樹脂封止成形方法 | |
| JPS62150834A (ja) | 半導体装置樹脂成形方法および樹脂成形装置 | |
| JPH0290633A (ja) | 半導体装置用樹脂封止金型 | |
| JP3602422B2 (ja) | 樹脂封止装置 | |
| JPH05293846A (ja) | 成形装置 | |
| JPH05211185A (ja) | 半導体装置の製造方法 | |
| JP3543742B2 (ja) | 樹脂封止成形装置 | |
| JPH04290237A (ja) | プラスチックｉｃパッケージの成形方法 | |
| JPH0752188A (ja) | モールド金型と半導体装置の製造方法 | |
| JPH09129661A (ja) | 成形装置および成形方法 | |
| JPH09181105A (ja) | 半導体樹脂封止用金型 | |
| JP3112227B2 (ja) | 半導体装置の製造方法 | |
| JPH08186141A (ja) | 半導体パッケージの製造方法 | |
| JPH0590314A (ja) | 半導体の樹脂封止成形方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |