JPH0210661Y2 - - Google Patents

Description

【考案の詳細な説明】[Detailed explanation of the idea]

本考案は増幅回路、特に、高圧電源を有する増
幅素子と低圧電源を有する増幅素子とを入力信号
の大小によつて動作させるようになつているもの
に関する。 従来より、この種の増幅器は第１図に示すよう
に高圧電源E₁を有する高出力用のトランジスタ
Q₃と低圧電源E₂を有する低出力用のトランジス
タQ₄とを入力部INより入力される信号の大小に
応じて切換え使用するようになつている。これら
トランジスタQ₃Q₄の出力部outと低圧電源E₂とは
比較器１１において相互の電圧差が比較されるよ
うになつており、比較器１１は出力電圧が電源電
位よりも充分に小さいときには入力部INに設け
られた選択スイツチS₁をトランジスタQ₄側に、
一方、上記電圧差が小さくなると大出力用のトラ
ンジスタQ₃側に接続するよう制御されるように
なつている。 このような方式の増幅回路は単一電源のものに
比較して高能率となるが、大電力を増幅する途中
で電源等が切り換れることとなるため効率の低下
や歪率の悪化を招来し、また、最大出力時におい
てはトランジスタQ₄は休止状態にあるため、増
幅特性はトランジスタQ₃の性能に支配され、素
子の有効利用を図ることができないなどの欠点が
あつた。 本考案の目的は、上記した従来のものの欠点を
解消し、高効率、低歪化を図ると共に増幅素子を
有効に利用できるようにした、増幅回路を提供す
ることにある。 以下、本考案の実施例を第２図に基づいて説明
する。 図中、S₁は選択スイツチであつて、従来のもの
と同様である。本考案においては増幅素子として
トランジスタが用いられており、トランジスタ
Q₁は高圧電源Ｅを有し、主に大入力時に動作す
るようになつている。トランジスタQ₂は低圧電
源としての電源EVを有し、電源EVは電源制御回
路１により入力信号の大小に応じてその出力電圧
を可変できるようになつていると共にその可変上
限は上記高圧電源と同電圧となるように設定され
ている。Ｓは所定レベル以上の入力信号が入力さ
れるとオンとなり、トランジスタQ₁，Q₂の夫々
の入力端を接続して並列動作させるようになつて
いるスイツチング部であつて実施例ではスイツチ
Ｓとして示されている。 次に具体的構成例と共にその動作例を説明する
に、比較器２には検出回路３を経た出力信号
（OUT）が入力されていると共に電源EVの電圧
が入力されていて、電源制御部４を制御すること
により、出力信号の変動に伴つて電源EVの出力
電圧を追従させるように制御するようになつてい
る。一方比較器５には高圧電源Ｅ、電源EV及び
出力信号（OUT）が入力され、論理回路６を介
してスイツチＳ及び選択スイツチS₁を制御するよ
うになつている。 上記比較器５及び論理回路は下表（第１表）の
動作状態を満足すべく構成されている。 The present invention relates to an amplifier circuit, and particularly to an amplifier circuit in which an amplifier element having a high voltage power source and an amplifier element having a low voltage power source are operated depending on the magnitude of an input signal. Traditionally, this type of amplifier has been constructed using a high-output transistor with a high-voltage power supply _E1 as shown in Figure 1.
Q ₃ and a low-output transistor Q ₄ having a low-voltage power supply E ₂ are switched and used depending on the magnitude of the signal input from the input section IN. The voltage difference between the output section out of these transistors Q ₃ Q ₄ and the low-voltage power supply E ₂ is compared in a comparator 11, and when the output voltage is sufficiently lower than the power supply potential, the comparator 11 Connect the selection switch _S1 provided at the input section IN to the transistor _Q4 side,
On the other hand, when the voltage difference becomes smaller, the control is performed to connect to the high output transistor _Q3 side. Amplifying circuits using this type of system have higher efficiency than those with a single power supply, but the power supply, etc. must be switched during amplification of large amounts of power, resulting in a decrease in efficiency and a worsening of distortion rate. Furthermore, since the transistor _Q4 is in a resting state at maximum output, the amplification characteristics are dominated by the performance of the transistor _Q3 , which has the disadvantage of not being able to effectively utilize the elements. An object of the present invention is to provide an amplifier circuit that eliminates the above-mentioned drawbacks of the conventional circuits, achieves high efficiency and low distortion, and allows effective use of amplifying elements. Hereinafter, an embodiment of the present invention will be described based on FIG. 2. In the figure, _S1 is a selection switch, which is similar to the conventional one. In this invention, a transistor is used as an amplifying element.
Q ₁ has a high-voltage power supply E, and is designed to operate mainly at large inputs. Transistor Q ₂ has a power supply EV as a low voltage power supply, and the power supply EV can vary its output voltage according to the magnitude of the input signal by the power supply control circuit 1, and its variable upper limit is the same as the above-mentioned high voltage power supply. It is set to the voltage. S is a switching unit that turns on when an input signal of a predetermined level or higher is input, and connects the respective input terminals of transistors Q ₁ and Q ₂ to operate in parallel. In the embodiment, it is designated as switch S. It is shown. Next, to explain a specific configuration example and an example of its operation, the comparator 2 is inputted with an output signal (OUT) that has passed through the detection circuit 3, and is also inputted with the voltage of the power supply EV, and the power supply control unit 4 By controlling the output voltage of the power source EV, the output voltage of the power source EV is controlled to follow the fluctuation of the output signal. On the other hand, the high voltage power supply E, the power supply EV, and the output signal (OUT) are input to the comparator 5, and the switch S and the selection switch _S1 are controlled via the logic circuit 6. The comparator 5 and the logic circuit are configured to satisfy the operating conditions shown in the table below (Table 1).

【表】 タとする。
上表から、実際の回路側としては比較器として
電源EVと出力電圧を比較C₁、並列動作のために
電源EVと基準電圧を比較C₂、高圧電源Ｅと電源
EVとを比較C₃して出力C₁〜C₃として出力するよ
うにした第３図に示す回路となる。なお、図中Ａ
はコンパレーターを夫々示す。 上記した出力C₁〜C₃により上記スイツチＳ、
選択スイツチS₁が制御されるがスイツチＳがＮ，
Ｍなる２種類の印加電圧によつて駆動されるもの
とし下表（第２表）の如く動作するものとすれ
ば、[Table]
From the above table, on the actual circuit side, C ₁ compares the power supply EV and the output voltage as a comparator, C ₂ compares the power supply EV and the reference voltage for parallel operation, and the high-voltage power supply E and the power supply
The circuit shown in FIG. ₃ is obtained by comparing EV with C3 and outputting it as outputs _C1 to _C3 . In addition, A in the figure
indicate the comparators, respectively. The above-mentioned outputs C ₁ to C ₃ cause the above-mentioned switch S,
Selection switch S ₁ is controlled, but switch S is N,
Assuming that it is driven by two types of applied voltages M and operates as shown in the table below (Table 2),

【表】 となるが、第２表に基づいてスイツチＳへの印加
電圧を図式化すると以下の第３表及び第４表のよ
うになる。[Table] However, when the voltage applied to the switch S is diagrammed based on Table 2, it becomes as shown in Tables 3 and 4 below.

【表】 上記真理値表の中にはいくつか同じものがある
のでこれらをまとめると、[Table] Some of the truth tables above are the same, so they can be summarized as follows:

【表】 第４図は上記した第３表第４表に基づいて構成
した論理回路であつて図中ANDはアンドゲート、
ORはオアゲート、INVはインバーターである。
なお、第４図に示すものはその一例に過ぎず他の
回路方式によつても同一の目的を達することがで
きるのは勿論である。 以上の如く構成することにより低電力増幅時に
はトランジスタQ₂側を使用し、電源EVの電圧追
従速度を超えるようなパルシブな入力信号に対し
ては選択スイツチS₁をトランジスタQ₁側に切り
換えて対応させ、電源EVが追従した後、再度ト
ランジスタQ₂側に復帰させることができ、また
電源EVの可変上限が高圧電源Ｅの電圧と同電圧
になるよう設定されているから所定レベル以上の
信号が入力されて電源EVの出力電圧があるレベ
ル以上となると、スイツチＳをオンとして両トラ
ンジスタQ₁，Q₂の入力部を接続し、並列動作さ
せることができる。したがつて並列動作時には、
トランジスタ１個当りのコレクタ電流を1/2にで
きてコレクタ飽和電圧（VCE（sat））を減少させ
ることができ電源の利用率を向上させることがで
きると共により大きな出力電力を得ることができ
る。しかも定常状態においては必要な電力に応じ
て電源EVの出力電圧が追従するための低歪であ
り、また効率を向上させることができる。 本考案に係る増幅回路によれば、高圧電源を有
する増幅素子と低圧電源を有する増幅素子とを入
力信号或いは出力信号の大小によつて動作させる
ようになつている増幅回路において、上記低圧電
源は入力信号或いは出力信号の大小に応じて出力
電圧を可変できるようになつていると共にその可
変上限は上記高圧電源の電圧と同電圧となるよう
に設定されており、 上記２つの増幅素子はスイツチング部により所
定レベル以上の入力信号が入力されると並列動作
するようになつているから、電源の利用率を向上
させることができて、より大きな出力電力を得る
ことができる。しかも低歪であると共に特に中出
力以上での効率を向上させることができる等の特
長がある。[Table] Figure 4 shows a logic circuit constructed based on the above-mentioned Tables 3 and 4. AND in the figure is an AND gate,
OR is an or gate and INV is an inverter.
Note that the circuit shown in FIG. 4 is only one example, and it goes without saying that the same purpose can be achieved by using other circuit systems. By configuring as above, the transistor _Q2 side is used during low power amplification, and the selection switch _S1 can be switched to the transistor _Q1 side for pulsed input signals that exceed the voltage follow-up speed of the power supply EV. After the power supply EV follows the same voltage, it can be returned to the transistor _Q2 side again. Also, since the variable upper limit of the power supply EV is set to be the same voltage as the voltage of the high-voltage power supply E, a signal exceeding a predetermined level will not be detected. When the output voltage of the power source EV reaches a certain level or higher, the switch S is turned on to connect the input parts of both transistors Q ₁ and Q ₂ so that they can operate in parallel. Therefore, when operating in parallel,
The collector current per transistor can be halved, the collector saturation voltage (VCE (sat)) can be reduced, the utilization rate of the power supply can be improved, and larger output power can be obtained. Furthermore, in a steady state, the output voltage of the power source EV follows the required power, resulting in low distortion and improved efficiency. According to the amplifier circuit according to the present invention, in the amplifier circuit that operates an amplifier element having a high voltage power supply and an amplifier element having a low voltage power supply depending on the magnitude of an input signal or an output signal, the low voltage power supply is The output voltage can be varied according to the magnitude of the input signal or output signal, and the upper limit of the variation is set to be the same voltage as the voltage of the high-voltage power supply, and the two amplifying elements are connected to the switching section. Since the devices operate in parallel when an input signal of a predetermined level or higher is input, the utilization rate of the power source can be improved and larger output power can be obtained. Moreover, it has features such as low distortion and improved efficiency especially at medium output or higher.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来の増幅回路を示す回路図、第２図
及び第４図は本考案に係る増幅回路の実施例を示
す回路図である。 １……電源制御回路、Q₁，Q₂……トランジス
タ、Ｅ……高圧電源、EV……電源、Ｓ……スイ
ツチング部。 FIG. 1 is a circuit diagram showing a conventional amplifier circuit, and FIGS. 2 and 4 are circuit diagrams showing embodiments of the amplifier circuit according to the present invention. 1...Power supply control circuit, _Q1 , _Q2 ...Transistor, E...High voltage power supply, EV...Power supply, S...Switching section.

Claims (1)

【実用新案登録請求の範囲】 高圧電源を有する増幅素子と低圧電源を有する
増幅素子とを入力信号或いは出力信号の大小によ
つて動作させるようになつている増幅回路におい
て、 上記低圧電源は入力信号或いは出力信号の大小
に応じて出力電圧を可変できるようになつている
と共にその可変上限は上記高圧電源の電圧と同電
圧となるように設定されており、上記２つの増幅
素子はスイツチング部により所定レベル以上の入
力信号が入力され、かつ上記低圧電源が上記所定
レベル以上の入力信号に追従すると並列動作する
ようになつていることを特徴とする増幅回路。[Claims for Utility Model Registration] In an amplifier circuit that operates an amplifier element having a high-voltage power supply and an amplifier element having a low-voltage power supply depending on the magnitude of an input signal or an output signal, the low-voltage power supply is connected to the input signal. Alternatively, the output voltage can be varied according to the magnitude of the output signal, and the upper limit of the variation is set to be the same voltage as the voltage of the high-voltage power supply, and the two amplification elements are controlled at a predetermined level by the switching section. 1. An amplifier circuit that operates in parallel when an input signal of a predetermined level or higher is input and the low-voltage power supply follows the input signal of a predetermined level or higher.