JPH02103548A - Pattern forming method and resist applying device used therein - Google Patents
Pattern forming method and resist applying device used thereinInfo
- Publication number
- JPH02103548A JPH02103548A JP25770288A JP25770288A JPH02103548A JP H02103548 A JPH02103548 A JP H02103548A JP 25770288 A JP25770288 A JP 25770288A JP 25770288 A JP25770288 A JP 25770288A JP H02103548 A JPH02103548 A JP H02103548A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- wafer
- substrate
- section
- treated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 11
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000002904 solvent Substances 0.000 claims abstract description 22
- 239000012298 atmosphere Substances 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims description 26
- 238000000576 coating method Methods 0.000 claims description 26
- 238000011282 treatment Methods 0.000 abstract description 4
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 abstract description 3
- 230000002209 hydrophobic effect Effects 0.000 abstract description 3
- SVONRAPFKPVNKG-UHFFFAOYSA-N 2-ethoxyethyl acetate Chemical compound CCOCCOC(C)=O SVONRAPFKPVNKG-UHFFFAOYSA-N 0.000 abstract 2
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 41
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 230000002787 reinforcement Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000003623 enhancer Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 238000005728 strengthening Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 206010011732 Cyst Diseases 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- 239000003570 air Substances 0.000 description 1
- 239000012080 ambient air Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- RRAMGCGOFNQTLD-UHFFFAOYSA-N hexamethylene diisocyanate Chemical compound O=C=NCCCCCCN=C=O RRAMGCGOFNQTLD-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造工程におけるノくターンの
形成方法およびそれに用いるレジスト塗布装置に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for forming a notch in the manufacturing process of a semiconductor device and a resist coating apparatus used therefor.
第８図は従来のレジスト塗布装置の概略構成を示す図で
ある。FIG. 8 is a diagram showing a schematic configuration of a conventional resist coating device.
図において、Ｉｌ＋は匙理前の基板が載置されるローダ
都、１（２）は上記基板に密着強化剤等が塗布される密
着強化剤麩理部（以下、密着強化部と称す） 、 １３
１は上記基板上の密着強化剤？乾燥処理するホットプレ
ート部、１４１は基板上にレジストを塗布するレジスト
塗布部、１６１に処理源の基板が載置されるアンローダ
部である。これら、ローダ部Ｉ（１）．密着強化剤処理
部１（２）、ホットプレー ） 都＋８１ 、レジスト
塗布部１４１およびアンローダ部、６１が上記塗布装置
ｍｆｌＸＸ）の主要部を構成する。この場合、被処理基
板は、図中性より右方向の各部に順次、ベルト搬送手段
（図示省略、以後も省略しである）により搬送されて処
理されるようになっている。In the figure, Il+ is the loader area on which the substrate before being processed is placed, 1 (2) is the adhesion strengthening agent coating part (hereinafter referred to as the adhesion strengthening part) where the adhesion strengthening agent etc. is applied to the substrate, 13
Is 1 an adhesion enhancer on the above substrate? A hot plate section 141 performs drying processing, a resist coating section 141 coats a resist onto a substrate, and 161 an unloader section on which a substrate as a processing source is placed. These are the loader section I(1). The adhesion enhancer processing section 1 (2), the hot play section 141, the resist coating section 141, and the unloader section 61 constitute the main parts of the coating device mflXX). In this case, the substrate to be processed is sequentially transported to each part on the right side in the figure by a belt transport means (not shown, and will be omitted hereafter) to be processed.
上記密着強化部１（２）は上記被処理基板を収納し、沈
埋時、はぼ気分状に保持される構造を有する。The adhesion reinforcing section 1 (2) houses the substrate to be processed and has a structure in which it is held in a hollow state when buried.
バブリング等により密着強化剤、例えばヘキプメチルジ
シラザン（以下、ＨＭＤＳと称す）が蒸気状となされた
ものが、上記気密状の空間に供給され、それが上記被処
理基板ｌこ付着されるａ理が行われる。An adhesion enhancer, such as hekypmethyldisilazane (hereinafter referred to as HMDS), made into a vapor form by bubbling or the like is supplied to the airtight space, and is adhered to the substrate to be processed. management is carried out.
上記ホットプレート部（３１は内部に所定温度まで昇輻
できるヒータ（図示省略）を向えている。The hot plate portion (31) has a heater (not shown) that can raise the temperature to a predetermined temperature inside.
上記被処理基板は、その上ＶＣｆ置され、乾燥処理が行
われる。The substrate to be processed is placed on a VCf and subjected to a drying process.
上記レジストａ布部（４１は、周囲がカップ＋９１ Ｋ
より囲ま）］ており、その中γこ上記被処理基板を真空
吸着し、回転可能であるスピンチャック１６と、その上
部にレジスト吐出ノズル１７）とが配役されている。上
記カップ（９１の１氏部には一″ボ速度で排気する排気
管（８）が設けられている。上Ｃスピンチャック（６）
上に載ＩＩｉこれた上記被処理基板に上記ノズル１７１
からレジストが吐出され、しかる汝、上記スピンチャッ
ク（６）が回転されることによりレジスト４布６理が行
われる。The above resist a cloth part (41 has a circumference of cup +91K
A spin chuck 16, which vacuum-chucks the substrate to be processed and is rotatable, and a resist discharge nozzle 17) are disposed above the spin chuck 16. An exhaust pipe (8) for exhausting air at a speed of 1" is provided at the 1-degree part of the cup (91). Upper C spin chuck (6)
The nozzle 171 is placed on the substrate to be processed.
Resist is discharged from the resist 4, and then the resist 4 is processed by rotating the spin chuck (6).
上記ローダ部ＩＩ＋およびアンローダ部（８）は上下に
駆動可能となっており、匙叩前および処理後の被処理基
板を複数枚、並列に収納させるカセット等を、例えば縦
型に載置させる構造を有する０
このように構成される塗布装置（ロ）による６理により
、被処理基板上にレジストが塗布形成される。The loader section II+ and the unloader section (8) can be driven up and down, and have a structure in which, for example, a cassette or the like that stores a plurality of substrates to be processed before being beaten and after processing is placed vertically. A resist is coated and formed on the substrate to be processed by the coating apparatus (b) configured as described above.
すなわち、被処理基板となる、シリコン単結晶等よりな
るウェハがカセットに収納されて、ローダ部ｉｌ＋に載
置される。そして、上記ローダ部−（１）より６理され
るべき上記ウェハがベルト％送により密着強化部（（２
）に搬送される。ここで。That is, a wafer made of silicon single crystal or the like, which becomes a substrate to be processed, is housed in a cassette and placed on the loader section il+. Then, the wafer to be processed from the loader section (1) is conveyed by the belt to the adhesion reinforcement section ((2).
). here.
上記ウェハが所定時間６理され、その主要部にＨＭＤＩ
３が付着される。次いで、上記ウェハはホットプレート
部１３１にベルト搬送され、ここで予め、所定温度に件
部された状態、例えばｌ ４＋ ｕｏＣで、上記ＨＭＤ
Ｓの乾燥処理が所定時間待われる。この後、上記ウェハ
はベルト搬送されて１／シスト塗布部（４１のスピンチ
ャック（６）上に共、空吸着される。レジスト吐出ノズ
ル１７）エリ例えばポジ型のレジストが所定量、−ヒ記
つエノ・上に滴下される。しかる後、上記スピンチャッ
ク１６）が回転モータ（図示省略）により駆動されて回
転する。これｌこより、所定回転数で上記ウェハが所、
ｔｌＦ！間１回転６埋される。このとさ、カップ（９１
内は不要なレジストのはね返りによるミスト等が上記ウ
ェハに付着しないように、所定圧力で排気管（８）より
排気されている。所定の回転シーケンスが終了し、上記
ウェハにレジストが塗布完了されると、ベルト搬送され
、上記ウェハは、アンローダ部（８）シこ予、め載置さ
れているカセットに収納される。他のウェハについて、
これら各６理が、蛸次、繰返えされることＶＣより。The above wafer is processed for a predetermined period of time, and the main part of the wafer is processed with HMDI.
3 is attached. Next, the wafer is conveyed by a belt to the hot plate section 131, where it is heated to a predetermined temperature, for example, at l4+ uoC, and then heated to the HMD.
The drying process of S is waited for a predetermined time. Thereafter, the wafer is conveyed by a belt and is vacuum-adsorbed onto the spin chuck (6) of the cyst coating section (41). It is dripped on top. Thereafter, the spin chuck 16) is driven and rotated by a rotary motor (not shown). From this, the wafer is rotated at a predetermined number of rotations.
tlF! 6 buried in 1 rotation. Konotosa, Cup (91
The inside is evacuated from an exhaust pipe (8) at a predetermined pressure to prevent mist caused by unnecessary resist splashing from adhering to the wafer. When the predetermined rotation sequence is completed and the resist is completely coated on the wafer, the wafer is conveyed by a belt and is stored in a cassette that has been previously placed in the unloader section (8). Regarding other wafers,
From VC, each of these six principles is repeated over and over again.
レジストが塗布形成される。A resist is applied and formed.
このようＶこして、上記ウェハ上にレジストが塗布され
ると、次に、所定処理が抽され、レジストパターンが形
成される。これｂい図を基いて説明する。When the resist is coated on the wafer in this manner, a predetermined process is performed to form a resist pattern. This will be explained based on a small diagram.
まず、ウェハＵυ上ＶＣ所定膜厚のレジストｕシが形成
される。（＠４図（ａｌ）
次いで、上記ウェハがプリベーク６浬された後、所定パ
ターンが形成されたフォトマスク（Ｉ３）を什して紫外
光等の照射ｆｔ、０４ｉが上記レジスト１（２）に照射
される。乙ね７により、上記フォトマスクｔ１３１のパ
ターンが上記レジスト［１２ＪＶＣ＄１ｉ写される。First, a resist film having a predetermined thickness is formed on the wafer Uυ. (@Figure 4 (al)) Next, after the wafer is prebaked 6 times, a photomask (I3) on which a predetermined pattern is formed is used to irradiate the resist 1 (2) with ultraviolet light, etc. The pattern of the photomask t131 is copied onto the resist [12JVC$1i] by the mask 7.
上記レジスト（Ｉ（２）に上記照射光Ｑ４１が入射され
た露光領域（ｘ２ｈ＞と、上記照射光Ｇ４が遮光された
未露ｆ、領域（１，２ｈ）とが形成される（第４図（ｂ
ｌ）。An exposed region (x2h) where the irradiation light Q41 is incident on the resist (I(2)) and an unexposed region (1, 2h) where the irradiation light G4 is blocked are formed (FIG. 4). (b
l).
次に、上記ウェハＯ１Ｊを、例えばアルカリ現像液等に
より現像処理すると、この場合、上記露光領域（１，（
２）Ｌ）が選択的に除去され、レジストツクターンＱ５
１が形成される。（第４図（０））。Next, when the wafer O1J is developed using, for example, an alkaline developer, the exposed area (1, (
2) L) is selectively removed and resist turn Q5
1 is formed. (Figure 4 (0)).
ここで、上記レジストｔ１（２）塗布時のストレスに起
因し、上記レジストｕ（２）とウニ／側υとの密着力が
小さい場合、特に、パターン寸法が小さいものでは１本
来、残存パターン（１５ｂ）となるべき部分までが欠落
ＩＪυしやすい。Here, if the adhesion between the resist u(2) and the sea urchin/side υ is small due to stress during the application of the resist t1(2), especially when the pattern size is small, the residual pattern ( 15b) is likely to be missing IJυ.
従来のレジスト塗布装置（９）は以上のように構成され
ており、この装置（６）によりウェハｔｌｌＪ上にＨＭ
ＤＥＩが施された後、レジスト（Ｉ（２）が塗布される
ようになされる。そのため、上記レジストイ」力が塗布
されたときに、ストレスが生じ、上記ウェハαυとの密
層性が不十分となる部分が生じ。The conventional resist coating device (9) is configured as described above, and this device (6) coats the HM on the wafer tllJ.
After DEI is applied, resist (I(2)) is applied. Therefore, when the resist force is applied, stress is generated and the closeness with the wafer αυ is insufficient. A part occurs.
上記レジスＩ−１ｕｌｌにレジストパターンｌＪ−を形
成すると、欠落部０８が発生してしまう。これは微小パ
ターン形状のものほど顕著となる。従って、レジストパ
ターンリ６）が正常に形成されず、半導体装置が形成さ
れた際に信頼性の損なわれたものになってしまうという
問題点があった。If the resist pattern IJ- is formed on the resist I-1ull, a missing portion 08 will occur. This becomes more noticeable as the shape of the pattern becomes smaller. Therefore, there is a problem in that the resist pattern 6) is not formed properly and the reliability of the semiconductor device is impaired when it is formed.
この発明は上記のような問題点全解決するためになされ
たもので、レジストと基板との密着性が向上し、正常な
レジストパターンの形成が可能であり、信頼性の高い半
導体装置が得られるパターン形成方法およびそれに用い
るレジスト堕布＠置？得ることを目的とする。This invention was made to solve all of the above-mentioned problems; it improves the adhesion between the resist and the substrate, enables the formation of a normal resist pattern, and provides a highly reliable semiconductor device. Pattern formation method and resist used for it? The purpose is to obtain.
この発明に係るパターン形成方法は、基板の一主面を疎
水化処理し、この後、その上に塗布されるべきレジスト
の主溶媒により上記王面部が処理された後、上記主溶媒
雰囲気中でレジストが塗布形成され、しかる後に、上記
レジストにｆテ？″ごパターンが形成されるようになさ
れる。In the pattern forming method according to the present invention, one principal surface of the substrate is hydrophobized, and then the crown portion is treated with the main solvent of the resist to be applied thereon, and then in the main solvent atmosphere. A resist is applied and formed, and then fte? is applied to the resist. ``Your pattern will be formed.''
また、それに用いるレジスト塗布装置は、基板の一主面
を疎水化する処理部と、上記基板ｒ塗布すべきレジスト
の主溶媒の雰囲気に保ちながら、その王面部に上記主溶
媒を供給し、レジス）？供給する手段を有するレジスト
４布Ｇ ＮＪＩ都とを備えたレジスト塗布装置。In addition, the resist coating device used therein includes a processing section that makes one main surface of the substrate hydrophobic, and a main solvent that supplies the main solvent to the main surface of the substrate while maintaining the atmosphere of the main solvent of the resist to be coated on the substrate. )? A resist coating device comprising four resist cloths and a resist supplying means.
この発明におけるレジストは、所定処理後の基板が、そ
の上に塗布されるべきレジストの主溶媒の雰囲気に保た
れながら、レジストが塗布されて形成されるものである
ため、上記レジストに生ずべきストレスが緩和される。The resist according to the present invention is formed by applying the resist to a substrate after a predetermined treatment while maintaining an atmosphere of the main solvent of the resist to be applied thereon. Stress is relieved.
そのため上記基板との密着性が向上されて、レジストパ
ターン形成の際に、パターン欠陥の発生が抑止される作
用ｆｔ！する。Therefore, the adhesion with the substrate is improved, and pattern defects are suppressed during resist pattern formation.ft! do.
以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
なお、従来の技術の説明と重複する部分は、適宜その説
明を省略する。第１図はこの発明の一実施例による塗布
装置の概略構成を示す図である。Note that the description of parts that overlap with the description of the conventional technology will be omitted as appropriate. FIG. 1 is a diagram showing a schematic configuration of a coating device according to an embodiment of the present invention.
図において、巾〜１３）および１６１は従来と同じもの
、句は基板上に所定処理およびレジスト塗布が施される
レジスト塗布処理部である。それらローダ部（ｌ：、密
着強化部：（２）、ホットプレート部（３）％レジスト
塗布処理部−、およびアンローダ部＋５（１）’ｉｌ：
よりレジスト塗布装置（８００）の主要部が構成される
。In the figure, width 13) and 161 are the same as those of the prior art, and numeral 161 is a resist coating processing section where predetermined processing and resist coating are performed on the substrate. These loader section (l:, adhesion reinforcement section: (2), hot plate section (3)% resist coating processing section -, and unloader section +5 (1)'il:
This constitutes the main part of the resist coating device (800).
このように構成される塗布装置（２００）が、従来のも
のと異なる点は次の点である。The coating device (200) configured as described above differs from conventional ones in the following points.
すなわち、上記レジスト塗布処理部ｒ ２ｏｏ）はカッ
プ（（２）１が必要に応じて気密状となる構造に形成さ
れており、その底部に設けられる排気管（８）には開閉
可能なダンバーコが挿設されている。That is, the resist coating processing section r2oo) has a structure in which the cup (2) 1 becomes airtight as required, and the exhaust pipe (8) provided at the bottom thereof has a damper bar that can be opened and closed. It is inserted.
上記カップ２υには、基板と載置させるスピンチャック
（６）部と、その上に対向配設されるレジスト吐出ノズ
ル（７）、溶媒噴射ノズル器の各先端部が内包されるよ
うになっている。The cup 2υ includes a spin chuck (6) section on which the substrate is placed, a resist discharge nozzle (7) disposed opposite thereon, and each tip of a solvent spray nozzle device. There is.
上記レジスト吐出ノズル（７）、溶媒噴射ノズル（至）
は並設されて上記カップＣ（２）１に固着されている。The above resist discharge nozzle (7), solvent injection nozzle (to)
are arranged in parallel and fixed to the cup C(2)1.
なお、上記レジスト吐出ノズル（ｎ、溶媒噴射ノズル（
２２は上記カップ！（２）１ン（ｌＦ脱自在に構成され
る。In addition, the above-mentioned resist discharge nozzle (n, solvent injection nozzle (
22 is the cup above! (2) It is configured to be removable.
このように構成される塗布装置ｒｇｏｏ）による処理に
より、上記基板上にレジストが塗布形成される。A resist is coated and formed on the substrate through processing by the coater (rgoo) configured as described above.
すなわち、被処理基板となる、シリコン単結晶等よりな
るウェハがカセットに収納；れてローダ部ｉｌ＋に載置
されると、上記ローダ部ＩＩＩより・処理されるべき上
記ウェハが密着強化部（（２）にベルト搬送され、ここ
で、上記ウェハが所定時間も即され、その主面品にＨＭ
Ｄ８が付着される。That is, when a wafer made of silicon single crystal or the like as a substrate to be processed is stored in a cassette and placed on the loader section il+, the wafer to be processed is transferred from the loader section III to the adhesion reinforcement section (( 2), where the wafer is held for a predetermined period of time, and HM is applied to the main surface of the wafer.
D8 is attached.
次いで、上記ウェハは、次のホットプレート部３１にベ
ルト搬送され、所定乾燥処理が行われる。Next, the wafer is conveyed by belt to the next hot plate section 31, where a predetermined drying process is performed.
この６埋までは従来の技術の説明と同じであり、その詳
説は省略する。この後、上記ウェハな、レジスト塗布６
理都−にベルト搬送される。上記ウェハが搬送されて来
ると、上記カップ２Ｉｌの人口部が開放され、上記ウェ
ハがスピンチャック（６）上に真空吸着される。その後
、上記溶媒吐出ノズル−より、この場合、塗布されるべ
きポジ型のレジストの主溶媒、例えば、エチル七ロソ“
ブアセテート （以下、ＩＯＡと称す）が噴射される。The explanation up to the sixth column is the same as that of the conventional technique, and a detailed explanation thereof will be omitted. After this, resist coating 6 on the wafer
The belt is conveyed to Rito. When the wafer is transferred, the artificial part of the cup 2Il is opened and the wafer is vacuum-adsorbed onto the spin chuck (6). Thereafter, from the solvent discharge nozzle, the main solvent of the positive resist to be applied, for example,
Buacetate (hereinafter referred to as IOA) is injected.
このとき、上記ダンパーコは閉状収となり、上記カップ
αυ内が気密状となされる。At this time, the damper is in a closed state, and the inside of the cup αυ is made airtight.
これ７Ｃより、上記カップＣ（２）内が上記ＥＣＡの蒸
気例で満たされる。このＥＯＡ蒸気１２４１＃！囲気に
上記ウェハを所定時間さらし、続いて、上記レジスト吐
出ノズル１７１から、ポジ型のレジスト、例えば東京応
化工業社製Ｔ Ｓ Ｍ ８９００ｆｔ上記ウエハ上に所
定ｔ＋Ａ下させる。しかる後、上記スピンチャック（６
）ヤ所定回転速度で所定時間、１０］転６哩する。この
回転６即では、当初、低速回転により上記滴下レジスト
を上記ウェハの主面全体に拡げた後、高速回転により上
記レジストが均一な、所定膜厚となるようになされる。From this step 7C, the inside of the cup C(2) is filled with the ECA vapor. This EOA steam 1241#! The wafer is exposed to ambient air for a predetermined time, and then a positive resist, for example, TSM 8900ft manufactured by Tokyo Ohka Kogyo Co., Ltd., is dropped for a predetermined amount of t+A onto the wafer from the resist discharge nozzle 171. After that, the spin chuck (6
) is rotated 10 times for a predetermined time at a predetermined rotational speed. In this rotation 6, the dropped resist is initially spread over the entire main surface of the wafer by slow rotation, and then the resist is made to have a uniform, predetermined film thickness by high speed rotation.
このとき、上記高速回転に移行すると同時ＶＣ、上記ダ
ンパーのを開状態とし、上記カップ１２υ内が一定速度
で上記排気管（８）から排気きれて、ミスト等が上記塗
布レジストに付着しないようになこれる。At this time, when the high-speed rotation is started, the VC and the damper are opened, and the inside of the cup 12υ is exhausted from the exhaust pipe (8) at a constant speed to prevent mist etc. from adhering to the applied resist. Nakoreru.
このようにして、上記ウェハ上にレジストが所定膜厚に
塗布形成される。In this way, a resist is coated onto the wafer to a predetermined thickness.
なお、上記において、上記ウェハ１ＫＯＡの＠ｆｉ１２
４′＃囲気にさらし、続いて、レジストを吐出するよう
にしたが、上記ウェハｆｅＥＯＡの蒸気１２４＋１Ｊ囲
気にさらし、この状態で、上記溶媒噴射ノズル器と並設
きれる溶媒吐出ノズル（図示省略）よりＫＯＡを所定量
滴下させた後、上記スピンチャック（６）全所定１日Ｊ
転速度で同転６理する。これがｔｏ］転停止後、さらに
、上記ＢＯＡの蒸気（２４雰囲気中で上記レジスト吐出
ノズル１７１よリレシストを所定ｔｉ下させて回転処理
し、レジストを塗布形成させるようになされても良い。In the above, @fi12 of the wafer 1KOA
The wafer was exposed to an atmosphere of 4'#, and then the resist was discharged. The wafer feEOA was exposed to an atmosphere of 124 + 1 J of vapor, and in this state, it was exposed to a solvent discharge nozzle (not shown) that can be installed in parallel with the solvent spray nozzle device. After dropping a predetermined amount of KOA, the above spin chuck (6) is used for a predetermined day.
Rotate 6 times at the same speed. After the rotation has stopped, the resist may be further rotated by lowering the resist by a predetermined amount from the resist discharge nozzle 171 in an atmosphere of the BOA vapor (24) to coat and form the resist.
また、上記レジストの滴下前に、上記ＥＯＡの蒸気（至
）雰囲気にさらすことなく、上記ＫＯＡを滴下させて回
転０１するだけであっても良い。Further, before dropping the resist, the KOA may be dropped and the rotation 01 may be performed without exposing the resist to the vapor atmosphere of the EOA.
次に、レジストが塗布形成された上記ウエノ１は、ベル
ト搬送されて、アンローダ部＋５１に、予め截置されて
いるカセットに収納される。Next, the wafer 1 on which the resist has been applied is conveyed by a belt and stored in a cassette placed in advance in the unloader section +51.
他のウェハについて、これら各６理が順次、繰返えされ
ることにより、レジストが塗布形成される。By sequentially repeating each of these six processes on other wafers, resist is coated and formed.
このようにして、上記ウェハ上にレジストが塗布さｔす
ると、次に所定６理が施され、レジストパターンが形成
される。これを第２図に基いて説明する。After the resist is applied onto the wafer in this way, six predetermined processes are then performed to form a resist pattern. This will be explained based on FIG.
まず、レジストＷが塗布されたウェハαυが準備される
。（第２図＋ａＩ）。上記レジスト２鴎の塗布膜厚は、
この場合、１．（１）５μｍ のものが準備されている
。First, a wafer αυ coated with a resist W is prepared. (Figure 2 + aI). The coating film thickness of the above resist 2 is:
In this case, 1. (1) 5 μm is prepared.
上記ウェハＵυは、この後、プリベーク処理が行われる
。これは、この場合、例えば、ホットプレートにより１
００℃で７０秒間の６理が施される。The wafer Uυ is then subjected to a pre-baking process. In this case, for example, 1
Six treatments are performed at 00°C for 70 seconds.
次いで、所定パターンが形成されたフォトマスクα四を
介して紫外光等の照射光０４１が上記レジスト□□□に
照射される。この場合、露光装置（２００１は、レンズ
の開口数Ｎ 、 Ａ、が０．４ｇの縮小投影型であり、
上記照射光ａ４が波長４３［１０ｍの２線を用いている
。これにより、上記フォトマスク贈のパターンが上記レ
ジスト（至）に蛸次、縮小投影される。上記レジスト□
□□には、上記照射光ａ４が入射されたｉ！１ｆ、領域
（２５ａ）と、上記照射光Ｉが遮光された未露光領域（
２５ａ）とが形成される（第２図（ｂｌ）
次に、上記ウェハｑυを現像液、例えば２．８８Φｔ、
％テトラメチルアンモニクムヒドロオキシド水溶液で現
像６理する。これにより、上記ｍ光領域（２５ａ）が溶
解除去され、それ以外が残存され、抜きパターン（＋１
６ａ １と残しパターン（２６ｂ）とのレジストパター
ン（至）が形成される。Next, the resist □□□ is irradiated with irradiation light 041 such as ultraviolet light through a photomask α4 on which a predetermined pattern is formed. In this case, the exposure device (2001) is a reduction projection type with a lens numerical aperture N, A of 0.4 g,
The irradiation light a4 uses two lines with a wavelength of 43 [10 m]. As a result, the pattern provided by the photomask is projected onto the resist in a reduced size. Above resist □
The irradiation light a4 is incident on □□ i! 1f, a region (25a) and an unexposed region where the irradiation light I is shielded (
25a) is formed (FIG. 2(bl)) Next, the wafer qυ is treated with a developer, for example, 2.88Φt,
% tetramethylammonicum hydroxide aqueous solution. As a result, the m-light region (25a) is dissolved and removed, the rest remains, and the punching pattern (+1
A resist pattern (to) of 6a1 and the remaining pattern (26b) is formed.
ここで、上記により形成されるレジストパターン彌と、
従来の技術の説明におけるレジストパターン０均との密
着不良率の比較を現像後の欠落部αｅの発生率により比
較したものを辰ＩＶｃ示す。Here, the resist pattern formed by the above,
A comparison of the defective adhesion rate with the resist pattern of zero uniformity in the description of the conventional technique is shown in Table IVc based on the incidence of missing portions αe after development.
表１
Ｃ単位：％）
なお、表中、パターンは残しパターンであり、その形状
がそれぞれ１．Ｕ μｍ 、 ０．８ μｍ 、 ０．
７ μｍ 、 ０．６ μｍ角倉用いた。またサンプル
数は、ウエノ１αυ当り２０固所について２０枚のウェ
ハ（サンプル数佇ｇ ｇｏｏ薗所）についてみた結果で
ある。Table 1 C unit: %) In the table, the patterns are leftover patterns, and their shapes are 1. U μm, 0.8 μm, 0.
7 μm and 0.6 μm Kadokura were used. In addition, the number of samples is the result of looking at 20 wafers (number of samples at 20 locations per αυ of wafer).
この柄果より、明らかに、密着状態に大きな差があり、
この方法によるものが優れていることがわかる。ところ
で％１更用レジスト、そのレジスト寝厚、現像層等上記
のものによらず、他の材料や条件等が用いられても艮い
。From this pattern, it is clear that there is a big difference in the adhesion state.
It can be seen that this method is superior. Incidentally, the %1 renewed resist, the thickness of the resist, the developing layer, etc. are not limited to those mentioned above, and other materials and conditions may be used.
以上のように、この発明の処理によって、正４゜
常なパターン形成が行なえ一１半導体装置に形成した際
に、信頼性の向上が図られる効果がある。As described above, the process of the present invention has the effect of allowing regular pattern formation and improving reliability when formed into a semiconductor device.
なお、上記一実施例の説明において、下地がシリコンで
ある場合について説明したが、これに限１定されず、他
の材料であっても良く、またウェハである基板がシリコ
ン基板のみならず。In the description of the above embodiment, the case where the base is silicon has been described, but the base is not limited to this, and other materials may be used, and the substrate which is a wafer is not limited to a silicon substrate.
他の基板、例えばガリクム・ヒ素基板等であっても良く
、上記と同様の効果を奏する。Other substrates, such as gallium arsenic substrates, may also be used, and the same effects as above can be achieved.
以上のようにこの発明によれば、レジストの塗布前に、
疎水化処理部で処理された基板の一主面を、上記レジス
トの塗布処理部で上記レジストの主溶媒で処理されたう
えで上記レジストが塗布形成されるようになされるため
、上記レジストが密着性良く形成され、正常なレジスト
パターンの形成が行なえ、高信頼度の半導体装置が得ら
れる効果を・有する。As described above, according to the present invention, before applying the resist,
One main surface of the substrate treated in the hydrophobic treatment section is treated with the main solvent of the resist in the resist coating section, and then the resist is applied and formed, so that the resist adheres to the main surface of the substrate. This has the effect that a resist pattern can be formed with good quality, a normal resist pattern can be formed, and a highly reliable semiconductor device can be obtained.
第１図はこの発明の一実施例によるレジスト準布装置の
概略（１）１成を示す図、爾２図（＆１〜ｔｏｌはこの
発明の一実施例によるレジストノくターンの形成工程を
示す図、第３図は従来のレジスト塗布装置の概略溝１ｉ
を示す図、第４図ｔａｉ〜＋ｏｌ ｒｆ′ｉ従来のレジ
ストパターンの形成工程を示す図である。
図において、１（２）は密着強化部、鬼７１はレジスト
吐出ノズル、（ｌ；はウエノ１、＠はレジスト塗布処理
部、＋（２）１はカップ、曽は溶媒噴射ノズル、例は溶
媒の蒸気、Ｔ２Ｂはレジスト、例はレジストノ（ターン
、 （１０Ｇ）はレジスト塗布装置である。
なお、各図中、同一符号は同一 又は相当部分を示す。FIG. 1 is a schematic view showing (1) 1 formation of a resist fabrication apparatus according to an embodiment of the present invention, and FIG. , FIG. 3 shows a schematic groove 1i of a conventional resist coating device.
FIG. 4 is a diagram showing a conventional resist pattern forming process. In the figure, 1 (2) is the adhesion reinforcement part, ogre 71 is the resist discharge nozzle, (l; is Ueno 1, @ is the resist coating processing part, + (2) 1 is the cup, so is the solvent injection nozzle, and the example is the solvent. (10G) is a resist coating device. In each figure, the same reference numerals indicate the same or equivalent parts.
Claims (2)
の上に塗布されるべきレジストの主溶媒により上記主面
部が処理された後、上記主溶媒雰囲気中でレジストが塗
布形成され、しかる後に、上記レジストに所定パターン
が形成されるパターン形成方法。(1) One main surface of the substrate to be processed is hydrophobized, and then the main surface is treated with the main solvent of the resist to be applied thereon, and then the resist is applied and formed in the main solvent atmosphere. and then forming a predetermined pattern on the resist.
基板を塗布すべきレジストの主溶媒の雰囲気に保ちなが
ら、その主面部に上記主溶媒を供給し、レジストを供給
する手段を有するレジスト、塗布処理部とを備えたレジ
スト塗布装置。(2) A processing unit that hydrophobicizes one main surface of the substrate to be processed, and a means for supplying the main solvent to the main surface of the substrate while maintaining the atmosphere of the main solvent of the resist to be coated to supply the resist. A resist coating device comprising a resist and a coating processing section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25770288A JPH02103548A (en) | 1988-10-13 | 1988-10-13 | Pattern forming method and resist applying device used therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25770288A JPH02103548A (en) | 1988-10-13 | 1988-10-13 | Pattern forming method and resist applying device used therein |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02103548A true JPH02103548A (en) | 1990-04-16 |
Family
ID=17309927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25770288A Pending JPH02103548A (en) | 1988-10-13 | 1988-10-13 | Pattern forming method and resist applying device used therein |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02103548A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06262125A (en) * | 1992-10-30 | 1994-09-20 | Internatl Business Mach Corp <Ibm> | Spin coating method and device |
-
1988
- 1988-10-13 JP JP25770288A patent/JPH02103548A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06262125A (en) * | 1992-10-30 | 1994-09-20 | Internatl Business Mach Corp <Ibm> | Spin coating method and device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6127686A (en) | Thin resist process by sub-threshold exposure | |
| WO2004109779A1 (en) | Method for improving surface roughness of processed film of substrate and apparatus for processing substrate | |
| JPS60210840A (en) | Spinning proccessor | |
| KR20090121215A (en) | Coating treatment method, computer-readable storage medium, and coating treatment apparatus | |
| TW200809918A (en) | Pattern formation method and pattern formation apparatus | |
| JP4184128B2 (en) | Photomask blank manufacturing method and manufacturing apparatus, and unnecessary film removing apparatus | |
| TW200537258A (en) | Method of stripping positive photoresist film, method of manufacturing mask for exposure, and apparatus for stripping photoresist | |
| JP2001319862A (en) | Method and system for coating/developing process | |
| TWI805765B (en) | Substrate processing method, substrate processing device, and computer-readable storage medium | |
| JPH02103548A (en) | Pattern forming method and resist applying device used therein | |
| JPH09205062A (en) | Resist coater | |
| JP3909028B2 (en) | Development processing method and development processing apparatus | |
| JPS5941300B2 (en) | Development processing equipment | |
| JPH1041206A (en) | Semiconductor processing device and processing method | |
| JPS59500436A (en) | Electron beam/optical hybrid lithography resist method | |
| JP3625707B2 (en) | Substrate developing apparatus and substrate developing method | |
| KR100663013B1 (en) | Photoresist Coater and Method of Removing a Photoresist on a Wafer | |
| JP2884927B2 (en) | Resist coating equipment | |
| JPH11231554A (en) | Method and device for peeling resist | |
| JPH04283751A (en) | Developing method for photosensitive polyimide precursor | |
| JPH0822944A (en) | Formation of resist pattern | |
| JPH02123362A (en) | Method and device for application of resist | |
| JPH0689857A (en) | Method of developing photoresist | |
| JPH02295107A (en) | Manufacture of semiconductor device | |
| JPH03125154A (en) | Production of semiconductor element |