JPH02100439A - トークンリングネットワークにおいて用いるための方法 - Google Patents
トークンリングネットワークにおいて用いるための方法Info
- Publication number
- JPH02100439A JPH02100439A JP1200179A JP20017989A JPH02100439A JP H02100439 A JPH02100439 A JP H02100439A JP 1200179 A JP1200179 A JP 1200179A JP 20017989 A JP20017989 A JP 20017989A JP H02100439 A JPH02100439 A JP H02100439A
- Authority
- JP
- Japan
- Prior art keywords
- data
- packet
- buffer memory
- packets
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 26
- 230000005540 biological transmission Effects 0.000 claims abstract description 103
- 230000007704 transition Effects 0.000 description 38
- 238000010586 diagram Methods 0.000 description 20
- 230000001360 synchronised effect Effects 0.000 description 13
- 230000004044 response Effects 0.000 description 7
- 239000000835 fiber Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 125000004122 cyclic group Chemical class 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
(1)発明の分野
この発明は一般的に、伝送媒体によって直列に接続され
た複数個の局を含み、そのためその上でデータのパケッ
トが伝送される閉ループを形成する、トークンリングネ
ットワークに関し、かつより特定的にはそのようなネッ
トワークの個々の局内でのデータの伝送および記憶に関
する。
た複数個の局を含み、そのためその上でデータのパケッ
トが伝送される閉ループを形成する、トークンリングネ
ットワークに関し、かつより特定的にはそのようなネッ
トワークの個々の局内でのデータの伝送および記憶に関
する。
(2)関連技術の説明
トークンリングネットワークは伝送媒体によって直列に
接続されそのため閉ループを形成する局の集まりを含む
。第1図の実例的な図は典型的なトークンリングネット
ワークを示す。情報は、1つの活性状態の局から次のも
のへの記号の流れとして、順次に伝送される。非活性状
態の局はバイパスされる。第1図のネットワークにおい
て、情報は局S1から83へかつ局S3から局Snまで
直列に伝送される。局S2はバイパスされる。局S2は
そのバイパス手段b2の動作を介してバイパスされる。
接続されそのため閉ループを形成する局の集まりを含む
。第1図の実例的な図は典型的なトークンリングネット
ワークを示す。情報は、1つの活性状態の局から次のも
のへの記号の流れとして、順次に伝送される。非活性状
態の局はバイパスされる。第1図のネットワークにおい
て、情報は局S1から83へかつ局S3から局Snまで
直列に伝送される。局S2はバイパスされる。局S2は
そのバイパス手段b2の動作を介してバイパスされる。
局S1からSnまでの伝送経路は、blからbnまでの
、バイパス手段の使用を介して再構成され得る。
、バイパス手段の使用を介して再構成され得る。
動作において、各々の局は伝送媒体上を伝送された記号
を再発生しかつ繰返し、かつ1つまたはそれ以上の装置
をネットワークに装着するための機構と1.て働きそれ
ゆえ装着された装置は互いに交信することができる。実
務において、たとえば、そのような装着された装置はコ
ンピュータおよび相関の周辺装置であり得る。
を再発生しかつ繰返し、かつ1つまたはそれ以上の装置
をネットワークに装着するための機構と1.て働きそれ
ゆえ装着された装置は互いに交信することができる。実
務において、たとえば、そのような装着された装置はコ
ンピュータおよび相関の周辺装置であり得る。
ネットワーク上を循環するデータは個々の局によって伝
送媒体上へ伝送される。データは典型的にはパケットで
媒体上を循環する。各々のパケットは通常データパケッ
トの行先である局のアドレスを示す宛先アドレスを含む
。少なくとも1つのトークンリングネットワークにおい
て、データパケットがその宛先局に達するとき、その局
はデータをコピーしかつ媒体上にそのパケットを繰返す
。
送媒体上へ伝送される。データは典型的にはパケットで
媒体上を循環する。各々のパケットは通常データパケッ
トの行先である局のアドレスを示す宛先アドレスを含む
。少なくとも1つのトークンリングネットワークにおい
て、データパケットがその宛先局に達するとき、その局
はデータをコピーしかつ媒体上にそのパケットを繰返す
。
最終的には、そのデータパケットを伝送媒体上に当初に
伝送した局がそれを循環から除去する。
伝送した局がそれを循環から除去する。
典型的なトークンリングネットワークにおいて、個々の
局はネットワークを通して循環するトークンを検出する
ことによってパケットを媒体上に伝送する権利を得る。
局はネットワークを通して循環するトークンを検出する
ことによってパケットを媒体上に伝送する権利を得る。
トークンは制御記号である。
いかなる局でも、トークンを検出すると、トークンを捕
捉しかつそれを伝送媒体から除去するかもしれない。ト
ークンを捕捉した局のみが伝送媒体にデータパケットを
伝送することができる。そのデータパケットを媒体に伝
送した後、局はネットワーク上に新しいトークンを伝送
し、それはそれから別の局によって捕捉されるかもしれ
ない。
捉しかつそれを伝送媒体から除去するかもしれない。ト
ークンを捕捉した局のみが伝送媒体にデータパケットを
伝送することができる。そのデータパケットを媒体に伝
送した後、局はネットワーク上に新しいトークンを伝送
し、それはそれから別の局によって捕捉されるかもしれ
ない。
トークン保持タイマ、または均等の手段が、トークンを
通過させる前にいかなる個々の局でもが媒体を用いるか
または占めてもよい時間の長さを制限する。
通過させる前にいかなる個々の局でもが媒体を用いるか
または占めてもよい時間の長さを制限する。
アメリカン ナショナル スタンダード フォア イン
フォメーション システム(The America
n National 5tandard Fo
r Information System)はフ
ァイバ分布型データインタフェースのための提案された
ANSI X3T9.5仕様書(FDDI標準)を発
行し、それは高性能マルチステーションネットワーク内
で用いることを意図された媒体アクセスコントロール(
MAC)プロトコルを説明する。プロトコルは、伝送媒
体としてトークンリングアーキテクチャおよびファイバ
オブティクスを用いて秒あたり100メガビツトで効果
的であることを意図される。
フォメーション システム(The America
n National 5tandard Fo
r Information System)はフ
ァイバ分布型データインタフェースのための提案された
ANSI X3T9.5仕様書(FDDI標準)を発
行し、それは高性能マルチステーションネットワーク内
で用いることを意図された媒体アクセスコントロール(
MAC)プロトコルを説明する。プロトコルは、伝送媒
体としてトークンリングアーキテクチャおよびファイバ
オブティクスを用いて秒あたり100メガビツトで効果
的であることを意図される。
FDDI標準は個々の局による伝送媒体へのパケットの
伝送のためのかつ個々の局による伝送媒体からのパケッ
トの受取りのためのルールを確立する。たとえば、その
標準は、部分的なパケットではなく、局が完全なパケッ
トのみを伝送することを要求する。もしパケットの伝送
の間に、局がトークンを保持できる割当てられた時間が
終了すれば、その標準は局が媒体へのアクセスを放棄し
かつ新しいトークンを発生する前にそのパケットの伝送
を終えることを要求する。さらに、たとえば、それらが
局に到着すれば直ちに各々の個々の局が伝送媒体からパ
ケットを抽出することをその標準は要求する。
伝送のためのかつ個々の局による伝送媒体からのパケッ
トの受取りのためのルールを確立する。たとえば、その
標準は、部分的なパケットではなく、局が完全なパケッ
トのみを伝送することを要求する。もしパケットの伝送
の間に、局がトークンを保持できる割当てられた時間が
終了すれば、その標準は局が媒体へのアクセスを放棄し
かつ新しいトークンを発生する前にそのパケットの伝送
を終えることを要求する。さらに、たとえば、それらが
局に到着すれば直ちに各々の個々の局が伝送媒体からパ
ケットを抽出することをその標準は要求する。
こうして、トークンリングネットワークは、個々の局お
よび伝送媒体の間のパケット伝送を律する比較的厳重な
ルールを有し得る。そのようなルールは全体のネットワ
ークの能率的な動作のために重要である。
よび伝送媒体の間のパケット伝送を律する比較的厳重な
ルールを有し得る。そのようなルールは全体のネットワ
ークの能率的な動作のために重要である。
同様に、それらのパケットが局に存在する間、個々の局
は典型的にはデータパケットの能率的な使用のためのル
ールに頼る。これらのルールはしばしばメモリ内に能率
的にデータをストアするための機構を含み、そのためそ
れらは容易に使用のために利用できる。
は典型的にはデータパケットの能率的な使用のためのル
ールに頼る。これらのルールはしばしばメモリ内に能率
的にデータをストアするための機構を含み、そのためそ
れらは容易に使用のために利用できる。
伝送媒体へのかつそこからのデータパケット伝送を律す
るネットワークルールに従うために、かつまたデータの
記憶を律する個々の局のルールに従うために、伝送媒体
および個々の局のメモリの間のデータ伝送のための効果
的な方法が必要とされる。この発明はこの必要性を満た
す。
るネットワークルールに従うために、かつまたデータの
記憶を律する個々の局のルールに従うために、伝送媒体
および個々の局のメモリの間のデータ伝送のための効果
的な方法が必要とされる。この発明はこの必要性を満た
す。
発明の要約
この発明は、伝送媒体によって直列に接続された複数個
の局を含みそのためその上でデータのパケットが循環す
る閉ループを形成するトークンリングネットワーク内で
用いるための方法を提供する。ネットワークの各々の局
は伝送媒体上のデータ伝送をスケジュールしかつ経路づ
けするための媒体アクセスコントローラを含む。各々の
局はまたバッファメモリと局の動作を制御するためのプ
ロセッサとを含む。
の局を含みそのためその上でデータのパケットが循環す
る閉ループを形成するトークンリングネットワーク内で
用いるための方法を提供する。ネットワークの各々の局
は伝送媒体上のデータ伝送をスケジュールしかつ経路づ
けするための媒体アクセスコントローラを含む。各々の
局はまたバッファメモリと局の動作を制御するためのプ
ロセッサとを含む。
1つの代替例において、その方法は媒体アクセスコント
ローラからバッファへそれぞれのパケットのデータを伝
送するステップを含む。パケットのデータは接触するメ
モリ位置のシーケンスでストアされる。データの伝送の
うちに、状態情報がデータに関して発生される。データ
をストアした後、状態情報はそこにおいてデータがスト
アされるメモリ位置のシーケンスの初めに、ストアされ
たデータと接触してバッファメモリ内にストアされる。
ローラからバッファへそれぞれのパケットのデータを伝
送するステップを含む。パケットのデータは接触するメ
モリ位置のシーケンスでストアされる。データの伝送の
うちに、状態情報がデータに関して発生される。データ
をストアした後、状態情報はそこにおいてデータがスト
アされるメモリ位置のシーケンスの初めに、ストアされ
たデータと接触してバッファメモリ内にストアされる。
状態情報が完了する前にパケット内のデータがストアさ
れたという事実にもかかわらず、この第1の代替例は、
メモリバッファ内にストアされたデータのパケットの初
めの、媒体アクセスコントローラによって供給された状
態情報の記憶を有利に可能とする。パケットの初めにお
ける状態情報の記憶はバッファメモリのFIFOとして
の使用を容易にする。
れたという事実にもかかわらず、この第1の代替例は、
メモリバッファ内にストアされたデータのパケットの初
めの、媒体アクセスコントローラによって供給された状
態情報の記憶を有利に可能とする。パケットの初めにお
ける状態情報の記憶はバッファメモリのFIFOとして
の使用を容易にする。
別の代替例において、この発明はバッファメモリ内にデ
ータの複数個のパケットをストアするステップを含む。
ータの複数個のパケットをストアするステップを含む。
媒体アクセスコントローラは、複数個のパケットのうち
の少なくとも1つのバツフアメモリからの伝送を受入れ
ることを要求される。
の少なくとも1つのバツフアメモリからの伝送を受入れ
ることを要求される。
閉ループからのトークンの捕捉の後、複数個のパケット
の少なくとも1つがバッファメモリから媒体アクセスコ
ントローラへ伝送される。媒体アクセスコントローラは
次のパケットがそれに伝送される前にそのパケットの伝
送を知らされる。
の少なくとも1つがバッファメモリから媒体アクセスコ
ントローラへ伝送される。媒体アクセスコントローラは
次のパケットがそれに伝送される前にそのパケットの伝
送を知らされる。
この第2の代替例は、完全なパケットがいつバッファメ
モリから出て伝送されたかを媒体アクセスコントローラ
が知ることを有利に可能とする。
モリから出て伝送されたかを媒体アクセスコントローラ
が知ることを有利に可能とする。
媒体アクセスコントローラはそれから、パケットの伝送
の間に伝送を割込み(interrupt)かつそれに
よってそれらの伝送のうちにいかなるパケットの完全性
をも妥協することを避は得る。
の間に伝送を割込み(interrupt)かつそれに
よってそれらの伝送のうちにいかなるパケットの完全性
をも妥協することを避は得る。
この発明のこれらのおよび他の特徴および有利な点は、
添付の図面に示されるように、それの模範的な実施例の
以下の詳細な説明からより明らかとなるであろう。
添付の図面に示されるように、それの模範的な実施例の
以下の詳細な説明からより明らかとなるであろう。
この発明の目的および有利な点は、添付の図面と関連し
て以下の詳細な説明から当業者に明らかとなるであろう
。
て以下の詳細な説明から当業者に明らかとなるであろう
。
好ましい実施例の詳細な説明
この発明は、トークンリングネットワークの個々の局内
のデータの伝送をモニタしかつ制御するための新規の方
法を含む。以下の説明は当技術に精通したいかなる者で
もこの発明を作りかつ用いることを可能とするように提
示され、かつ特定の応用およびそれの必要の状況におい
て提供される。
のデータの伝送をモニタしかつ制御するための新規の方
法を含む。以下の説明は当技術に精通したいかなる者で
もこの発明を作りかつ用いることを可能とするように提
示され、かつ特定の応用およびそれの必要の状況におい
て提供される。
好ましい実施例への様々な修正が当業者に容易に明らか
となるであろうし、かつここで規定される一般的な原則
はこの発明の精神および範囲から逸脱することなく他の
実施例および応用に適用されるであろう。こうして、こ
の発明は示された実施例に限られることを意図されず、
しかしここに開示される原則および特徴と一貫した最も
広い範囲を与えられる。
となるであろうし、かつここで規定される一般的な原則
はこの発明の精神および範囲から逸脱することなく他の
実施例および応用に適用されるであろう。こうして、こ
の発明は示された実施例に限られることを意図されず、
しかしここに開示される原則および特徴と一貫した最も
広い範囲を与えられる。
第2図の実例的な図を参照すると、この発明の方法を用
いることができるトークンリングネットワークの代表的
な局20を示すブロック図が示される。局20は、ホス
トプロセッサ22を含み、たとえば、それはメインフレ
ーム、ワークステーション、ミニコンピユータ、または
コンピュータ周辺装置(ディスク駆動機構またはプリン
タなど)であり得る。ホスト22はトークンリングネッ
トワークの伝送媒体24ヘインタフエースされる。
いることができるトークンリングネットワークの代表的
な局20を示すブロック図が示される。局20は、ホス
トプロセッサ22を含み、たとえば、それはメインフレ
ーム、ワークステーション、ミニコンピユータ、または
コンピュータ周辺装置(ディスク駆動機構またはプリン
タなど)であり得る。ホスト22はトークンリングネッ
トワークの伝送媒体24ヘインタフエースされる。
この実施例において、媒体24はトークンリングネット
ワーク内の複数の局を相互接続する光フアイバ媒体を含
む。
ワーク内の複数の局を相互接続する光フアイバ媒体を含
む。
ホスト22は、ANSI X3T9.5 ファイバ
分布型のデータインタフェース(FDDI)標準を満た
すデータインタフェース26を介して媒体24とインタ
フェースする。この発明の原則が同様に他のデータイン
タフェースに応用できるということが理解されるであろ
う。
分布型のデータインタフェース(FDDI)標準を満た
すデータインタフェース26を介して媒体24とインタ
フェースする。この発明の原則が同様に他のデータイン
タフェースに応用できるということが理解されるであろ
う。
データインタフェース26は、光および電気信号の間の
変換を行なう光フアイバトランシーバ(FOX)28を
含む。FOX28は伝送媒体24から光ビットを直列に
受取り、かつそれは光ビットを媒体24に直列に伝送す
る。FOX26は、局20による内部使用のために、媒
体24から受取られた光ビットを電気的ビットに変換し
、かつそれは媒体上への伝送のために、局20によって
内部的に供給された電気的ビットを光ビットに変換する
。
変換を行なう光フアイバトランシーバ(FOX)28を
含む。FOX28は伝送媒体24から光ビットを直列に
受取り、かつそれは光ビットを媒体24に直列に伝送す
る。FOX26は、局20による内部使用のために、媒
体24から受取られた光ビットを電気的ビットに変換し
、かつそれは媒体上への伝送のために、局20によって
内部的に供給された電気的ビットを光ビットに変換する
。
エンコーダ/デコーダENDEC30はFOX28と媒
体アクセスコントローラ(MAC)32との間でデータ
を伝送する。ENDEC30はFOX28によって媒体
24から受取られた直列なビットの流れをMAC32へ
伝送される8ビツトの並列な流れに変換する。逆に、E
NDEC30はMAC32から受取られた8ビツトの並
列な流れを、FOX28への伝送のために、直列なビッ
トの流れに変換する。
体アクセスコントローラ(MAC)32との間でデータ
を伝送する。ENDEC30はFOX28によって媒体
24から受取られた直列なビットの流れをMAC32へ
伝送される8ビツトの並列な流れに変換する。逆に、E
NDEC30はMAC32から受取られた8ビツトの並
列な流れを、FOX28への伝送のために、直列なビッ
トの流れに変換する。
局20と伝送媒体24との間のパケットの伝送に含まれ
るプロトコルに関連する機能をMAC32が行なう。た
とえば、MAC32は局20がいつ媒体24上へ伝送す
ることができるか、かついつそれが媒体24から受取ら
なければならないかを決める。それはまたトークンの取
扱いおよび媒体上で伝送されるパケット内のアドレスの
認識のために要求される論理を実現する。
るプロトコルに関連する機能をMAC32が行なう。た
とえば、MAC32は局20がいつ媒体24上へ伝送す
ることができるか、かついつそれが媒体24から受取ら
なければならないかを決める。それはまたトークンの取
扱いおよび媒体上で伝送されるパケット内のアドレスの
認識のために要求される論理を実現する。
局20が媒体24ヘパケツトを伝送するとき、MAC3
2はデータ経路コントローラ(DPC)36からYバス
34上の8ビツトのバイトを受取りかつ8ビツトのバイ
トをENDEC30に供給する。反対に、局20が媒体
24からパケットを受取るとき、MAC32はENDE
C30から8ビツトのバイトを受取り、かつ8ビツトの
バイトをYバス34を経てDPC36へ伝送する。
2はデータ経路コントローラ(DPC)36からYバス
34上の8ビツトのバイトを受取りかつ8ビツトのバイ
トをENDEC30に供給する。反対に、局20が媒体
24からパケットを受取るとき、MAC32はENDE
C30から8ビツトのバイトを受取り、かつ8ビツトの
バイトをYバス34を経てDPC36へ伝送する。
FDDI標弗はトークンの伝送およびデータパケットの
伝送のために別個のフォーマットを特定する。第3図は
トークンの伝送のためのフォーマットを示す。第4図は
データパケットの伝送のためのフォーマットを示す。
伝送のために別個のフォーマットを特定する。第3図は
トークンの伝送のためのフォーマットを示す。第4図は
データパケットの伝送のためのフォーマットを示す。
FDD I標準に従って、媒体24上を伝送される情報
の基本的なユニットは記号である。データパケットは所
定数のプリアンプル(PA)記号によって互いから分け
られる。パケット内のデータ(DATA)にはバイトの
同期を設定する開始デリミタ(SD)が先行する。SD
の後、フレーム制御フィールド(FC)がパケットの型
を特定する。次に、宛先アドレス(DA)とソースアド
レス(SA)が続く。これらのフィールドの後、実際の
データ(DATA)が続く。パケットは、周期的冗長検
査(CRC)フィールドの形のフレームチエツクシーケ
ンス(F CS)で終了する。また、終止符記号(T)
および3つのインジケータの最小限、エラー(E)、ア
ドレス(A)およびコピー(C)が続く。これらの3つ
の各々はセットまたはリセット状態のいずれかである。
の基本的なユニットは記号である。データパケットは所
定数のプリアンプル(PA)記号によって互いから分け
られる。パケット内のデータ(DATA)にはバイトの
同期を設定する開始デリミタ(SD)が先行する。SD
の後、フレーム制御フィールド(FC)がパケットの型
を特定する。次に、宛先アドレス(DA)とソースアド
レス(SA)が続く。これらのフィールドの後、実際の
データ(DATA)が続く。パケットは、周期的冗長検
査(CRC)フィールドの形のフレームチエツクシーケ
ンス(F CS)で終了する。また、終止符記号(T)
および3つのインジケータの最小限、エラー(E)、ア
ドレス(A)およびコピー(C)が続く。これらの3つ
の各々はセットまたはリセット状態のいずれかである。
ESAおよびCインジケータは宛先局によって用いられ
、パケットの受取りの成功についてソース局に情報を供
給する。
、パケットの受取りの成功についてソース局に情報を供
給する。
検出されたデータコラブジョン(corruption
)エラーの場合、エラーがセットされる。
)エラーの場合、エラーがセットされる。
アドレスインジケータは宛先局がアドレスを有効として
認識したことを示すためにセットされる。
認識したことを示すためにセットされる。
最後に、コピーインジケータがセットされて宛先局のバ
ッファメモリ内のデータ(DATA)の成功した記憶を
示す。
ッファメモリ内のデータ(DATA)の成功した記憶を
示す。
データパケットを受取ると、MAC32がすべてのプリ
アンプルおよび開始デリミタを取り除き(strip
away)、かつデータパケット内のデータ(DAT
A)をDPC36へ伝送し、順に、それはデータを記憶
のためにバッファメモリ38へ伝送する。同じように、
MAC32はすべてのポストアンブルおよびデリミタの
パケットの終りを取り除′く。MAC32は宛先アドレ
スのために入来のデータパケットをチエツクしかつアド
レス不整合が検出されたかどうかをDPC36に知らせ
る。下記に説明されるように、アドレスの不整合のMA
C32による検出の際、DPCはストアされたデータが
バッファメモリ38から捨てられるかまたは「どっと流
される(flush)」ことを引き起こす。
アンプルおよび開始デリミタを取り除き(strip
away)、かつデータパケット内のデータ(DAT
A)をDPC36へ伝送し、順に、それはデータを記憶
のためにバッファメモリ38へ伝送する。同じように、
MAC32はすべてのポストアンブルおよびデリミタの
パケットの終りを取り除′く。MAC32は宛先アドレ
スのために入来のデータパケットをチエツクしかつアド
レス不整合が検出されたかどうかをDPC36に知らせ
る。下記に説明されるように、アドレスの不整合のMA
C32による検出の際、DPCはストアされたデータが
バッファメモリ38から捨てられるかまたは「どっと流
される(flush)」ことを引き起こす。
MAC32はまた受取られたデータパケット上でCRC
を発生しかつチエツクする。さらに、それは局条件およ
びパケット状態、たとえばDPC36へ伝送されるES
AおよびCビット、を識別する状態ビットを発生する。
を発生しかつチエツクする。さらに、それは局条件およ
びパケット状態、たとえばDPC36へ伝送されるES
AおよびCビット、を識別する状態ビットを発生する。
パケット状態情報はバッファメモリ38内の記憶のため
にMAC32によって供給される。MAC32およびD
PC36は、下記により十分に説明される新規のハンド
シェイクプロトコルの使用を介して、Yバス上のMAC
32とDPC36の間のデータの伝送を統合する。
にMAC32によって供給される。MAC32およびD
PC36は、下記により十分に説明される新規のハンド
シェイクプロトコルの使用を介して、Yバス上のMAC
32とDPC36の間のデータの伝送を統合する。
媒体24へのアクセスはいかなる所与の時間においても
媒体24上にデータパケットを伝送する権利をどの局が
有するかを決める回転トークンによって制御される。M
AC32は、もちろん、パケットがその局20ヘアドレ
スされていれば、バッファメモリ内の記憶のために、媒
体から受取られたデータパケットをDPC36へ伝送す
る。MAC32はまた媒体24から受取られたデータパ
ケットを繰返し、かつそれはそれがトークンを捕捉する
まで媒体上への新しいパケットの伝送を控える。トーク
ンを捕捉すると、MAC32は媒体24上にトークンを
繰返すかまたはそれを保持するかのいずかである。MA
C32は時間の所定期間の間のみトークンを保持するこ
とができる。その時間の間にそれは媒体24上へデータ
バケットを伝送することができる。
媒体24上にデータパケットを伝送する権利をどの局が
有するかを決める回転トークンによって制御される。M
AC32は、もちろん、パケットがその局20ヘアドレ
スされていれば、バッファメモリ内の記憶のために、媒
体から受取られたデータパケットをDPC36へ伝送す
る。MAC32はまた媒体24から受取られたデータパ
ケットを繰返し、かつそれはそれがトークンを捕捉する
まで媒体上への新しいパケットの伝送を控える。トーク
ンを捕捉すると、MAC32は媒体24上にトークンを
繰返すかまたはそれを保持するかのいずかである。MA
C32は時間の所定期間の間のみトークンを保持するこ
とができる。その時間の間にそれは媒体24上へデータ
バケットを伝送することができる。
MAC32の正確な性質が、それが用いられているトー
クンリングネットワークの性質に依存するということが
理解されるであろう。本質において、MACは局20が
いつ媒体24上に伝送することができるかを決め、かつ
それは局20と媒体24との間の相互作用を制御する。
クンリングネットワークの性質に依存するということが
理解されるであろう。本質において、MACは局20が
いつ媒体24上に伝送することができるかを決め、かつ
それは局20と媒体24との間の相互作用を制御する。
DPC36は媒体24から受取られたデータ(DATA
)を8ビツトのバイトから32ビツトの(長いワード)
のフォーマットに変換する。反対に、それは媒体24へ
伝送されるべきデータ(DATA)をそこにおいてバッ
ファメモリ38内にそれがストアされる32ビツトの長
いワードのフォーマットから8ビツトのバイトのフォー
マットに変換する。
)を8ビツトのバイトから32ビツトの(長いワード)
のフォーマットに変換する。反対に、それは媒体24へ
伝送されるべきデータ(DATA)をそこにおいてバッ
ファメモリ38内にそれがストアされる32ビツトの長
いワードのフォーマットから8ビツトのバイトのフォー
マットに変換する。
局20がデータパケットを媒体24から受取っていると
き、MAC32はYバス34上に8ビツトのバイトのデ
ータを供給する。DPC36は8ビツトのバイトを32
ビツトの長いワードに変換し、かつバッファメモリ38
内における記憶のためにDバス40に長いワードを供給
する。局20が媒体24上へ伝送しているとき、DPC
36はDバス40を経てバッファメモリ38から伝送さ
れた32ビツトの長いワードをMAC32への供給のた
めに8ビツトのバイトに変換する。
き、MAC32はYバス34上に8ビツトのバイトのデ
ータを供給する。DPC36は8ビツトのバイトを32
ビツトの長いワードに変換し、かつバッファメモリ38
内における記憶のためにDバス40に長いワードを供給
する。局20が媒体24上へ伝送しているとき、DPC
36はDバス40を経てバッファメモリ38から伝送さ
れた32ビツトの長いワードをMAC32への供給のた
めに8ビツトのバイトに変換する。
媒体24からの受取りの間に、DPC36はバッファメ
モリ38内におけるデータの能率的な記憶を容易にする
新規のハンドシェイクを介してMAC32と交信する。
モリ38内におけるデータの能率的な記憶を容易にする
新規のハンドシェイクを介してMAC32と交信する。
同様に、媒体24への伝送の間に、DPC36は、終了
が要求された場合に伝送を終了するための適した時間を
MAC32が確かめることを可能とする新規のハンドシ
ェイクを介してMAC32と交信する。
が要求された場合に伝送を終了するための適した時間を
MAC32が確かめることを可能とする新規のハンドシ
ェイクを介してMAC32と交信する。
RAMバッファコントローラ(RBC)42は、媒体2
4から受取られたパケットの記憶のためかつ媒体24へ
伝送されるべきパケットの検索のために(RAM)バッ
ファメモリ38ヘアドレスを発生する。第5図の実例的
な図はRBC42の詳細を示す。それは、ホスト22、
DPC36およびノードプロセッサ(NP)44からの
要求を取扱うために3つの直接メモリアクセス(DMA
)チャネルを含む。RBC42はまたバッファメモリ3
8へのアクセスのための要求をアービトレートする(a
rbitrate)ためのメモリアービトレータ46を
含む。第5図の図は単に実例的でありかつバッファメモ
リ38が3つの異なるエンティティによってアドレスさ
れ得るということを示すために提供されたということが
理解されるであろう。
4から受取られたパケットの記憶のためかつ媒体24へ
伝送されるべきパケットの検索のために(RAM)バッ
ファメモリ38ヘアドレスを発生する。第5図の実例的
な図はRBC42の詳細を示す。それは、ホスト22、
DPC36およびノードプロセッサ(NP)44からの
要求を取扱うために3つの直接メモリアクセス(DMA
)チャネルを含む。RBC42はまたバッファメモリ3
8へのアクセスのための要求をアービトレートする(a
rbitrate)ためのメモリアービトレータ46を
含む。第5図の図は単に実例的でありかつバッファメモ
リ38が3つの異なるエンティティによってアドレスさ
れ得るということを示すために提供されたということが
理解されるであろう。
バッファメモリは秒あたり200メガビツトの速度で3
2ビツトのデータワードを入力および出力することがで
きる。しかしながら、それぞれのバス34.40および
48上の伝送速度(後に論じられる)は、秒あたりわず
か100メガビツトである。ホスト22およびNP44
はメモリ38への早いアクセスを得るために、「サイク
ルステイーリング」を用いることによってこの速度の差
を利用する。DPC36によるメモリ38へのまたはそ
こからのデータの記憶または検索のうちに、ホスト22
またはN−P44は周期を「盗む」ことによってメモリ
38をアクセスすることができる。
2ビツトのデータワードを入力および出力することがで
きる。しかしながら、それぞれのバス34.40および
48上の伝送速度(後に論じられる)は、秒あたりわず
か100メガビツトである。ホスト22およびNP44
はメモリ38への早いアクセスを得るために、「サイク
ルステイーリング」を用いることによってこの速度の差
を利用する。DPC36によるメモリ38へのまたはそ
こからのデータの記憶または検索のうちに、ホスト22
またはN−P44は周期を「盗む」ことによってメモリ
38をアクセスすることができる。
下記により十分に説明されるように、MAC32、DP
C36およびRBC42は媒体24からメモリ38への
データ伝送において協働し、そのためバッファメモリ3
8がラップアラウンドFIFOのように働くことを可能
にする。MAC32、DPC36およびRBC42はま
た、完全なパケットのデータが伝送された度ごとにMA
C32に知らせるために、媒体24上への伝送のために
パケットがストアされる、リンクされたチエイン構成を
利用する。
C36およびRBC42は媒体24からメモリ38への
データ伝送において協働し、そのためバッファメモリ3
8がラップアラウンドFIFOのように働くことを可能
にする。MAC32、DPC36およびRBC42はま
た、完全なパケットのデータが伝送された度ごとにMA
C32に知らせるために、媒体24上への伝送のために
パケットがストアされる、リンクされたチエイン構成を
利用する。
もう−文節2図を参照すると、NP44はデータインタ
フェース26の全体の動作を制御する。
フェース26の全体の動作を制御する。
NP44はNPババス8を用いてデータインタフェース
26の他の構成要素と交信する。NP44の主要な機能
は、データインタフェース26を含む装置を初期化する
こと、および様々なシステムレベルおよびパケットレベ
ル割込みに応答することである。いかなる所与の時間に
おいても、NP44は、RBC42、DPC36、MA
C32およびバッファメモリ38の状態にわたる完全な
制御およびそれらの知識を有すると仮定される。これら
の装置の各々は、それが制御を維持することを可能とす
るためにその状態をNPに対して使用可能にする。
26の他の構成要素と交信する。NP44の主要な機能
は、データインタフェース26を含む装置を初期化する
こと、および様々なシステムレベルおよびパケットレベ
ル割込みに応答することである。いかなる所与の時間に
おいても、NP44は、RBC42、DPC36、MA
C32およびバッファメモリ38の状態にわたる完全な
制御およびそれらの知識を有すると仮定される。これら
の装置の各々は、それが制御を維持することを可能とす
るためにその状態をNPに対して使用可能にする。
32ビツトのDバス40は(パリティのための4ビツト
を含まない) 、DPC36とバッファメモリ38との
間のデータ経路を設けるのに加えて、バッファメモリ3
8とホスト22、およびバッファメモリ38とNP44
の間にデータ経路を設ける。第2図において示されるよ
うに、それぞれのインタフェース論理ユニット50およ
び52はDバス40をホスト22へとNP44へとにイ
ンタフェースする。
を含まない) 、DPC36とバッファメモリ38との
間のデータ経路を設けるのに加えて、バッファメモリ3
8とホスト22、およびバッファメモリ38とNP44
の間にデータ経路を設ける。第2図において示されるよ
うに、それぞれのインタフェース論理ユニット50およ
び52はDバス40をホスト22へとNP44へとにイ
ンタフェースする。
第6図の実例的なブロック図はDPC32のさらなる詳
細を示す。それは、8ビツトのバイトと32ビツトの長
いワードとの間の変換を行なう内部F I FO60を
含む。Yバス34とDバス40とは内部FIFO60に
結合される。
細を示す。それは、8ビツトのバイトと32ビツトの長
いワードとの間の変換を行なう内部F I FO60を
含む。Yバス34とDバス40とは内部FIFO60に
結合される。
それぞれのレシーバステートマシン64および送信器ス
テートマシン66、およびFIFO制御68はDPC3
6を介するデータの受取りおよび伝送を制御する。ステ
ートマシン64と66とはまたRBCハンドシェイクプ
ロトコルとMACハンドシェイクプロトコルとの間にD
PC相互作用を制御する。RBCハンドシェイク論理7
2はDPC36とRBC42との間のシーケンシャルな
ハンドシェイクプロトコルを完了する。MACハンドシ
ェイク論理76はMAC32とDPC36との間のハン
ドシェイクプロトコルを完了する。
テートマシン66、およびFIFO制御68はDPC3
6を介するデータの受取りおよび伝送を制御する。ステ
ートマシン64と66とはまたRBCハンドシェイクプ
ロトコルとMACハンドシェイクプロトコルとの間にD
PC相互作用を制御する。RBCハンドシェイク論理7
2はDPC36とRBC42との間のシーケンシャルな
ハンドシェイクプロトコルを完了する。MACハンドシ
ェイク論理76はMAC32とDPC36との間のハン
ドシェイクプロトコルを完了する。
長さカウンタ70は、伝送および受取りの間にDPC3
6を介して伝送された8ビツトのバイトの数をカウント
する。長さカウンタ70はDバス40に結合され、媒体
24からの受取りの間に状態情報としての長さの記憶を
容品にしかつ媒体24への伝送の間にパケットのリンク
されたチエイン内の次のパケットのアドレスに関してR
BC42に知らせる。
6を介して伝送された8ビツトのバイトの数をカウント
する。長さカウンタ70はDバス40に結合され、媒体
24からの受取りの間に状態情報としての長さの記憶を
容品にしかつ媒体24への伝送の間にパケットのリンク
されたチエイン内の次のパケットのアドレスに関してR
BC42に知らせる。
バッファメモリ38は2つの別個の領域に分けられる。
受取領域は媒体24から受取られたデータパケットをス
トアする。伝送領域は媒体24へ伝送されるべきデータ
パケットをストアする。
トアする。伝送領域は媒体24へ伝送されるべきデータ
パケットをストアする。
第7図の実例的な図を参照すると、バッファメモリ38
の受取り領域内のデータの構成の表示が示される。つま
り、データは便利にFIFOとして構成される。受取領
域から抽出されたデータパケットは典型的にはホスト2
2またはNP44によって用いられるということが理解
されるであうう。
の受取り領域内のデータの構成の表示が示される。つま
り、データは便利にFIFOとして構成される。受取領
域から抽出されたデータパケットは典型的にはホスト2
2またはNP44によって用いられるということが理解
されるであうう。
より明確には、データパケットは、互いに接触してスト
アされ、かつ各々のデータパケット内に、データの長い
ワードが互いに接触してストアされる。各々のデータパ
ケットは、状態情報を供給する対応する32ビツトの長
いワードで始まる。状態情報はパケットに含まれる8ビ
ツトのバイトの数によって対応するパケットの長さを含
む。下記に説明されるように、この発明は、媒体24か
らデータパケットを受取るためのかつバッファメモリ3
8内にデータパケットをストアしそれによって受取領域
にストアされたデータがFIFOとして構成されるため
の新規の方法を提供する。
アされ、かつ各々のデータパケット内に、データの長い
ワードが互いに接触してストアされる。各々のデータパ
ケットは、状態情報を供給する対応する32ビツトの長
いワードで始まる。状態情報はパケットに含まれる8ビ
ツトのバイトの数によって対応するパケットの長さを含
む。下記に説明されるように、この発明は、媒体24か
らデータパケットを受取るためのかつバッファメモリ3
8内にデータパケットをストアしそれによって受取領域
にストアされたデータがFIFOとして構成されるため
の新規の方法を提供する。
第8図の実例的な図はバッファメモリ38の伝送領域内
にストアされたデータの構成を示す。データパケットは
パケットのリンクされたチエインとして伝送領域にスト
アされる。各々のそれぞれのパケットは、パケットの長
さを含むパケットについての状態情報を供給する長いワ
ードで始まる。
にストアされたデータの構成を示す。データパケットは
パケットのリンクされたチエインとして伝送領域にスト
アされる。各々のそれぞれのパケットは、パケットの長
さを含むパケットについての状態情報を供給する長いワ
ードで始まる。
データは状態情報に続く。各々のパケットごとにポイン
タがデータに続く。ポインタは伝送されるべきチエイン
内の次のパケットの伝送領域内のアドレスを指す。
タがデータに続く。ポインタは伝送されるべきチエイン
内の次のパケットの伝送領域内のアドレスを指す。
パケットはホスト22またはNP44の制御の下で伝送
領域内にストアされる。リンクされたチエイン内の記憶
はバッファメモリ38内の限られたメモリスペースの能
率的な使用を容易にする。
領域内にストアされる。リンクされたチエイン内の記憶
はバッファメモリ38内の限られたメモリスペースの能
率的な使用を容易にする。
より特定的には、成る条件の下では、成るパケット(単
数または複数)を繰返して伝送することが必要である。
数または複数)を繰返して伝送することが必要である。
リンクされたチエイン内のデータの構成は、ループ構成
形式内の繰返して伝送されなければならないパケットの
記憶を可能にする。たとえば、FDDI標準は、ネット
ワークが初期化されるとき、リング内の各々の局が優先
順位のために「ピッド(bid)jLなくてはならない
と特定する。各々の局はそれ自身の要求パケットを媒体
24へ繰返して伝送することによってその「ピッド」を
示す。この要求パケットは、媒体24へのアクセスのた
めの優先順位の階層を確立するために、FDDI標準に
おいて特定された態様で他の局からの要求パケットと比
較される。
形式内の繰返して伝送されなければならないパケットの
記憶を可能にする。たとえば、FDDI標準は、ネット
ワークが初期化されるとき、リング内の各々の局が優先
順位のために「ピッド(bid)jLなくてはならない
と特定する。各々の局はそれ自身の要求パケットを媒体
24へ繰返して伝送することによってその「ピッド」を
示す。この要求パケットは、媒体24へのアクセスのた
めの優先順位の階層を確立するために、FDDI標準に
おいて特定された態様で他の局からの要求パケットと比
較される。
MAC32とDPC36との間のプロトコルハンドシェ
イクはバッファメモリ38内の受取られたデータパケッ
トの記憶を容易にし、それゆえ受取領域内のデータはF
IFOとして構成される。
イクはバッファメモリ38内の受取られたデータパケッ
トの記憶を容易にし、それゆえ受取領域内のデータはF
IFOとして構成される。
つまり、プロトコルを介して、受取られたパケットの長
さを含む受取られたパケットに対応する状態情報はパケ
ットの初めにパケットのデータと接触してバッファメモ
リ38内にストアされる。パケットの初めの状態情報の
記憶は重要であり、なぜならばパケットのデータはバッ
ファメモリ内にそれらが受取られるシーケンスで直列に
ストアされるからであり、かつその状態情報に対応する
データが既にメモリ38内にストアされた後MAC32
から状態情報が伝送されるからである。MAC32とD
PC36との間のプロトコルハンドシェイクは状態情報
の識別を容易にし、そのためRBC42はその情報が、
それらが受取られた順番にメモリ38内に既に順次にス
トアされたデータの初めにストアされることを引き起こ
し得る。
さを含む受取られたパケットに対応する状態情報はパケ
ットの初めにパケットのデータと接触してバッファメモ
リ38内にストアされる。パケットの初めの状態情報の
記憶は重要であり、なぜならばパケットのデータはバッ
ファメモリ内にそれらが受取られるシーケンスで直列に
ストアされるからであり、かつその状態情報に対応する
データが既にメモリ38内にストアされた後MAC32
から状態情報が伝送されるからである。MAC32とD
PC36との間のプロトコルハンドシェイクは状態情報
の識別を容易にし、そのためRBC42はその情報が、
それらが受取られた順番にメモリ38内に既に順次にス
トアされたデータの初めにストアされることを引き起こ
し得る。
第9図の実例的なタイミング図は、データの受取りの間
に用いられるMAC32とDPC36との間のプロトコ
ルハンドシェイクの詳細を示す。
に用いられるMAC32とDPC36との間のプロトコ
ルハンドシェイクの詳細を示す。
MAC32が媒体24上の受取られたパケットを検出す
るとき、それは信号RECEIVEをローからハイへ遷
移させる。有効なデータがYバス34上に現われるとき
、MAC32は信号DAVALID(有効データ)をロ
ーからハイへ遷移させる。DPC36はこれらの遷移を
検出し、かつ応答して、それらが両方ともハイである1
クロック周期後、それは信号BRCVPKT (パケッ
ト受取開始)をローからハイへ遷移させ、そこでそれは
1クロック周期だけそのままである。
るとき、それは信号RECEIVEをローからハイへ遷
移させる。有効なデータがYバス34上に現われるとき
、MAC32は信号DAVALID(有効データ)をロ
ーからハイへ遷移させる。DPC36はこれらの遷移を
検出し、かつ応答して、それらが両方ともハイである1
クロック周期後、それは信号BRCVPKT (パケッ
ト受取開始)をローからハイへ遷移させ、そこでそれは
1クロック周期だけそのままである。
DPC36はBRCVPKTを供給しそれゆえすぐに続
くであろうハイ状態のDWRREQ (DPC書込要求
)が受取られたパケットの第1の長いワードをストアす
るための要求であろうという事実をRBC42に知らせ
る。同時に、DPC36はRBC42にハイ状態の信号
DISNIRQを供給しそれはRBC42にNP44と
ホスト22がバッファメモリ38をアクセスできなくす
ることを要求する。
くであろうハイ状態のDWRREQ (DPC書込要求
)が受取られたパケットの第1の長いワードをストアす
るための要求であろうという事実をRBC42に知らせ
る。同時に、DPC36はRBC42にハイ状態の信号
DISNIRQを供給しそれはRBC42にNP44と
ホスト22がバッファメモリ38をアクセスできなくす
ることを要求する。
ホスト22とNP44とがバッファメモリを使用できな
くされる時間期間の間、RBC42は受取られたデータ
パケットの記憶のために開始アドレスを計算する。RB
C42が開始アドレスを計算する間、ホスト22とNP
44とはバッファメモリ38をアクセスできなくされる
が、なぜならばさもなければメモリのそれらのアクセス
は開始アドレスの適時の計算を妨害するかもしれないか
らである。FDDI標準に従って、MAC32とそれゆ
え、バッファメモリ38はMAC32がそれらを受取る
とき直ちにパケットを受取るように準備されなければな
らない。開始アドレスが計算された後、DI 5NHR
Qがハイからローへ遷移し、かつホスト22とNP44
とが再びメモリ38をアクセスし得る。
くされる時間期間の間、RBC42は受取られたデータ
パケットの記憶のために開始アドレスを計算する。RB
C42が開始アドレスを計算する間、ホスト22とNP
44とはバッファメモリ38をアクセスできなくされる
が、なぜならばさもなければメモリのそれらのアクセス
は開始アドレスの適時の計算を妨害するかもしれないか
らである。FDDI標準に従って、MAC32とそれゆ
え、バッファメモリ38はMAC32がそれらを受取る
とき直ちにパケットを受取るように準備されなければな
らない。開始アドレスが計算された後、DI 5NHR
Qがハイからローへ遷移し、かつホスト22とNP44
とが再びメモリ38をアクセスし得る。
信号DWRRE QはDPCによってRBCに供給され
、DPCの内部F I FO60からバッファメモリ3
8へ伝送されるべき32ビツトの長いワードの記憶のた
めにメモリ位置をアドレスするようにそれに要求する。
、DPCの内部F I FO60からバッファメモリ3
8へ伝送されるべき32ビツトの長いワードの記憶のた
めにメモリ位置をアドレスするようにそれに要求する。
信号DWRREQは、信号DWRA CKを介して、R
BC42がDPCに応答するまで、DPC36がRBC
に長いワードを伝送することができるということを主張
し続ける。
BC42がDPCに応答するまで、DPC36がRBC
に長いワードを伝送することができるということを主張
し続ける。
データはDPC36の内部F I FO60からバッフ
ァメモリ38へDバス40を経て伝送される。
ァメモリ38へDバス40を経て伝送される。
DWRREQおよびDWRACK信号のシーケンスは全
体のパケットのデータが伝送されてしまうまで続く。
体のパケットのデータが伝送されてしまうまで続く。
MAC32がそれが発生した状態情報を伝送しようとす
るとき、それは信号RECEIVEをハイからローへ遷
移させ、かつそれは信号DAVALIDをハイからロー
へ1クロック周期の間遷移させ、かつそれからそれはも
う1つのクロック周期の間DAVALIDを再びローか
らハイへ遷移させる。RECE IVEはDAVAL
IDがハイへ戻って遷移する間口−のままである。それ
からそれはDPC36へ状態情報を伝送する。説明され
たばかりのDAvALIDの遷移はDPC36にMAC
32が全体のデータパケットの受取りを完了したことお
よび後に続くのはそのパケットに対応する状態情報であ
るということを知らせる。
るとき、それは信号RECEIVEをハイからローへ遷
移させ、かつそれは信号DAVALIDをハイからロー
へ1クロック周期の間遷移させ、かつそれからそれはも
う1つのクロック周期の間DAVALIDを再びローか
らハイへ遷移させる。RECE IVEはDAVAL
IDがハイへ戻って遷移する間口−のままである。それ
からそれはDPC36へ状態情報を伝送する。説明され
たばかりのDAvALIDの遷移はDPC36にMAC
32が全体のデータパケットの受取りを完了したことお
よび後に続くのはそのパケットに対応する状態情報であ
るということを知らせる。
DAVAL I D(7)こ(7)遷移に応答して、D
PCB6は信号DISNHRQがもう一度ローからハイ
へ遷移することを引き起こす。その結果として、ホスト
22とNP44とによるバッファメモリ38へのアクセ
スは非能動化される。
PCB6は信号DISNHRQがもう一度ローからハイ
へ遷移することを引き起こす。その結果として、ホスト
22とNP44とによるバッファメモリ38へのアクセ
スは非能動化される。
DPC36はまた信号ERCVPKT (受取られたパ
ケットの終わり)をローからハイへ遷移させRBC42
に伝送されるであろう長いワードがパケットに対する状
態情報であるということを知らせる。応答して、RBC
はその内部ポインタを、パケット内のデータのメモリ内
の開始位置の前へ動かせ、それゆえ状態情報はそのパケ
ットおよびそれの初めと接触してストアされ得る。
ケットの終わり)をローからハイへ遷移させRBC42
に伝送されるであろう長いワードがパケットに対する状
態情報であるということを知らせる。応答して、RBC
はその内部ポインタを、パケット内のデータのメモリ内
の開始位置の前へ動かせ、それゆえ状態情報はそのパケ
ットおよびそれの初めと接触してストアされ得る。
それからDPC36はパケットの計算された長さを含む
状態情報をRBC42に供給する。パケットの長さはD
PC36によってその長さカウンタ70を介してパケッ
ト内のデータの伝送のうちに記憶のためにメモリ38へ
伝送された8ビツトのバイトの数をカウントすることに
よって、計算される。−旦状態情報がパケットの初めに
ストアされると、RBC42はそのポインタをパケット
の終わりに移動させかつバッファメモリ38への次のデ
ータパケットの伝送を待つ。
状態情報をRBC42に供給する。パケットの長さはD
PC36によってその長さカウンタ70を介してパケッ
ト内のデータの伝送のうちに記憶のためにメモリ38へ
伝送された8ビツトのバイトの数をカウントすることに
よって、計算される。−旦状態情報がパケットの初めに
ストアされると、RBC42はそのポインタをパケット
の終わりに移動させかつバッファメモリ38への次のデ
ータパケットの伝送を待つ。
MACが受取られたデータの宛先が実際別の局であると
決定する前に、MAC32はデータがバッファメモリ3
8内にストアされることを引き起こし得るということに
注目すべきである。その場合、データの宛先がどこか他
であるということを決定すると、MAC32はDPC3
6がRBC42にデータを「どっと流す」ことを命令す
ることを引き起こす。そのようなどっと流すことを成し
遂げるために、RBC42はその内部ポインタをどっと
流されるべきデータの開始に戻って移動させる。こうし
て、データの次の受取られたパケットは「どっと流され
た」データパケットの最上部・上にストアされるであろ
う。
決定する前に、MAC32はデータがバッファメモリ3
8内にストアされることを引き起こし得るということに
注目すべきである。その場合、データの宛先がどこか他
であるということを決定すると、MAC32はDPC3
6がRBC42にデータを「どっと流す」ことを命令す
ることを引き起こす。そのようなどっと流すことを成し
遂げるために、RBC42はその内部ポインタをどっと
流されるべきデータの開始に戻って移動させる。こうし
て、データの次の受取られたパケットは「どっと流され
た」データパケットの最上部・上にストアされるであろ
う。
MAC32とDPC36との間の伝送プロトコルハンド
シェイクが第10図において示される。
シェイクが第10図において示される。
それはパケットごとのデータのパケットの伝送を許容し
、パケットの伝送が終了されなければならない場合にお
いてパケット間で容易に割込まれることができる。パケ
ットの伝送は、たとえば、トークン保持タイマの満了の
ために終了されなければならないかもしれない。MAC
32がパケットの終わりを知る必要がある別の理由は、
それゆえそれが伝送されたパケットにポストアンブル情
報をいつ加えるかということを知ることである。
、パケットの伝送が終了されなければならない場合にお
いてパケット間で容易に割込まれることができる。パケ
ットの伝送は、たとえば、トークン保持タイマの満了の
ために終了されなければならないかもしれない。MAC
32がパケットの終わりを知る必要がある別の理由は、
それゆえそれが伝送されたパケットにポストアンブル情
報をいつ加えるかということを知ることである。
DPCは、同期パケットの媒体24への伝送のための媒
体要求を供給するために、信号MEDREQS (媒体
要求−同期)をローからハイへ遷移させる。信号MED
REQSは、すべての伝送されるべき同期データパケッ
トが媒体24へ伝送されてしまうまでハイの状態のまま
である。こうして、何らかの理由によってもし伝送が割
込まれたとしても、信号MEDREQSはすべてのパケ
ットの伝送が完了するまでハイのままである。
体要求を供給するために、信号MEDREQS (媒体
要求−同期)をローからハイへ遷移させる。信号MED
REQSは、すべての伝送されるべき同期データパケッ
トが媒体24へ伝送されてしまうまでハイの状態のまま
である。こうして、何らかの理由によってもし伝送が割
込まれたとしても、信号MEDREQSはすべてのパケ
ットの伝送が完了するまでハイのままである。
媒体24からトークンを捕捉すると、MAC32は信号
XMEDAVSをローからハイへ遷移させる。信号XM
EDAVSはDPC36に対して媒体24が今パケット
の伝送のために利用可能であるということを示す。応答
して、DPC36は、バッファメモリ38からデータパ
ケットを読出すためにRBC42からの許可を要求する
ために、信号DRDREQS (DPC読出要求−同期
)をハイの状態に遷移させる。応答して、RBC42は
信号DRDACKSをハイの状態に遷移させ、読出要求
に応答する。
XMEDAVSをローからハイへ遷移させる。信号XM
EDAVSはDPC36に対して媒体24が今パケット
の伝送のために利用可能であるということを示す。応答
して、DPC36は、バッファメモリ38からデータパ
ケットを読出すためにRBC42からの許可を要求する
ために、信号DRDREQS (DPC読出要求−同期
)をハイの状態に遷移させる。応答して、RBC42は
信号DRDACKSをハイの状態に遷移させ、読出要求
に応答する。
それからバッファメモリ38はデジタル状態情報を含む
第1の長いワードをバッファメモリ38からDPCへ伝
送する。DPC36はパケットに対する状態情報を含む
パケットの第1の長いワードからパケットの長さを抽出
する。DPC36はそれからバッファメモリ38からパ
ケットデータを受取るために進む。
第1の長いワードをバッファメモリ38からDPCへ伝
送する。DPC36はパケットに対する状態情報を含む
パケットの第1の長いワードからパケットの長さを抽出
する。DPC36はそれからバッファメモリ38からパ
ケットデータを受取るために進む。
DPC36は、その内部F I FO60内にメモリ3
8から伝送された各々の32ビツトの長いワードをスト
アする。それはストアされた長いワードをその内部F
I FO60からMAC32へ一時に1つの8ビツトバ
イトずつ伝送する。内部FIFO60は一時に2つの長
いワードをストアすることができる。一方の長いワード
がバッファメモリ38から内部F I FO60によっ
て受取られると、先に受取られた長いワードが、MA
C32への伝送のために内部FIFO60からYバス3
4へ伝送される。
8から伝送された各々の32ビツトの長いワードをスト
アする。それはストアされた長いワードをその内部F
I FO60からMAC32へ一時に1つの8ビツトバ
イトずつ伝送する。内部FIFO60は一時に2つの長
いワードをストアすることができる。一方の長いワード
がバッファメモリ38から内部F I FO60によっ
て受取られると、先に受取られた長いワードが、MA
C32への伝送のために内部FIFO60からYバス3
4へ伝送される。
DPC36がMAC32に対してデータの伝送を開始す
るに十分なデータをその内部F I FO60内に有す
るとき、DPC36は信号RDYBYTをローからハイ
へ遷移させる。DPC36は、信号RDYBYTをロー
からハイへ遷移させた後、MAC32が信号XFRBY
T (伝送バイト)をローからハイへ遷移させた後、M
AC32へのパケットの伝送を実際開始する。完全なデ
ータのパケットがバッファメモリ38からMAC32へ
伝送サレテしまうまで、XMEDAVSSRDYBYT
およびXFRBYTはすべてハイのままである。
るに十分なデータをその内部F I FO60内に有す
るとき、DPC36は信号RDYBYTをローからハイ
へ遷移させる。DPC36は、信号RDYBYTをロー
からハイへ遷移させた後、MAC32が信号XFRBY
T (伝送バイト)をローからハイへ遷移させた後、M
AC32へのパケットの伝送を実際開始する。完全なデ
ータのパケットがバッファメモリ38からMAC32へ
伝送サレテしまうまで、XMEDAVSSRDYBYT
およびXFRBYTはすべてハイのままである。
データの全体のパケットの伝送の終わりにおいて、RD
YBYTはハイからローへ遷移する。DPC36はパケ
ットの始めに状態情報から抽出されたパケットの長さに
基づいて、いつ信号RDYBYTをハイからローへ遷移
させるべきかを知る。
YBYTはハイからローへ遷移する。DPC36はパケ
ットの始めに状態情報から抽出されたパケットの長さに
基づいて、いつ信号RDYBYTをハイからローへ遷移
させるべきかを知る。
DPC36は、そのカウンタ70を介して、それを介し
てMAC32へ伝送された8ビツトのバイトの数をカウ
ントする。伝送されたバイトの数がパケットの状態情報
において示されるパケットの長さと等しいとき、それは
信号RDYBYTをハイからローへ遷移させる。
てMAC32へ伝送された8ビツトのバイトの数をカウ
ントする。伝送されたバイトの数がパケットの状態情報
において示されるパケットの長さと等しいとき、それは
信号RDYBYTをハイからローへ遷移させる。
信号RDYBYTのハイからローへの遷移はMAC32
に全体のパケットが伝送されたことを知らせる。FDD
I標準はパケットの伝送が割込可能であることを要求
するが、しかしそれはまた全体のパケットが伝送されて
しまうまで伝送が割込まれないことを要求する。各々の
パケットの後のRDYBYTのハイからローへの遷移は
、伝送の割込みがFDDI標準に従っていつ起こり得る
かということに関してMAC32に知らせる。
に全体のパケットが伝送されたことを知らせる。FDD
I標準はパケットの伝送が割込可能であることを要求
するが、しかしそれはまた全体のパケットが伝送されて
しまうまで伝送が割込まれないことを要求する。各々の
パケットの後のRDYBYTのハイからローへの遷移は
、伝送の割込みがFDDI標準に従っていつ起こり得る
かということに関してMAC32に知らせる。
個々のパケットの伝送、および信号RDYBYTのハイ
からローへの遷移の後、MAC32は信号XMEDAV
SとXFRBYTがハイからローへ遷移することを引き
起こす。その後、MAC32が別のパケットを受取るた
めに作動可能である場合、それは信号XMEDAVSが
もう一度ローからハイへ遷移することを引き起こす。応
答して、DPC36は信号DRDREQSとDRDAC
KSとの交換をRBC42と開始する。その内部FI
FO60内に十分なデータを受取ると、DPCは信号R
DYBYEが再びローからハイへ遷移することを引き起
こす。応答して、MAC32はXFRBYTをローから
ハイへ遷移させ、かつ別の完全なデータパケットが伝送
される。
からローへの遷移の後、MAC32は信号XMEDAV
SとXFRBYTがハイからローへ遷移することを引き
起こす。その後、MAC32が別のパケットを受取るた
めに作動可能である場合、それは信号XMEDAVSが
もう一度ローからハイへ遷移することを引き起こす。応
答して、DPC36は信号DRDREQSとDRDAC
KSとの交換をRBC42と開始する。その内部FI
FO60内に十分なデータを受取ると、DPCは信号R
DYBYEが再びローからハイへ遷移することを引き起
こす。応答して、MAC32はXFRBYTをローから
ハイへ遷移させ、かつ別の完全なデータパケットが伝送
される。
このサイクルは所与のリンクされたチエイン内のすべて
のパケットが伝送されてしまうまで続く。
のパケットが伝送されてしまうまで続く。
それから、MAC32はパケットの別のリンクされたチ
エインが伝送されることを引き起こし得る。
エインが伝送されることを引き起こし得る。
その代わりに、それは別の局にトークンを通過させるこ
とができる。
とができる。
第11図の実例的な図は、MAC32とDPC36との
間のプロトコルハンドシェイク内で、バッファメモリ3
8から媒体24へ、いくつかのパケットが同期しており
かつ他のものは同期していないデータの複数のパケット
を伝送するために用、いられる信号のシーケンスを示す
タイミング図を提供する。FDDI標準は同期のおよび
非同期のパケットを区別する。標準は普通、同期のパケ
ットが非同期のパケットの前に伝送されることを要求す
る。
間のプロトコルハンドシェイク内で、バッファメモリ3
8から媒体24へ、いくつかのパケットが同期しており
かつ他のものは同期していないデータの複数のパケット
を伝送するために用、いられる信号のシーケンスを示す
タイミング図を提供する。FDDI標準は同期のおよび
非同期のパケットを区別する。標準は普通、同期のパケ
ットが非同期のパケットの前に伝送されることを要求す
る。
DPC36はまず信号MEDREQA (媒体要求非同
期)をハイ状態に遷移させる。応答して、MAC32が
XMEDAVAをハイ状態に遷移させる。DPC36と
RBC42とがDRDREQAおよびDRDACKA信
号を交換する。後に、信号RDYBYTがローからハイ
へ遷移して、非同期のデータがDPC36の内部FIF
O60内にストアされかつMAC32への伝送のために
作動可能であることを示す。MAC32は信号XFRB
YTをローからハイへ遷移することによって応答し、そ
のため非同期のデータのパケットの伝送を引き起こす。
期)をハイ状態に遷移させる。応答して、MAC32が
XMEDAVAをハイ状態に遷移させる。DPC36と
RBC42とがDRDREQAおよびDRDACKA信
号を交換する。後に、信号RDYBYTがローからハイ
へ遷移して、非同期のデータがDPC36の内部FIF
O60内にストアされかつMAC32への伝送のために
作動可能であることを示す。MAC32は信号XFRB
YTをローからハイへ遷移することによって応答し、そ
のため非同期のデータのパケットの伝送を引き起こす。
その間に、DPC36は信号MEDREQSをハイ状態
に遷移させる。こうして、同期のデータの伝送が要求さ
れた。上記に述べたように、同期の伝送は非同期の遷移
に優先する。その結果として、非同期のデータのチエイ
ンの1つの完全なパケットの伝送の後、MAC32は信
号XMEDAVAをハイからローへ遷移させ、かつ信号
XMEDAVSをローからハイへ遷移させる。こうして
、信号RDYBYTのローからハイへの次の遷移で、D
PC36内で利用可能なデータは同期のデータである。
に遷移させる。こうして、同期のデータの伝送が要求さ
れた。上記に述べたように、同期の伝送は非同期の遷移
に優先する。その結果として、非同期のデータのチエイ
ンの1つの完全なパケットの伝送の後、MAC32は信
号XMEDAVAをハイからローへ遷移させ、かつ信号
XMEDAVSをローからハイへ遷移させる。こうして
、信号RDYBYTのローからハイへの次の遷移で、D
PC36内で利用可能なデータは同期のデータである。
その結果として、信号XFRBYTのローからハイへの
次の遷移で、同期のデータはDPC36の内部FIFO
60からMAC32へ伝送される。同期のデータの伝送
は、同期のデータの各々のかつあらゆるパケットがDP
C36からMAC32へ伝送されてしまうまで続く。同
期のパケットのチエイン(CSI)の伝送は矢印1で完
了される。
次の遷移で、同期のデータはDPC36の内部FIFO
60からMAC32へ伝送される。同期のデータの伝送
は、同期のデータの各々のかつあらゆるパケットがDP
C36からMAC32へ伝送されてしまうまで続く。同
期のパケットのチエイン(CSI)の伝送は矢印1で完
了される。
同期のパケットの第1のチエイン(CSI)の伝送の完
了に従って、非同期のパケットの第1のチエイン(CA
I)の伝送がそのチエイン内の第2パケツトの伝送とと
もに続く。伝送は、矢印2によって示される非同期のパ
ケットの第1のチエイン(CAI)の完了まで続く。
了に従って、非同期のパケットの第1のチエイン(CA
I)の伝送がそのチエイン内の第2パケツトの伝送とと
もに続く。伝送は、矢印2によって示される非同期のパ
ケットの第1のチエイン(CAI)の完了まで続く。
後に、付加的な同期のチエイン(CS2、C53)と別
の非同期のチエイン(CA 2)が伝送される。
の非同期のチエイン(CA 2)が伝送される。
DPC36からMAC32へのパケットの伝送のうちに
、DPCは伝送されたバイトの数をカウントする。最後
のバイトが起こるとき、DPC36はそのバイトがチエ
イン内の次のパケットの開始アドレスへのポインタであ
ることを知る。DPC36はRBC42に対してハイ状
態の信号DRDREQSおよびLDRPXSを経て、次
のパケットのアドレスがDバス40上に存在することを
示す。RBC42はそのアドレスをストアしかつそれを
次のハイの信号DRDREQSのために(すなわち次の
パケットのために)用いるであろう。(非同期のパケッ
トのためには、信号DRDEQAおよびLDRPXAが
用いられる)。
、DPCは伝送されたバイトの数をカウントする。最後
のバイトが起こるとき、DPC36はそのバイトがチエ
イン内の次のパケットの開始アドレスへのポインタであ
ることを知る。DPC36はRBC42に対してハイ状
態の信号DRDREQSおよびLDRPXSを経て、次
のパケットのアドレスがDバス40上に存在することを
示す。RBC42はそのアドレスをストアしかつそれを
次のハイの信号DRDREQSのために(すなわち次の
パケットのために)用いるであろう。(非同期のパケッ
トのためには、信号DRDEQAおよびLDRPXAが
用いられる)。
先に説明された実施例は、この発明の原則を表わし得る
何らかの可能な特定の実施例および方法を単に例示する
ということが理解されるであろう。
何らかの可能な特定の実施例および方法を単に例示する
ということが理解されるであろう。
多(のかつ様々な他の配置が、この発明の精神および範
囲から逸脱することなしにこれらの原則に従って容易に
工夫され得る。こうして、前述の説明は前掲の特許請求
の範囲において規定されるこの発明を制限することを意
図されない。
囲から逸脱することなしにこれらの原則に従って容易に
工夫され得る。こうして、前述の説明は前掲の特許請求
の範囲において規定されるこの発明を制限することを意
図されない。
第1図は典型的なトークンリングネットワークアーキテ
クチャのブロック図であり、 第2図はトークンリングネットワークの代表する局のブ
ロック図であり、 第3図は第1図のトークンリングネットワーク上を巡回
し得るトークンパケットのフォーマットの図であり、 第4図は第1図のトークンリングネットワーク上を循環
し得るデータパケットのフォーマットの図であり、 第5図は第2図の局のRAMバッファコントローラの詳
細を示す実例的なブロック図であり、第6図は第2図の
局のデータ経路コントローラの詳細を示す実例的なブロ
ック図であり、第7図は第2図の局のバッファメモリの
受取領域内のデータの構成を示す実例的な図であり、第
8図は第2図の局のバッファメモリの伝送領域内のデー
タの構成を示す実例的な図であり、第9図は第2図の局
のMACおよびDPCの間の受取プロトコルハンドシェ
イクの実例的なタイミング図であり、 第10図は第2図の局のMACおよびDPCの間の伝送
プロトコルハンドシェイクのための実例的なタイミング
図であり、さらに、 第11図はパケットの多重リンクされたチエインの伝送
のための第10図の伝送ハンドシェイクプロトコルのた
めの実例的なタイミング図である。 図において、20はトークンリングネットワークの局で
あり、22はホストプロセッサであり、24は伝送媒体
であり、26はデータインタフェースであり、28は光
フアイバトランシーバであり、30はエンコーダ/デコ
ーダであり、32は媒体アクセスコントローラであり、
34はYバスであり、36はデータ経路コントローラで
あり、38はバッファメモリであり、40はDバスであ
り、42はRAMバッファコントローラであり、44は
ノードプロセッサであり、48はNPババスあり、50
.52はインタフェース論理ユニットであり、60はF
IFOであり、64はレシーバステートマシンであり、
66は送信器ステートマシンであり、68はFIFO制
御であり、70は長さカウンタであり、72はハンドシ
ェイクであり、76はMACハンドシェイクである。
クチャのブロック図であり、 第2図はトークンリングネットワークの代表する局のブ
ロック図であり、 第3図は第1図のトークンリングネットワーク上を巡回
し得るトークンパケットのフォーマットの図であり、 第4図は第1図のトークンリングネットワーク上を循環
し得るデータパケットのフォーマットの図であり、 第5図は第2図の局のRAMバッファコントローラの詳
細を示す実例的なブロック図であり、第6図は第2図の
局のデータ経路コントローラの詳細を示す実例的なブロ
ック図であり、第7図は第2図の局のバッファメモリの
受取領域内のデータの構成を示す実例的な図であり、第
8図は第2図の局のバッファメモリの伝送領域内のデー
タの構成を示す実例的な図であり、第9図は第2図の局
のMACおよびDPCの間の受取プロトコルハンドシェ
イクの実例的なタイミング図であり、 第10図は第2図の局のMACおよびDPCの間の伝送
プロトコルハンドシェイクのための実例的なタイミング
図であり、さらに、 第11図はパケットの多重リンクされたチエインの伝送
のための第10図の伝送ハンドシェイクプロトコルのた
めの実例的なタイミング図である。 図において、20はトークンリングネットワークの局で
あり、22はホストプロセッサであり、24は伝送媒体
であり、26はデータインタフェースであり、28は光
フアイバトランシーバであり、30はエンコーダ/デコ
ーダであり、32は媒体アクセスコントローラであり、
34はYバスであり、36はデータ経路コントローラで
あり、38はバッファメモリであり、40はDバスであ
り、42はRAMバッファコントローラであり、44は
ノードプロセッサであり、48はNPババスあり、50
.52はインタフェース論理ユニットであり、60はF
IFOであり、64はレシーバステートマシンであり、
66は送信器ステートマシンであり、68はFIFO制
御であり、70は長さカウンタであり、72はハンドシ
ェイクであり、76はMACハンドシェイクである。
Claims (13)
- (1)伝送媒体によって直列に接続された複数個の局を
含みそれゆえデータのパケットが循環される閉ループを
形成するトークンリングネットワークにおいて用いられ
るための方法であって、各々のそれぞれの局は、伝送媒
体上のデータの伝送をスケジュールしかつ経路づけする
ための媒体アクセスコントローラ手段と、情報の記憶の
ためのバッファメモリ手段と、さらにそれぞれの局の動
作を制御するためのプロセッサ手段とを含み、プロセッ
サ手段はバッファメモリ手段へのアクセスを有し、方法
は、 それぞれのパケットのデータをそれぞれの局の媒体アク
セスコントローラ手段からそれぞれの局のバッファメモ
リ手段へ伝送するステップと、バッファメモリ手段内の
接触するメモリ位置のシーケンスでデータをストアする
ステップと、データを伝送する前記ステップの間に、デ
ータのための状態情報を発生するステップと、 データをストアする前記ステップの後に、そこにおいて
データがストアされるメモリ位置のシーケンスの始めに
ストアされたデータと接触してバッファメモリ内に状態
情報をストアするステップとを含む、トークンリングネ
ットワーク内で用いるための方法。 - (2)データを伝送する前記ステップの後に、バッファ
メモリ手段に状態情報の伝送を知らせるステップをさら
に含む、請求項1に記憶の方法。 - (3)知らせる前記ステップの後に、状態情報の記憶の
ためにバッファメモリ手段の内のメモリ位置を計算する
ステップをさらに含む、請求項2に記載の方法。 - (4)前記バッファメモリ手段が計算のステップを行な
い、さらに、 計算する前記ステップのうちに、プロセッサ手段がバッ
ファメモリ手段にアクセスするのを防ぐステップをさら
に含む、請求項3に記載の方法。 - (5)データをストアする前記ステップの前に、そこで
データの記憶が始まるであろうバッファメモリ手段内の
メモリ位置を計算するステップと、 データの記憶が始まるであろうメモリ位置を計算するう
ちに、プロセッサ手段がバッファメモリ手段にアクセス
するのを防ぐステップとをさらに含む、請求項4に記載
の方法。 - (6)発生する前記ステップはそれぞれのパケットの長
さを計算することを含む、請求項1に記憶の方法。 - (7)状態情報は計算された長さを含む、請求項6に記
憶の方法。 - (8)伝送媒体によって直列に接続された複数個の局を
含みそのためその上においてデータのパケットが循環す
る閉ループを形成するトークンリング内で用いるための
方法であって、各々のそれぞれの局は、伝送媒体上でデ
ータ伝送をスケジュールしかつ経路づけするための媒体
アクセスコントローラ手段と、情報の記憶のためのバッ
ファメモリ手段と、さらにそれぞれの局の動作を制御す
るためのプロセッサ手段とを含み、プロセッサ手段はバ
ッファメモリ手段へのアクセスを有し、方法は、 それぞれのデータパケットのシーケンスをそれぞれの局
の媒体アクセスコントローラ手段からそれぞれの局のバ
ッファメモリ手段へ伝送するステップと、 それぞれのデータパケットをバッファメモリ手段内に接
触してストアする手段とを含み、そのためデータパケッ
トはデータパケットが媒体アクセスコントローラ手段か
らバッファメモリ手段へ伝送された順序にバッファメモ
リ手段内に順次にストアされ、さらに、 各々のそれぞれのデータパケットごとに、そのそれぞれ
のパケットを伝送する前記ステップの間に、そのそれぞ
れのデータパケットに対応するそれぞれの状態情報を発
生するステップと、 各々のそれぞれのデータパケットごとに、それぞれのデ
ータパケットをストアした後に、かつシーケンスで次の
それぞれのデータパケットをストアする前に、バッファ
メモリ手段内にそのそれぞれのデータパケットに対応す
るそれぞれの状態情報をストアするステップとを含み、 そこにおいて各々のそれぞれのストアされたデータパケ
ットごとに、そのそれぞれのストアされたデータパケッ
トに対応するそれぞれの状態情報がそのそれぞれのスト
アされたデータパケットと接触してかつそれの始めにス
トアされる、トークンリング内で用いるための方法。 - (9)伝送媒体によって直列に接続された複数個の局を
含みそのためその上においてデータが循環される閉ルー
プを形成するトークンリングネットワーク内において用
いるための方法であって、各々のそれぞれの局は、伝送
媒体上でデータ伝送をスケジュールしかつ経路づけする
ための媒体アクセスコントローラ手段と、情報の記憶の
ためのバッファメモリ手段と、かつそれぞれの局の動作
を制御するためのプロセッサ手段とを含み、プロセッサ
手段はバッファメモリ手段へのアクセスを有し、方法は
、 それぞれの局のバッファメモリ手段内においてデータの
複数個のパケットをストアするステップと、 それぞれの局の媒体アクセスコントローラ手段が複数個
のパケットのうちの少なくとも1つのバッファメモリ手
段からの伝送を受入れるように要求するステップと、 閉ループからトークンを捕捉するステップと、バッファ
メモリ手段から媒体アクセスコントローラ手段へ複数個
のパケットのうちの少なくとも1つを伝送するステップ
と、 バッファメモリ手段から媒体アクセスコントローラ手段
へ伝送される各々のパケットごとに、媒体アクセスコン
トローラ手段に複数個の次のパケットを伝送する前にそ
のパケットの伝送を知らせるステップとを含む、トーク
ンリングネットワーク内で用いるための方法。 - (10)要求する前記ステップが、複数個のあらゆるパ
ケットがバッファメモリ手段から媒体アクセスコントロ
ーラ手段へ伝送されてしまうまで続く、請求項9に記載
の方法。 - (11)複数個の各々のそれぞれのパケットごとに、そ
のそれぞれのパケットを伝送する前に、媒体アクセスコ
ントローラ手段がそのそれぞれのパケットの伝送を受入
れるために利用可能であることをバッファメモリ手段に
知らせるステップをさらに含む、請求項9に記載の方法
。 - (12)複数個の各々のそれぞれのパケットはパケット
の始めのそれぞれの対応する状態情報とともにストアさ
れ、状態情報はそれぞれのパケットの長さを含み、さら
に、 各々のそれぞれのパケットごとに、それぞれのパケット
を伝送する間に、伝送されたそれぞれのパケットの長さ
を計算しかつそれぞれのパケットごとに状態情報内に含
まれる長さと計算された長さとを比較し、それぞれのパ
ケットがバッファメモリ手段から媒体アクセス制御手段
へいつ完全に伝送されてしまったかを決める、請求項9
に記載の方法。 - (13)各々のそれぞれのパケットがそれぞれのバッフ
ァメモリ手段内に複数個のそれぞれの次のパケットへの
それぞれのポインタとともにストアされ、それぞれのポ
インタは実質上それぞれのパケットの終わりにストアさ
れ、さらに、次のそれぞれのパケットへのそれぞれのポ
インタを用いてメモリ内の次のそれぞれのパケットをア
ドレスするステップをさらに含む、請求項9に記憶の方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/226,610 US4914652A (en) | 1988-08-01 | 1988-08-01 | Method for transfer of data between a media access controller and buffer memory in a token ring network |
US226,610 | 1988-08-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02100439A true JPH02100439A (ja) | 1990-04-12 |
Family
ID=22849626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1200179A Pending JPH02100439A (ja) | 1988-08-01 | 1989-07-31 | トークンリングネットワークにおいて用いるための方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4914652A (ja) |
EP (1) | EP0353927B1 (ja) |
JP (1) | JPH02100439A (ja) |
AT (1) | ATE143203T1 (ja) |
DE (1) | DE68927214T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677954A (ja) * | 1990-06-29 | 1994-03-18 | Digital Equip Corp <Dec> | 任意選択的ステータスエンコーディングを有する暗号処理装置及び方法 |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3742748A1 (de) * | 1987-12-17 | 1989-07-06 | Philips Patentverwaltung | Koppelfeld und koppelfeldsteuerung fuer einen vermittlungsknoten eines breitband-vermittlungssystems |
US5051985A (en) * | 1988-10-28 | 1991-09-24 | International Business Machines Corporation | Contention resolution in a communications ring |
JP2603717B2 (ja) * | 1989-03-09 | 1997-04-23 | 三菱電機株式会社 | サイクリックデータ伝送方法 |
JP2535615B2 (ja) * | 1989-08-14 | 1996-09-18 | 株式会社東芝 | デ―タ同期伝送方式 |
JPH03135133A (ja) * | 1989-10-20 | 1991-06-10 | Toshiba Corp | マルチメディア統合ネットワークシステム |
US5046182A (en) * | 1989-12-01 | 1991-09-03 | National Semiconductor Corporation | Code points for transferring data from a network transmission medium to a station on the network |
US5450564A (en) * | 1990-05-04 | 1995-09-12 | Unisys Corporation | Method and apparatus for cache memory access with separate fetch and store queues |
AU6287890A (en) * | 1990-05-08 | 1991-11-27 | Caterpillar Inc. | Fault tolerant serial communications network |
US5187709A (en) * | 1990-05-08 | 1993-02-16 | Caterpillar Inc. | Fault tolerant serial communications network |
JP3085311B2 (ja) * | 1990-05-25 | 2000-09-04 | 日本電信電話株式会社 | Fifoバッファ |
US5210749A (en) * | 1990-05-29 | 1993-05-11 | Advanced Micro Devices, Inc. | Configuration of srams as logical fifos for transmit and receive of packet data |
US5043981A (en) * | 1990-05-29 | 1991-08-27 | Advanced Micro Devices, Inc. | Method of and system for transferring multiple priority queues into multiple logical FIFOs using a single physical FIFO |
EP0459756A3 (en) * | 1990-05-29 | 1994-06-15 | Advanced Micro Devices Inc | Fiber distributed data interface network |
US5247626A (en) * | 1990-05-29 | 1993-09-21 | Advanced Micro Devices, Inc. | Fddi controller having flexible buffer management |
US5153884A (en) * | 1990-08-15 | 1992-10-06 | Allen-Bradley Company, Inc. | Intelligent network interface circuit |
US5159592A (en) * | 1990-10-29 | 1992-10-27 | International Business Machines Corporation | Network address management for a wired network supporting wireless communication to a plurality of mobile users |
JP2836283B2 (ja) * | 1991-04-11 | 1998-12-14 | 日本電気株式会社 | バッファ管理方式 |
US5241540A (en) * | 1991-07-31 | 1993-08-31 | International Business Machines Corporation | Reverse ordered control information transmission |
US5305321A (en) * | 1992-02-24 | 1994-04-19 | Advanced Micro Devices | Ethernet media access controller with external address detection interface and associated method |
US5351242A (en) * | 1992-04-14 | 1994-09-27 | Marian Kramarczyk | Method and apparatus for configuring and maintaining token ring networks |
US5539727A (en) * | 1992-04-14 | 1996-07-23 | Kramarczyk; Marian | Method and apparatus for configuring and maintaining token ring networks |
US5442633A (en) * | 1992-07-08 | 1995-08-15 | International Business Machines Corporation | Shortcut network layer routing for mobile hosts |
US5875442A (en) * | 1992-08-03 | 1999-02-23 | International Business Machines Corporation | Method and apparatus for enhancing access to a remote database employing dynamic buffer management |
US5434976A (en) * | 1992-09-28 | 1995-07-18 | Standard Microsystems Corporation | Communications controller utilizing an external buffer memory with plural channels between a host and network interface operating independently for transferring packets between protocol layers |
ATE171555T1 (de) * | 1993-07-09 | 1998-10-15 | Siemens Ag | Anordnung zur dezentralen steuerung des zugriffs von an einen bus angeschlossenen einheiten zum bus |
US5394390A (en) * | 1993-10-29 | 1995-02-28 | International Business Machines Corporation | FDDI network test adapter history store circuit (HSC) |
US5546539A (en) * | 1993-12-29 | 1996-08-13 | Intel Corporation | Method and system for updating files of a plurality of storage devices through propogation of files over a nework |
US5687316A (en) * | 1994-07-29 | 1997-11-11 | International Business Machines Corporation | Communication apparatus and methods having P-MAC, I-MAC engines and buffer bypass for simultaneously transmitting multimedia and packet data |
US5519701A (en) * | 1995-03-29 | 1996-05-21 | International Business Machines Corporation | Architecture for high performance management of multiple circular FIFO storage means |
EP0760501B1 (en) * | 1995-09-04 | 2002-02-20 | Hewlett-Packard Company, A Delaware Corporation | Data handling system with circular queue formed in paged memory |
US5819113A (en) * | 1996-06-06 | 1998-10-06 | Advanced Micro Devices, Inc. | Method of identifying end of pocket by writing the address of last data into the first location of the memory |
US5842003A (en) * | 1997-03-26 | 1998-11-24 | Unisys Corporation | Auxiliary message arbitrator for digital message transfer system in network of hardware modules |
US6061767A (en) * | 1997-12-18 | 2000-05-09 | Advanced Micro Devices, Inc. | Apparatus and method in a network interface device for storing status information contiguous with a corresponding data frame in a buffer memory |
US6373841B1 (en) * | 1998-06-22 | 2002-04-16 | Agilent Technologies, Inc. | Integrated LAN controller and web server chip |
US6304553B1 (en) | 1998-09-18 | 2001-10-16 | Lsi Logic Corporation | Method and apparatus for processing data packets |
US6622198B2 (en) * | 2000-08-31 | 2003-09-16 | United Memories, Inc. | Look-ahead, wrap-around first-in, first-out integrated (FIFO) circuit device architecture |
US7899066B2 (en) * | 2001-01-25 | 2011-03-01 | Alcatel Lucent | Distributed intelligence MAC protocols for DWDM ring networks |
JP2004186769A (ja) * | 2002-11-29 | 2004-07-02 | Toshiba Corp | 通信システム、通信制御方法、及び通信制御端末 |
US8060668B2 (en) * | 2004-09-08 | 2011-11-15 | Fisher-Rosemount Systems, Inc. | Low latency data packet reception and processing |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4652874A (en) * | 1984-12-24 | 1987-03-24 | Motorola, Inc. | Serial communication interface for a local network controller |
US4942515A (en) * | 1986-03-31 | 1990-07-17 | Wang Laboratories, Inc. | Serial communications controller with FIFO register for storing supplemental data and counter for counting number of words within each transferred frame |
-
1988
- 1988-08-01 US US07/226,610 patent/US4914652A/en not_active Expired - Lifetime
-
1989
- 1989-07-25 AT AT89307532T patent/ATE143203T1/de not_active IP Right Cessation
- 1989-07-25 DE DE68927214T patent/DE68927214T2/de not_active Expired - Fee Related
- 1989-07-25 EP EP89307532A patent/EP0353927B1/en not_active Expired - Lifetime
- 1989-07-31 JP JP1200179A patent/JPH02100439A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677954A (ja) * | 1990-06-29 | 1994-03-18 | Digital Equip Corp <Dec> | 任意選択的ステータスエンコーディングを有する暗号処理装置及び方法 |
JP2693881B2 (ja) * | 1990-06-29 | 1997-12-24 | ディジタル イクイプメント コーポレイション | 通信ネットワークで使用される暗号処理装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
US4914652A (en) | 1990-04-03 |
DE68927214D1 (de) | 1996-10-24 |
ATE143203T1 (de) | 1996-10-15 |
EP0353927A3 (en) | 1992-05-27 |
EP0353927B1 (en) | 1996-09-18 |
EP0353927A2 (en) | 1990-02-07 |
DE68927214T2 (de) | 1997-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4914652A (en) | Method for transfer of data between a media access controller and buffer memory in a token ring network | |
EP0459757B1 (en) | Network adapter | |
EP0076880B1 (en) | A local area contention network data communication system | |
US5764895A (en) | Method and apparatus for directing data packets in a local area network device having a plurality of ports interconnected by a high-speed communication bus | |
US4493021A (en) | Multicomputer communication system | |
US5247626A (en) | Fddi controller having flexible buffer management | |
US5247517A (en) | Method and apparatus for analyzing networks | |
US4780814A (en) | Global serial channel for microcontroller | |
US6122667A (en) | Method and integrated circuit for high-bandwidth network server interfacing to a local area network using CSMA/CD | |
JP3452590B2 (ja) | システムメモリからネットワークへのパケットに配列されるデータのフローを制御するネットワークアダプタおよびデータのフローを制御する方法 | |
US5463762A (en) | I/O subsystem with header and error detection code generation and checking | |
EP0147644B1 (en) | Token ring with secondary transmit opportunities | |
US5832310A (en) | Serial I/O channel having dependent and synchronous sources of control data and user defined data | |
US5058109A (en) | Exclusionary network adapter apparatus and related method | |
US5553302A (en) | Serial I/O channel having independent and asynchronous facilities with sequence recognition, frame recognition, and frame receiving mechanism for receiving control and user defined data | |
EP0453863A2 (en) | Methods and apparatus for implementing a media access control/host system interface | |
US5781745A (en) | High speed communication bus | |
EP0130206B1 (en) | Method and apparatus for bus contention resolution | |
US5119374A (en) | Method of and system for implementing multiple levels of asynchronous priority in FDDI networks | |
JPH02202246A (ja) | Fddiリングネットワークにおいて制限されたトークン動作を行なうための方法および装置 | |
US5235593A (en) | Ring latency timer | |
US4682326A (en) | Method and apparatus for maintaining a dynamic logical ring in a token passing lan | |
US5051986A (en) | Asynchronous priority select logic | |
GB2301996A (en) | Intermodular communications using system bus controllers | |
EP0459756A2 (en) | Fiber distributed data interface network |