JPH0196693A - Display controller - Google Patents
Display controllerInfo
- Publication number
- JPH0196693A JPH0196693A JP62254087A JP25408787A JPH0196693A JP H0196693 A JPH0196693 A JP H0196693A JP 62254087 A JP62254087 A JP 62254087A JP 25408787 A JP25408787 A JP 25408787A JP H0196693 A JPH0196693 A JP H0196693A
- Authority
- JP
- Japan
- Prior art keywords
- address
- screen
- video data
- display area
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 abstract description 14
- 238000006243 chemical reaction Methods 0.000 description 10
- 239000002131 composite material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 101100112083 Arabidopsis thaliana CRT1 gene Proteins 0.000 description 1
- 101100238301 Arabidopsis thaliana MORC1 gene Proteins 0.000 description 1
- 101100519629 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX2 gene Proteins 0.000 description 1
- 101100468521 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFX1 gene Proteins 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
区」υＹ豆
本発明は表示υ１”ＩＯ装置に関し、特に複数の画面デ
ータを合成して表示させる表示制御装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display υ1'' IO device, and particularly to a display control device that synthesizes and displays a plurality of screen data.
１兄呈Ｉ
従来、この極め表示制御装置では、ある映像の一部に他
の映像を挿入する際、ＣＲＴ （Ｃａｔｈｏｄｅｒａｙ
Ｔｕｂｅ ）等の表示画面に表示さゼる映像データを
記憶する記憶部にその挿入後の合成映像のデータを記憶
させておき、そのデータを読出して合成画面として表示
させるという方式を用いていた。Conventionally, in this ultimate display control device, when inserting another image into a part of a certain image, a CRT (Cathode Ray) is used.
A method was used in which the data of the composite video after insertion is stored in a storage unit that stores video data to be displayed on a display screen such as a tube, and the data is read out and displayed as a composite screen.
この場合、挿入する領域に対応する記憶部のアドレスに
挿入する映像データを書込む必要があり、挿入する映像
が大きければ大ぎいほど書込むデータも多くなり、映像
データを合成する時間も多くかかり、装置全体の処理速
度を落とす原因となっていた。また、合成する前の画面
に戻す時には、挿入する領域に対応する元のデータを他
の記憶部に書込んでおき、そのデータを読出して合成す
るという処理が行われていた。In this case, it is necessary to write the video data to be inserted to the address of the storage unit corresponding to the area to be inserted, and the larger the video to be inserted, the more data will be written, and the more time it will take to synthesize the video data. , which caused a reduction in the processing speed of the entire device. Furthermore, when returning to the screen before compositing, a process is performed in which the original data corresponding to the area to be inserted is written in another storage section, and the data is read out and composited.
したがって、挿入位置が頻繁に移動する画面や、表示内
容が頻繁に切換ねる画面においてはデータの復込み・読
出しも頻繁に行われるため、プロセッサの性能や挿入位
置の移動速度が低下するという欠点があった。Therefore, on screens where the insertion position frequently moves or where display contents change frequently, data is frequently retrieved and read, which has the disadvantage of reducing processor performance and the speed at which the insertion position moves. there were.
１旦立旦ｊ
本発明の目的は、簡単でかつ高速に画面の合成、移動及
び切操えを行うことができる表示制御装置を提供するこ
とである。An object of the present invention is to provide a display control device that can easily and quickly synthesize, move, and manipulate screens.
発明の構成
本発明の表示制御装置は、表示手段により表示される第
１のデータの一部の代りに第２のデータを表示させる表
示制御装置であって、前記第１のデータを記憶する第１
の記憶手段と、前記第２のデータを記憶する第２の記憶
手段と、前記第１の記憶手段のアドレスを指定する第１
のアドレス指定手段と、前記第２の記憶手段のアドレス
を指定する第２のアドレス指定手段と、前記表示手段上
の前記第２のデータの表示領域を指定する表示領域指定
手段と、前記第１のアドレス指定手段のアドレス値が前
記表示領域内を示す値になったときに前記第１のデータ
の代りに前記第２のデータを前記表示領域に表示させる
表示制御手段とを有することを特徴とする。Composition of the Invention The display control device of the present invention is a display control device that displays second data instead of a part of the first data displayed by a display means, wherein the display control device displays second data in place of a part of the first data displayed by a display means, 1
a second storage means for storing the second data, and a first storage means for specifying an address of the first storage means.
a second addressing means for specifying an address of the second storage means; a display area specifying means for specifying a display area for the second data on the display means; and display control means for displaying the second data in the display area instead of the first data when the address value of the address designating means becomes a value indicating inside the display area. do.
１里１ 以下、図面を用いて本発明の詳細な説明する。1 ri 1 Hereinafter, the present invention will be explained in detail using the drawings.
第１図は、本発明による表示制御装置の一実施例を示す
系統図であ゛る。図において、本発明の一実施例による
表示制御装置は、映像データアドレス発生回路７と、映
像データ記憶部５及び６と、変換レジスタ３及び４と、
セレクタ２と、ＣＲＴｌとを含んで構成されている。FIG. 1 is a system diagram showing an embodiment of a display control device according to the present invention. In the figure, a display control device according to an embodiment of the present invention includes a video data address generation circuit 7, video data storage units 5 and 6, conversion registers 3 and 4,
It is configured to include a selector 2 and a CRT1.
また、本実施例による表示制御装置は、表示領域レジス
タ９と、映像データアドレス発生回路１０と、アドレス
比較変換回路８と、フリップ７０ツブ１１とを含んで構
成されている。Further, the display control device according to this embodiment includes a display area register 9, a video data address generation circuit 10, an address comparison conversion circuit 8, and a flip 70 tab 11.
映像データアドレス発生回路７は、映像データ記憶部５
のアドレスを指定するものである。また、映像データ記
憶部５は図示せぬＣＰＵ （中央処理装置）からの映像
データを、配憶し、映像データアドレス発生回路７から
送出されたアドレス信号１３により指定されたアドレス
の映像データ５５を変換レジスタ３に送出するものであ
る。変換レジスタ３は映像データ５５を映像信号１４に
変換し、セレクタ２に送出するものである。ＣＲＴＩは
セレクタ２から送られてくる映像信号２２を画面に表示
するものである。The video data address generation circuit 7 is connected to the video data storage section 5.
This specifies the address of . Further, the video data storage unit 5 stores video data from a CPU (central processing unit), not shown, and outputs video data 55 at an address specified by an address signal 13 sent from the video data address generation circuit 7. It is sent to the conversion register 3. The conversion register 3 converts the video data 55 into a video signal 14 and sends it to the selector 2. The CRTI displays the video signal 22 sent from the selector 2 on the screen.
表示領域レジスタ９は図示せぬＣＰＵから送られてくる
画面上の表示領域を示す表示領域アドレスを指定するも
のであり、表示領域アドレス信号１２を送出する。また
、映像データアドレス発生回路１０は、表示領域レジス
タ９により指定される領域に表示する映像データ記憶部
６内の映像データのアドレスを図示せぬＣＰＵの指令に
応じて指定するものであり、アドレス信号１９を送出す
る。The display area register 9 specifies a display area address indicating a display area on the screen sent from a CPU (not shown), and sends out a display area address signal 12. Further, the video data address generation circuit 10 specifies the address of video data in the video data storage unit 6 to be displayed in the area designated by the display area register 9 in response to a command from a CPU (not shown). A signal 19 is sent out.
アドレス比較変換回路８は、映像データアドレス発生回
路７からのアドレス信号１３と、表示領域レジスタ９か
らの表示領域アドレス信号１２とを比較し、一致を示し
たときにセット信号１６を送出し、不一致°のときには
リセット信号１７を送出するものである。また、同時に
アドレス比較変換回路８はアドレス信号１３とアドレス
信号１２とが一致を示した場合においても、映像データ
アドレス発生回路１０からのアドレス信号１９とアドレ
ス信号１２とを比較し、表示領域アドレス信号１２で指
定される領域よりアドレス信号１９で指定されるデータ
量の方が大きいときにはリセット信号１７を送出する。The address comparison conversion circuit 8 compares the address signal 13 from the video data address generation circuit 7 and the display area address signal 12 from the display area register 9, and sends out a set signal 16 when a match is found, and sends out a set signal 16 when there is a match. A reset signal 17 is sent out when the time is .degree. At the same time, even if the address signal 13 and the address signal 12 match, the address comparison conversion circuit 8 compares the address signal 19 from the video data address generation circuit 10 with the address signal 12, and generates a display area address signal. When the amount of data specified by the address signal 19 is larger than the area specified by 12, a reset signal 17 is sent out.
映像データ記憶部６はアドレス比較変換回路８により指
定されたアドレス信号２０の映像データ６６を変換レジ
スタ４に送出するものである。変換レジスタ４は映像デ
ータ６６を映像信号１５に変換し、セレクタ２に送るも
のである。。The video data storage section 6 sends the video data 66 of the address signal 20 specified by the address comparison and conversion circuit 8 to the conversion register 4. The conversion register 4 converts the video data 66 into a video signal 15 and sends it to the selector 2. .
フリップ７０ツブ１１はセット端子Ｓにセット信号１６
が印加されるとセット状態になり、リセット端子Ｒにリ
セット信号１７が印加されるとリセット状態になるもの
である。またフリツプフロツプ１１はセレクタ２に出力
信号１８を送出し、セット状態にあるときにはセレクタ
２により映像信号１５を選択し、リセット状態にあると
きには映像信号１４を選択するものである。The flip 70 knob 11 connects the set signal 16 to the set terminal S.
When is applied, it enters the set state, and when the reset signal 17 is applied to the reset terminal R, it enters the reset state. Further, the flip-flop 11 sends an output signal 18 to the selector 2, and when in the set state, the selector 2 selects the video signal 15, and when in the reset state, the video signal 14 is selected.
次に第２図及び第３図を用いて本実施例の表示制御装２
の画面合成について説明する。第２図の（ａ＞において
は第１の画面５０内の領域６１に第２の画面を挿入した
合成画面の例を示す。また、第２図の（ｂ）においては
第１゛の画面５０内の領域６２に第３の画面を挿入した
合成画面の例を示す。Next, using FIGS. 2 and 3, the display control device 2 of this embodiment will be explained.
This section explains screen composition. FIG. 2(a) shows an example of a composite screen in which the second screen is inserted into the area 61 within the first screen 50. In addition, FIG. 2(b) shows the first screen 50. An example of a composite screen is shown in which a third screen is inserted into the area 62 inside.
第２図の（ａ＞及び（ｂ）のＩ’ｌ域６１及び６２に表
示する第１の画面及び第２の画面の夫々の映像データは
図示せぬＣＰＵから送られて、映像データ記憶部６の夫
々異なるアドレスに記憶される。The video data of the first screen and the second screen displayed in the I'l areas 61 and 62 in (a> and (b) of FIG. 2) are sent from a CPU (not shown) and stored in the video data storage section. 6, each of which is stored at a different address.
また、第３図に映像データ記憶部６のメモリマツプを示
す。図においてはアドレス領域Ｘに第２の画面の映像デ
ータが記憶されており、アドレス値１ｆｃＹに第３の画
面の映像データが記憶されている。本実施例はこれらア
ドレス領域Ｘ又はＹを映像データアドレス発生回路１０
からのアドレス信号１９により指定して読出し、表示領
域レジスタ９からのアドレス信＠１２で指定される領域
６１又は６２に表示させるものである。Further, FIG. 3 shows a memory map of the video data storage section 6. In the figure, the video data of the second screen is stored in the address area X, and the video data of the third screen is stored in the address value 1fcY. In this embodiment, these address areas
The data is specified and read out using the address signal 19 from the display area register 9, and displayed in the area 61 or 62 specified by the address signal @12 from the display area register 9.
つまり、図示せぬＣＰＵにより、映像データ記憶部５に
第１の画面の映像データを、映像データ記憶部６に第２
及び第３の画面の映像データを夫々記憶させておき、第
１の画面５０内のアドレスと、表示領域レジスタ９から
の表示領域アドレス信号１２のアドレスとが一致を示し
たときのみフリップ７０ツブ１１がセットされて第１の
画面の代りに第２又は第３の画面が表示されるのである
。That is, the CPU (not shown) stores the video data of the first screen in the video data storage section 5 and the video data of the second screen in the video data storage section 6.
The flip 70 knob 11 is stored only when the address in the first screen 50 and the address of the display area address signal 12 from the display area register 9 match. is set, and the second or third screen is displayed instead of the first screen.
このとき、表示領域アドレス信号１２で指定される表示
領域よりアドレス信号１９で指定されるデータ量の方が
大きいときには、フリップフロップ１１はリセット状態
であるため、第２又は第３の画面の映像データは表示さ
れず（合成されず）、第１の画面５０のまま表示される
。At this time, when the amount of data specified by the address signal 19 is larger than the display area specified by the display area address signal 12, the flip-flop 11 is in the reset state, so the video data of the second or third screen is is not displayed (not combined) and is displayed as the first screen 50.
したがって、第２図（ａ）の第１の画面５０内の領域６
１に第２の画面を挿入したい場合には、図示せぬＣＰＵ
から表示領域レジスタ９に第１の画面５０内の領域６１
に対応するアドレス値を書込んでおき、映像データアド
レス発生回路６に映像データ記憶部６内のアドレス領域
Ｘに対応するアドレス値を書込んでおけばよい。Therefore, the area 6 in the first screen 50 in FIG. 2(a)
If you want to insert a second screen into 1, the CPU (not shown)
From the display area register 9 to the area 61 in the first screen 50
The address value corresponding to the address area X in the video data storage section 6 may be written in the video data address generation circuit 6.
また、第２図（ｂ）の第１の画面５０内の領域６２に第
３の画面を挿入したい場合には、図示せぬＣＰＵから表
示領域レジスタ９に第１の画面５０内の領域６２に対応
するアドレス値を書込んでおき、映像データアドレス発
生回路６に映像データ記憶部６内のアドレス領域Ｙに対
応するアドレス値を書込んでおけばよい。In addition, when it is desired to insert a third screen into the area 62 within the first screen 50 in FIG. The corresponding address value may be written in advance, and the address value corresponding to the address area Y in the video data storage unit 6 may be written in the video data address generation circuit 6.
さらにまた、表示領域レジスタ９を書換えることにより
、第１の画面５０内の領域６１又は６２を高速にかつ簡
単に移動させることができるのである。Furthermore, by rewriting the display area register 9, the area 61 or 62 within the first screen 50 can be moved quickly and easily.
なお、以上は、２つの画面を合成した場合について説明
したが、同様の方式により表示領域とアドレス領域を夫
々数箇所指定することにより３つ以上の画面を合成する
ことができることは明らかである。Although the above description has been made regarding the case where two screens are combined, it is clear that three or more screens can be combined by specifying several display areas and address areas in a similar manner.
λ貝ｏｍ工
以上説明したように、本発明は、第１の画面の映像デー
タを指定するアドレスと、第２の画面の表示領域のアド
レスとを比較し、その結果に応じて第１及び第２の映像
データを切換えることにより簡単にかつ高速に画面の合
成、移動及び切換を行うことができるという効果がある
。As explained above, the present invention compares the address specifying the video data of the first screen with the address of the display area of the second screen, and depending on the result, By switching between the two video data, it is possible to easily and quickly synthesize, move, and switch screens.
第１図は本発明の実施例による表示制御ｌ装置の系統図
、第２図は本発明の実施例による表示制御装置の画面合
成の概略図、第３図は本発明の実施例による表示制御装
置に映像データ記憶部６のメモリマツプである。
主要部分の符号の説明
２・・・・・・セレクタ
８・・・・・・アドレス比較変換回路
９・・・・・・表示領域レジスタFIG. 1 is a system diagram of a display control device according to an embodiment of the present invention, FIG. 2 is a schematic diagram of screen composition of a display control device according to an embodiment of the present invention, and FIG. 3 is a display control diagram according to an embodiment of the present invention. This is a memory map of the video data storage section 6 in the device. Explanation of symbols of main parts 2...Selector 8...Address comparison conversion circuit 9...Display area register
Claims (1)
第２のデータを表示させる表示制御装置であつて、前記
第１のデータを記憶する第１の記憶手段と、前記第２の
データを記憶する第２の記憶手段と、前記第１の記憶手
段のアドレスを指定する第１のアドレス指定手段と、前
記第２の記憶手段のアドレスを指定する第２のアドレス
指定手段と、前記表示手段上の前記第２のデータの表示
領域を指定する表示領域指定手段と、前記第１のアドレ
ス指定手段のアドレス値が前記表示領域内を示す値にな
つたときに前記第１のデータの代りに前記第２のデータ
を前記表示領域に表示させる表示制御手段とを有するこ
とを特徴とする表示制御装置。A display control device that displays second data instead of part of the first data displayed by a display means, the display control device comprising: a first storage means for storing the first data; and a first storage means for storing the first data; and a first storage means for storing the first data; a second storage means for storing, a first addressing means for specifying an address of said first storage means, a second addressing means for specifying an address of said second storage means, and said display. a display area specifying means for specifying a display area of the second data on the means; and a display area specifying means for specifying a display area of the second data on the means, and a substitute for the first data when the address value of the first address specifying means reaches a value indicating inside the display area. and display control means for displaying the second data in the display area.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62254087A JPH0196693A (en) | 1987-10-08 | 1987-10-08 | Display controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62254087A JPH0196693A (en) | 1987-10-08 | 1987-10-08 | Display controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0196693A true JPH0196693A (en) | 1989-04-14 |
Family
ID=17260044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62254087A Pending JPH0196693A (en) | 1987-10-08 | 1987-10-08 | Display controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0196693A (en) |
-
1987
- 1987-10-08 JP JP62254087A patent/JPH0196693A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS646477B2 (en) | ||
| US4663619A (en) | Memory access modes for a video display generator | |
| JPS60220387A (en) | Raster scan display unit | |
| JPH0355832B2 (en) | ||
| JPH0876713A (en) | Display controller | |
| US6172686B1 (en) | Graphic processor and method for displaying a plurality of figures in motion with three dimensional overlay | |
| EP0068882B1 (en) | A crt display device with a picture-rearranging circuit | |
| EP0312720A2 (en) | Double buffered graphics design system | |
| US4748442A (en) | Visual displaying | |
| JPH0196693A (en) | Display controller | |
| JP2001136412A (en) | Gamma correction circuit for a plurality of video display devices | |
| JPH0443594B2 (en) | ||
| JPS61122690A (en) | Display controller | |
| JPS61143835A (en) | Data display system | |
| JPH0764524A (en) | Image display device | |
| JPH0540459A (en) | Display controller | |
| JPH0697389B2 (en) | Display controller | |
| JP3265791B2 (en) | OHP display device | |
| JPH01155392A (en) | Display controller | |
| JPH0567185A (en) | Picture display processing device | |
| JPH02154296A (en) | Video image scrolling system | |
| JPH08234725A (en) | Image access control method and image data controller | |
| JPH06301374A (en) | Image forming device | |
| JPH05265685A (en) | Multi-image display system | |
| JPS6113235B2 (en) |