JPH01924A - liquid crystal element - Google Patents
liquid crystal elementInfo
- Publication number
- JPH01924A JPH01924A JP62-156934A JP15693487A JPH01924A JP H01924 A JPH01924 A JP H01924A JP 15693487 A JP15693487 A JP 15693487A JP H01924 A JPH01924 A JP H01924A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- thin film
- film transistor
- dummy
- crystal element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 30
- 239000010409 thin film Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 32
- 125000006850 spacer group Chemical group 0.000 claims description 16
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 claims description 11
- 239000011521 glass Substances 0.000 description 18
- 239000010408 film Substances 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 5
- 239000011324 bead Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000004990 Smectic liquid crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、強誘電性液晶を用い、かつスイッチング素
子として薄膜トランジスタを用いた液晶素子に関する。DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to a liquid crystal element using ferroelectric liquid crystal and a thin film transistor as a switching element.
「従来の技術」
カイラルスメスチックＣ柑を呈する強誘電性液晶を用い
た液晶素子は、この強誘電性液晶が双安定状態を有し、
表示のメモリ性を持ち、かつ高速の応答性を備えている
ことから、メモリ形デイスプレィ、高速シャッタなどに
応用されつつあり、特にマトリックス画素構造を有し大
面積の表示を必要とする大容量デイスプレィには好適に
用いられろものとされている。そして、このような大面
積の表示を必要とする液晶素子には、通常各画素毎にス
イッチング素子として薄膜トランジスタが形成されてい
る。"Prior Art" A liquid crystal element using a ferroelectric liquid crystal exhibiting a chiral smectic C-type is characterized in that the ferroelectric liquid crystal has a bistable state.
Because it has display memory properties and high-speed response, it is being applied to memory-type displays, high-speed shutters, etc., especially large-capacity displays that have a matrix pixel structure and require a large display area. It is considered to be suitable for use in In a liquid crystal element that requires such a large display area, a thin film transistor is usually formed as a switching element for each pixel.
ところで、このような液晶素子にあっては、基板間の間
隔（以下セルギャップと呼称する）を均一にするのはも
とより、強誘電性液晶の双安定駆動特性の確保などのた
め、セルギャップを２μｍ程度の狭隙とする必要がある
。そして、２μｍ程度の狭隙を形成するための手段とし
て、例えば基板間に直径２μｍ程度のプラスチックビー
ズ、ガラスファイバなどのスペーサを散布し、これによ
り所望するセルギャップを得ることが考えられる。By the way, in such liquid crystal elements, in addition to making the spacing between the substrates (hereinafter referred to as cell gap) uniform, the cell gap is It is necessary to have a narrow gap of about 2 μm. As a means for forming a narrow gap of about 2 μm, it is conceivable to scatter spacers such as plastic beads or glass fibers with a diameter of about 2 μm between the substrates, thereby obtaining a desired cell gap.
［発明が解決しようとする問題点」
しかしながら上記の液晶素子にあっては、プラスチック
ビーズなどのスペーサにより基板間に所定厚の狭隙を形
成した場合、スペーサ自身の径の不均一や散布による分
布の不均一により、ギャップむらが生じて表示特性に悪
影響を及ぼすという恐れがあり、さらにはスペーサが薄
膜トランジスタ上に重なってこの薄膜トランジスタを破
壊せしめるという恐れがある。[Problems to be Solved by the Invention] However, in the above-mentioned liquid crystal device, when a narrow gap of a predetermined thickness is formed between the substrates using spacers such as plastic beads, the diameter of the spacer itself may be uneven or the distribution due to scattering may occur. Due to the non-uniformity of the spacer, there is a possibility that gap unevenness may occur, which may adversely affect the display characteristics.Furthermore, there is a possibility that the spacer overlaps the thin film transistor and destroys the thin film transistor.
この発明は上記事情に鑑みてなされたもので、強誘電性
液晶の双安定駆動特性を確保し得るセルギャップを有し
、良好な表示特性を備えた液晶素子を提供することを目
的とするものである。This invention was made in view of the above circumstances, and an object of the present invention is to provide a liquid crystal element having a cell gap capable of ensuring bistable driving characteristics of a ferroelectric liquid crystal and having good display characteristics. It is.
「問題点を解決するための手段」
この発明では、薄膜トランジスタを形成した基板上に該
薄膜トランジスタに対応するダミーを形成し、該ダミー
を基板間のスペーサとし、これによりセルギャップを所
定厚とすることを上記問題点の解決手段とした。"Means for Solving the Problem" In the present invention, a dummy corresponding to the thin film transistor is formed on a substrate on which the thin film transistor is formed, and the dummy is used as a spacer between the substrates, thereby making the cell gap a predetermined thickness. was adopted as a solution to the above problem.
したがって本発明の液晶素子にあっては、ダミーの厚さ
が薄膜トランジスタに対応し、これと同等に精度良く形
成されることから、液晶素子の全域に亙ってセルギャッ
プが均一になり、またダミーの厚さを所定厚とすること
により、セルギャップが例えば２μｍといった強誘電性
液晶の双安定駆動特性を確保し得る狭隙となる。Therefore, in the liquid crystal element of the present invention, the thickness of the dummy corresponds to that of a thin film transistor and is formed with the same precision, so that the cell gap becomes uniform over the entire area of the liquid crystal element, and the thickness of the dummy corresponds to that of a thin film transistor. By setting the thickness to a predetermined thickness, the cell gap becomes a narrow gap of, for example, 2 μm, which can ensure the bistable driving characteristics of the ferroelectric liquid crystal.
以下、この発明の液晶素子の一興体例を図面を参照して
説明する。なお、ここで説明する液晶素子は、画素電極
と薄膜トランジスタとの１組で構成された画素構成要素
がマトリックス状に多数形成されたもので、大容量のデ
イスプレィなどに適用されるものである。Hereinafter, an example of a liquid crystal element according to the present invention will be explained with reference to the drawings. Note that the liquid crystal element described here has a large number of pixel components each consisting of a pixel electrode and a thin film transistor formed in a matrix, and is applied to large-capacity displays and the like.
第１図において符号１は液晶素子であり、この液晶素子
１は一対のガラス製基板２．３と、これらガラス製基板
２．３にそれぞれ形成された透明電極４および画素電極
５．５・・・と、これら画素電極５．５・・・にそれぞ
れ対応して形成された薄膜トランジスタ６．６・・・と
、さらに薄膜トランジスタ６．６・・・に対応して形成
されたダミー７．７・・・と、ガラス製基板２．３間の
空隙に形成された液晶部８とから概略構成されたもので
ある。In FIG. 1, reference numeral 1 indicates a liquid crystal element, and this liquid crystal element 1 includes a pair of glass substrates 2.3, a transparent electrode 4 and a pixel electrode 5.5 formed on these glass substrates 2.3, respectively. . . . , thin film transistors 6. 6 . . . formed corresponding to these pixel electrodes 5. 5 . . . , and a liquid crystal section 8 formed in the gap between the glass substrates 2 and 3.
この液晶素子１において、ガラス製基板３内面には画素
電極５．５・・・がマトリックス状に配置されており、
これら画素電極５．５・・・の側部にはそれぞれスイッ
チング素子として薄膜トランジスタ６．６・・・が配置
されている。薄膜トランジスタ６は、周知の構成からな
るものであって、第２図に示すようにガラス製基板３上
に形成されたゲート電極９と、このゲート電極９を覆っ
て形成された第１の絶縁膜ｌＯと、この第１の絶縁膜ｉ
ｏ上に形成された半導体膜１１と、この半導体膜１１の
上方に形成されたソースＭ％Ｉ２およびドレイン電極１
３と、これらソース電極１２およびドレイン電極１３を
覆って形成された第２の絶縁膜１４と、この第２の絶縁
膜１４上でゲート電極９の直上の位置に形成されたライ
トシールド１５などから概略構成されたものである。In this liquid crystal element 1, pixel electrodes 5.5 are arranged in a matrix on the inner surface of the glass substrate 3.
Thin film transistors 6, 6, . . . are arranged as switching elements on the sides of these pixel electrodes 5, 5, . The thin film transistor 6 has a well-known configuration, and includes a gate electrode 9 formed on a glass substrate 3 and a first insulating film formed to cover the gate electrode 9, as shown in FIG. lO and this first insulating film i
The semiconductor film 11 formed on the semiconductor film 11, the source M%I2 and the drain electrode 1 formed above the semiconductor film 11
3, a second insulating film 14 formed to cover these source electrode 12 and drain electrode 13, and a light shield 15 formed directly above gate electrode 9 on this second insulating film 14. It is roughly structured.
ダミー７．７・・・は、上記薄膜トランジスタ６；６・
・・の近傍に配置されたらのであって、ガラス製基板２
．３間のスペーサとして設けられたものである。これら
ダミー７．７・・・は、それぞれ第２図に示すように画
素電極５に対応する偽画素電極１６と、この偽画素電極
Ｉ６の上に形成された偽薄膜トランジスタ■７とから構
成されたものである。Dummy 7.7... is the thin film transistor 6;
..., and the glass substrate 2
．． It is provided as a spacer between the three. These dummies 7, 7... are each composed of a false pixel electrode 16 corresponding to the pixel electrode 5 and a false thin film transistor 7 formed on this false pixel electrode I6, as shown in FIG. It is something.
偽薄膜トランジスタ１７は、上記薄膜トランジスタ６と
同様の構成を有し、該薄膜トランジスタ６の各要素にそ
れぞれ対応する要素からなるものであって、ゲート電極
９に対応する偽ゲート電極１８、第１の絶縁膜１０に対
応する偽絶縁膜１９、以下同様に偽半導体膜２０、偽ソ
ース−ドレイン電極２１、偽絶縁膜２２、偽ライトシー
ルド２３が順次積層されてなるものである。The pseudo thin film transistor 17 has the same configuration as the thin film transistor 6 described above, and includes elements corresponding to the respective elements of the thin film transistor 6, including a pseudo gate electrode 18 corresponding to the gate electrode 9, a first insulating film, A pseudo insulating film 19 corresponding to No. 10, a pseudo semiconductor film 20, a pseudo source-drain electrode 21, a pseudo insulating film 22, and a pseudo write shield 23 are similarly laminated in this order.
また、これらダミー７．７・・・は、画素電極５．５・
・・あるいは薄膜トランジスタ６．６・・・と短絡する
ことがないよう、いずれもガラス製基板３上で島状に孤
立して形成配置されたものである。さらに、ダミー７の
各要素は、対応する画素電極５あるいは薄膜トランジス
タ６の各要素とそれぞれ同一の厚さを有しており、これ
によってダミー７は、薄膜トランジスタ６に比して偽画
素電極１６の厚さに相当する分だけ厚いものとなってい
る。そして、このような構成のらとにガラス製基板２．
３間（正確には透明電極４とガラス製基板３との間）に
は、ダミー７．７・・・がスペーサとして配置され、こ
れによりセルギャップがダミー７．７・・・の厚さに相
当する一定の値となる。In addition, these dummies 7.7... are the pixel electrodes 5.5.
. . . or the thin film transistors 6, 6, . Further, each element of the dummy 7 has the same thickness as the corresponding pixel electrode 5 or each element of the thin film transistor 6, so that the dummy 7 has the same thickness as the false pixel electrode 16 compared to the thin film transistor 6. It is thicker to the extent that it is thicker. In addition to such a configuration, a glass substrate 2.
3 (more precisely, between the transparent electrode 4 and the glass substrate 3), a dummy 7.7... is placed as a spacer, so that the cell gap becomes the thickness of the dummy 7.7... A corresponding constant value is obtained.
また、この液晶素子１においてガラス製基板２．３間の
空隙には、カイラルスメクチックＣ相を呈する強誘電性
液晶が注入されて液晶部８が形成されている。ここで、
強誘電性液晶としては、ＭＢＲ−８、ＭＯＲＡ−８ある
いはＣ９−１０１４（商品名 ；チッソ（株）製）など
が用いられる。Further, in this liquid crystal element 1, a ferroelectric liquid crystal exhibiting a chiral smectic C phase is injected into the gap between the glass substrates 2 and 3 to form a liquid crystal portion 8. here,
As the ferroelectric liquid crystal, MBR-8, MORA-8, C9-1014 (trade name; manufactured by Chisso Corporation), etc. are used.
このような構成の液晶素子ｌを作製するには、まず常法
によってガラス製基板２の内面にＩＴＯ等からなる透明
電極４を、またガラス製基板３の内面に同じ＜ＩＴＯ等
からなる画素電極５．５・・・および偽画素電極Ｉ６．
１６・・・を形成する。この場合に偽画素電極１６．１
６・・・は、画素電極４．４・・・に対して適宜な間隔
を置いて形成配置される。In order to manufacture a liquid crystal element l having such a configuration, first, by a conventional method, a transparent electrode 4 made of ITO or the like is placed on the inner surface of the glass substrate 2, and a pixel electrode made of the same ITO or the like is placed on the inner surface of the glass substrate 3. 5.5... and false pixel electrode I6.
16... is formed. In this case, the false pixel electrode 16.1
6... are formed and arranged at appropriate intervals with respect to the pixel electrodes 4, 4....
次に、ガラス製基板３の内面に、画素電極５．５・・・
にそれぞれ対応せしめて薄膜トランジスタ６．６・・・
を形成する。また、これと同時に薄膜トランジスタ６．
６・・・に対応せしめて上記偽画素電極！６．１６・・
・上に、それぞれ偽薄膜トランジスタ１７．１７・・・
を形成してダミー７．７・・・とする。この場合に薄膜
トランジスタ６．６・・・の作製は、周知の技術により
各要素を順次積層ケることによってなされ、また偽薄膜
トランジスタ１７．１７・・・もこれと同様に各要素を
順次積層することによってなされる。そして、偽薄膜ト
ランジスタ１７．１７・・・を構成する各要素は、厚さ
あるいは形状等がそれぞれ精度良く形成され、したがっ
てこれら各要素を積層してなるダミー７．７・・・は全
で均一な厚さを有するものとなる。また、これらダミー
７．７・・・において、例えば偽絶縁膜１９の厚さは３
３０ｎｍ程度、偽半導体膜２０は２５０ｎｍ程度、偽ソ
ース−ドレイン電極２１は５６０ｎｍ程度、偽絶縁膜２
２は５５０ｎｏ＋程度などとされ、これによりダミ−７
全体としては２μｍ程度の所定の厚さとされる。Next, pixel electrodes 5.5...
Thin film transistors corresponding to 6.6...
form. At the same time, thin film transistor 6.
The above fake pixel electrode corresponds to 6...! 6.16...
・On top, pseudo thin film transistors 17.17...
is formed to form a dummy 7.7... In this case, the thin film transistors 6.6... are fabricated by sequentially stacking each element using a well-known technique, and the pseudo thin film transistors 17, 17... are similarly fabricated by sequentially stacking each element. done by. Each element constituting the pseudo thin film transistor 17.17... is formed with high accuracy in terms of thickness or shape, and therefore the dummy 7.7... formed by stacking these elements is uniform throughout. It becomes thick. Moreover, in these dummies 7, 7..., for example, the thickness of the false insulating film 19 is 3
The thickness of the pseudo semiconductor film 20 is about 250 nm, the thickness of the pseudo source-drain electrode 21 is about 560 nm, and the pseudo insulating film 2 is about 30 nm.
2 is considered to be around 550no+, which makes dummy-7
The overall thickness is about 2 μm.
次いで、ガラス製基板２の透明電極４を形成した側をガ
ラス製基板３に対向させ、上記ダミー７．７・・・をス
ペーサとし、これらダミー７．７・・・の上にＬ記ガラ
ス製基板２を載置し、さらにエポキシ系接着剤などから
なる図示しない封止材により基板外周部を封止固定して
両基板を貼着し、セルとする。この場合、セルギャップ
（正確には透明電極３、画素電極４．４・・・の厚さを
差し引いたものとなる）はスペーサ、すなわちダミー７
．７・・・の厚さによって定まる一定の値を取る。Next, the side of the glass substrate 2 on which the transparent electrode 4 is formed is opposed to the glass substrate 3, the dummies 7.7... are used as spacers, and the glass substrate L is placed on top of the dummies 7.7... The substrate 2 is mounted, and the outer periphery of the substrate is sealed and fixed using a sealing material (not shown) made of epoxy adhesive or the like, and both substrates are pasted together to form a cell. In this case, the cell gap (more precisely, the thickness of the transparent electrode 3, pixel electrode 4, 4, etc.) is the spacer, that is, the dummy 7.
．． 7. Takes a constant value determined by the thickness of...
その後、上記ガラス製基板２．３からなるセル内に強誘
電性液晶を注入して液晶部８を形成し、さらにこのセル
に図示しない偏光板等を設けて液晶素子ｌとする。Thereafter, a ferroelectric liquid crystal is injected into the cell made of the glass substrate 2.3 to form a liquid crystal section 8, and a polarizing plate (not shown) or the like is further provided in this cell to form a liquid crystal element 1.
このような液晶素子Ｉにあっては、各薄膜トランジスタ
６．６・・に対応して形成配置された複数のダミー７．
７・・・をスペーサとしているので、各ダミー７．７・
・・の厚さがそれぞれ精度良く形成されていることから
液晶素子ｌの全域に亙ってセルギャップが均一になる。In such a liquid crystal element I, a plurality of dummies 7.6 are formed and arranged corresponding to each thin film transistor 6.6.
7... is used as a spacer, so each dummy 7.7...
. . are formed with high precision, so that the cell gap becomes uniform over the entire area of the liquid crystal element l.
また、ダミー７の厚さを所定厚とすることにより、セル
ギャップを例えば２μｍといった強誘電性液晶の双安定
駆動特性を確保し得る狭隙とすることができる。さらに
、ダミー７．７・・・が薄膜トランジスタ６．６・・・
よりやや厚く（上記例では偽画素電極１６に相当する分
だけ厚く ）なっているため、薄膜トランジスタ６．６
・・・がガラス製基板２に押圧されて破壊されるという
不都合が防止される。Further, by setting the thickness of the dummy 7 to a predetermined thickness, the cell gap can be set to a narrow gap of, for example, 2 μm, which can ensure the bistable driving characteristics of the ferroelectric liquid crystal. Furthermore, the dummy 7.7... is the thin film transistor 6.6...
Because it is slightly thicker (in the above example, it is thicker by the amount corresponding to the false pixel electrode 16), the thin film transistor 6.6
The inconvenience of being pressed against the glass substrate 2 and being destroyed is prevented.
なお、上記例おいては、ダミー７．７・・・をそれぞれ
薄膜トランジスタ６．６・・・の近傍に形成配置したが
、これに限定されることなく、ダミー７．７・・・を任
意の位置に、さらに任意の個数形成配置してもよい。ま
た、上記例では、ダミー７を偽画素電極１６と偽薄膜ト
ランジスタ１７とから構成したが、偽薄膜トランジスタ
Ｉ７のみから構成してもよく、その場合に構成要素中の
−あるいは複数の要素を二重に積層するなどにより、ダ
ミ−７全体として薄膜トランジスタ６より厚く形成する
。In the above example, the dummies 7.7... were formed and arranged near the thin film transistors 6.6..., but the dummy 7.7... Further, an arbitrary number may be formed and arranged at the position. Further, in the above example, the dummy 7 is composed of the false pixel electrode 16 and the false thin film transistor 17, but it may be composed only of the false thin film transistor I7, and in that case, one or more of the constituent elements may be doubled. The dummy 7 as a whole is formed to be thicker than the thin film transistor 6 by stacking or the like.
「発明の効果」
以上説明したように、この発明の液晶素子は、薄膜トラ
ンジスタを形成した基板上に該薄膜トランジスタに対応
するダミーを形成し、該ダミーを基板間のスペーサとし
たものであるから、薄膜トランジスタに対応してダミー
の厚さが精度良く形成されることにより、液晶素子の全
域に亙ってセルギャップが均一になり、したがってギャ
ップむらに起因する表示特性の低下などを防止すること
ができる。また、ダミーの厚さを所定厚とすることによ
り、セルギャップを例えば２μ−といった強誘電性液晶
の双安定駆動特性を確保し得る狭隙とすることができ、
よって大面積の表示を必要とする大容量デイスプレィに
も好適に用いることができる。"Effects of the Invention" As explained above, in the liquid crystal element of the present invention, a dummy corresponding to the thin film transistor is formed on the substrate on which the thin film transistor is formed, and the dummy is used as a spacer between the substrates. By accurately forming the thickness of the dummy in accordance with this, the cell gap becomes uniform over the entire area of the liquid crystal element, and therefore it is possible to prevent deterioration of display characteristics due to gap unevenness. Furthermore, by setting the thickness of the dummy to a predetermined thickness, the cell gap can be set to a narrow gap of, for example, 2 μ-, which can ensure the bistable driving characteristics of the ferroelectric liquid crystal.
Therefore, it can be suitably used for large-capacity displays that require a large-area display.
さらに、この液晶素子では、ダミーが薄膜トランジスタ
より厚く形成されるので、薄膜トランジスタがガラス製
基板に押圧されて破壊されるという不都合を防止するこ
とができる。また、プラスチックビーズなどのスペーサ
を用いないため、これらスペーサの散布といった工程を
省いて生産コストの低減化を図ることができ、また該ス
ペーサが薄膜トランジスタ上に重なってこの薄膜トラン
ジスタを破壊せしめるといった不測の事故を防止するこ
ともできる。Furthermore, in this liquid crystal element, since the dummy is formed thicker than the thin film transistor, it is possible to prevent the inconvenience of the thin film transistor being pressed against the glass substrate and being destroyed. In addition, since spacers such as plastic beads are not used, production costs can be reduced by omitting the process of dispersing these spacers, and there is also the possibility of unforeseen accidents such as the spacer overlapping the thin film transistor and destroying the thin film transistor. It can also be prevented.
第１図および第２図はこの発明の液晶素子の一具体例を
示すもので、第１図は液晶素子の概略構成図、第２図は
薄膜トランジスタおよびダミーの概略構成図である。
■・・・・・・液晶素子、２．３・・・・・・ガラス製
基板、４・・・・・・透明電極、５・・・・・・画素電
極、６・・・・・・薄膜トランジスタ、７・・・・・・
ダミー、８・・・・・・液晶部。1 and 2 show a specific example of the liquid crystal element of the present invention. FIG. 1 is a schematic diagram of the structure of the liquid crystal element, and FIG. 2 is a schematic diagram of the structure of a thin film transistor and a dummy. ■...Liquid crystal element, 2.3...Glass substrate, 4...Transparent electrode, 5...Pixel electrode, 6... Thin film transistor, 7...
Dummy, 8...LCD section.
Claims (1)
、上記基板の少なくとも一方に薄膜トランジスタが形成
された液晶素子において、 上記薄膜トランジスタを形成した基板上に該薄膜トラン
ジスタに対応するダミーを形成し、該ダミーを基板間の
スペーサとしたことを特徴とする液晶素子。[Claims] In a liquid crystal element in which ferroelectric liquid crystal is injected into a gap between a pair of opposing substrates, and a thin film transistor is formed on at least one of the substrates, a substrate on which the thin film transistor is formed corresponds to the thin film transistor. 1. A liquid crystal element comprising: a dummy formed therein; and the dummy used as a spacer between substrates.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62156934A JPS64924A (en) | 1987-06-24 | 1987-06-24 | Liquid crystal element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62156934A JPS64924A (en) | 1987-06-24 | 1987-06-24 | Liquid crystal element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01924A true JPH01924A (en) | 1989-01-05 |
| JPS64924A JPS64924A (en) | 1989-01-05 |
Family
ID=15638547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62156934A Pending JPS64924A (en) | 1987-06-24 | 1987-06-24 | Liquid crystal element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS64924A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9077090B2 (en) | 2010-07-14 | 2015-07-07 | Yazaki Corporation | Earth cable connecting structure of shielded electric wire |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3048959C2 (en) * | 1980-12-24 | 1985-08-29 | Wieland-Werke Ag, 7900 Ulm | Method and device for producing a finned tube for heat exchangers or the like. |
| GB9827900D0 (en) * | 1998-12-19 | 1999-02-10 | Secr Defence | Spacers for cells having spaced opposed substrates |
| JP5151802B2 (en) * | 2008-08-25 | 2013-02-27 | カシオ計算機株式会社 | Light emitting device and manufacturing method thereof |
-
1987
- 1987-06-24 JP JP62156934A patent/JPS64924A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9077090B2 (en) | 2010-07-14 | 2015-07-07 | Yazaki Corporation | Earth cable connecting structure of shielded electric wire |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW509811B (en) | Liquid crystal display | |
| JPH11305239A (en) | Liquid crystal display device | |
| KR100811640B1 (en) | liquid crystal display devices | |
| TW200304564A (en) | Electro-optic device and electronic device | |
| JPH11183915A (en) | Active matrix type liquid crystal display device | |
| KR20030058166A (en) | Liquid crystal display device | |
| JPH01924A (en) | liquid crystal element | |
| JPH01271725A (en) | Liquid crystal element | |
| KR20040011670A (en) | Liquid Crystal Display Device And Method For Manufacturing The Same | |
| KR100577299B1 (en) | Liquid Crystal Display Device | |
| KR20040011671A (en) | Liquid Crystal Display Device | |
| TWI232981B (en) | Liquid crystal device, liquid-crystal-device production method | |
| TWI225558B (en) | Liquid crystal display and fabrication method thereof | |
| JPS60133493A (en) | Matrix type liquid crystal display | |
| JPH01923A (en) | liquid crystal element | |
| JPH01928A (en) | liquid crystal element | |
| JPS6361672B2 (en) | ||
| JPH1048643A (en) | Active matrix display device | |
| JPH09197415A (en) | Liquid crystal cell | |
| JP3519614B2 (en) | Liquid crystal display element, manufacturing method thereof, and liquid crystal display device | |
| JP3158111B2 (en) | Active matrix display device | |
| JPS60178482A (en) | Liquid crystal display unit | |
| JPH06347816A (en) | Liquid crystal display element | |
| JPH05289082A (en) | Liquid crystal display device | |
| JP2005017886A (en) | Liquid crystal display device |