JPH0191443A - マイクロ波集積回路用パッケージ - Google Patents
マイクロ波集積回路用パッケージInfo
- Publication number
- JPH0191443A JPH0191443A JP24815587A JP24815587A JPH0191443A JP H0191443 A JPH0191443 A JP H0191443A JP 24815587 A JP24815587 A JP 24815587A JP 24815587 A JP24815587 A JP 24815587A JP H0191443 A JPH0191443 A JP H0191443A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- high frequency
- frame
- ceramic member
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 85
- 239000004020 conductor Substances 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 description 18
- 238000007789 sealing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910000914 Mn alloy Inorganic materials 0.000 description 1
- PCEXQRKSUSSDFT-UHFFFAOYSA-N [Mn].[Mo] Chemical compound [Mn].[Mo] PCEXQRKSUSSDFT-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、マイクロ波増幅器などを収容するためのマイ
クロ波集積回路用セラミックパッケージに関するもので
ある。。
クロ波集積回路用セラミックパッケージに関するもので
ある。。
(従来の技術)
従来、マイクロ波集積回路を構成している増幅器等を収
容するセラミックパッケージとしては、例えば第3図に
示すように信号電極およびバイアス電圧供給用電極をパ
ターンニングした第1層セラミック基板2Aと、絶縁層
としての第2層のセラミック基板2Bとを積層してセラ
ミック枠体2を構成し、該セラミック枠体2の上には封
止用導体パターン6が設けられている。金属基体1はマ
イクロ波集積回路を装着する基板となるだけでなく、不
図示のケース等に固定するための基板を兼ねる。
容するセラミックパッケージとしては、例えば第3図に
示すように信号電極およびバイアス電圧供給用電極をパ
ターンニングした第1層セラミック基板2Aと、絶縁層
としての第2層のセラミック基板2Bとを積層してセラ
ミック枠体2を構成し、該セラミック枠体2の上には封
止用導体パターン6が設けられている。金属基体1はマ
イクロ波集積回路を装着する基板となるだけでなく、不
図示のケース等に固定するための基板を兼ねる。
セラミック枠体2の外部回路等と接続する側の外壁には
前記電極パターン周囲を除き、前記金属基体1と封止用
金属蓋体(不図示)と導通をとるための導体パターン7
が形成される。集積回路増幅器(不図示)は、枠体2で
囲まれた金属基体1の一領域5に取り付けられていて、
一方、枠体2には高周波入出力用電極パターン3A、
3Bやバイアス電圧供給用電極パターン4A、 4Bが
複数個、図示のように配置されている。すなわち枠体2
を構成する第1層のセラミック板2Aは、高周波用マイ
クロストリップ線路8、バイアス電圧供給用マイクロス
トリップ線路9および接地用導体パターン7Aを備えた
セラミック基板であり、枠体2を構成する第2層のセラ
ミック板2Bは接地用導体パターン7Bを備えた絶縁体
としてのセラミック基板である。
前記電極パターン周囲を除き、前記金属基体1と封止用
金属蓋体(不図示)と導通をとるための導体パターン7
が形成される。集積回路増幅器(不図示)は、枠体2で
囲まれた金属基体1の一領域5に取り付けられていて、
一方、枠体2には高周波入出力用電極パターン3A、
3Bやバイアス電圧供給用電極パターン4A、 4Bが
複数個、図示のように配置されている。すなわち枠体2
を構成する第1層のセラミック板2Aは、高周波用マイ
クロストリップ線路8、バイアス電圧供給用マイクロス
トリップ線路9および接地用導体パターン7Aを備えた
セラミック基板であり、枠体2を構成する第2層のセラ
ミック板2Bは接地用導体パターン7Bを備えた絶縁体
としてのセラミック基板である。
このようにして、マイクロ波集積回路増幅器と、高周波
出力用電極パターン3B、バイアス電圧供給用電極パタ
ーン4Bとはボンディングワイヤや金リボンによって電
気的に接続される。6は枠体2の上面に覆蓋される蓋部
材(不図示)を用いて、ハーメチックシールするための
封止用導体パターン、lOは金属基体lを不図示のケー
スに固定するためのねじ用の穴である。11は導体パタ
ーン3A、 3Bに接続され、不図示の外部回路等に接
続されるためのリードである。
出力用電極パターン3B、バイアス電圧供給用電極パタ
ーン4Bとはボンディングワイヤや金リボンによって電
気的に接続される。6は枠体2の上面に覆蓋される蓋部
材(不図示)を用いて、ハーメチックシールするための
封止用導体パターン、lOは金属基体lを不図示のケー
スに固定するためのねじ用の穴である。11は導体パタ
ーン3A、 3Bに接続され、不図示の外部回路等に接
続されるためのリードである。
上記説明のようにセラミックを積層形成した枠体からな
るパッケージでは、高周波用マイクロストリップ線路8
と、高周波入出力用電極パターン3A、 3Bと、リー
ド端子11とからなる高周波入力端子12(または高周
波出力端子13)から漏れたマイクロ波がセラミック枠
体2を介して高周波出力端子13 (または高周波入力
端子12)に発生したり、セラミック枠体2によるリン
グ共振により、高周波入出力端子間のアイソレーション
が劣化し、増幅回路の利得の低下や発振現象を招くなど
、特に数GHz以上で使用するマイクロ波集積回路を構
成している増幅器等の収容パッケージとしては不十分で
あった。さらに、セラミック枠体2の外壁に設けた接地
用導体パターン7は蓋部材を接地する上では効果がある
ものの、セラミックリングによる共振現象を助長するの
で、逆に設けない方がよいなど、上記説明の形態では、
パッケージの高周波化を図る上で困難を生じていた。
るパッケージでは、高周波用マイクロストリップ線路8
と、高周波入出力用電極パターン3A、 3Bと、リー
ド端子11とからなる高周波入力端子12(または高周
波出力端子13)から漏れたマイクロ波がセラミック枠
体2を介して高周波出力端子13 (または高周波入力
端子12)に発生したり、セラミック枠体2によるリン
グ共振により、高周波入出力端子間のアイソレーション
が劣化し、増幅回路の利得の低下や発振現象を招くなど
、特に数GHz以上で使用するマイクロ波集積回路を構
成している増幅器等の収容パッケージとしては不十分で
あった。さらに、セラミック枠体2の外壁に設けた接地
用導体パターン7は蓋部材を接地する上では効果がある
ものの、セラミックリングによる共振現象を助長するの
で、逆に設けない方がよいなど、上記説明の形態では、
パッケージの高周波化を図る上で困難を生じていた。
(発明が解決しようとする問題点)
本発明は、前述した従来の欠点を除去し、複雑な工程を
使用することなく、導電性材料を介して填め合わせ固着
一体化形成する簡単な構成と、接地用導体パターンを併
用することにより電磁シールド性を高めて30GHz帯
の超高周波まで高周波化した安価なマイクロ波集積回路
用パッケージを提供することにある。
使用することなく、導電性材料を介して填め合わせ固着
一体化形成する簡単な構成と、接地用導体パターンを併
用することにより電磁シールド性を高めて30GHz帯
の超高周波まで高周波化した安価なマイクロ波集積回路
用パッケージを提供することにある。
(問題点を解決するための手段)
本発明は、マイクロ波集積回路を取り付けた基体と、該
基体上に前記マイクロ波集積回路を取り囲んで設けられ
たセラミック枠体とを有するマイクロ波集積回路用パッ
ケージにおいて、尚記セラミック枠体が少なくとも一つ
の信号線路導体が貫通した第1セラミック部材と該第1
セラミック部材を挟む二つの第2のセラミック部材とか
ら成り、前記信号線路導体の両側に、前記セラミック枠
体の断面内に導電性材料を設ける。
基体上に前記マイクロ波集積回路を取り囲んで設けられ
たセラミック枠体とを有するマイクロ波集積回路用パッ
ケージにおいて、尚記セラミック枠体が少なくとも一つ
の信号線路導体が貫通した第1セラミック部材と該第1
セラミック部材を挟む二つの第2のセラミック部材とか
ら成り、前記信号線路導体の両側に、前記セラミック枠
体の断面内に導電性材料を設ける。
また前記第2のセラミック部材の上面および側面に導電
パターンを設け、該導電パターンと、セラミック枠体の
断面に設けられた前記導電性材料と、前記金属基体とが
互いに導通接続する。
パターンを設け、該導電パターンと、セラミック枠体の
断面に設けられた前記導電性材料と、前記金属基体とが
互いに導通接続する。
本発明のマイクロ波集積回路用パッケージによれば、高
周波信号端子部材とバイアス供給用端子を具備するセラ
ミック部材を、導電性材料を介して填め合わせ固着一体
化形成した単純なセラミック枠体構成と、接地用導電性
パターンを併用することによって、複雑な工程を使用す
ることなく、高周波入出力端子の電磁シールド性を高め
、セラミック枠体を介したマイクロ波の漏れに起因する
高周波特性の劣化を防止して、30GHz帯の超高周波
まで高周波化した安価なマイクロ波集積回路用パッケー
ジを提供できる。
周波信号端子部材とバイアス供給用端子を具備するセラ
ミック部材を、導電性材料を介して填め合わせ固着一体
化形成した単純なセラミック枠体構成と、接地用導電性
パターンを併用することによって、複雑な工程を使用す
ることなく、高周波入出力端子の電磁シールド性を高め
、セラミック枠体を介したマイクロ波の漏れに起因する
高周波特性の劣化を防止して、30GHz帯の超高周波
まで高周波化した安価なマイクロ波集積回路用パッケー
ジを提供できる。
(実施例)
以下に、図面を参照して本発明の実施例を具体的に説明
する。第1図(a)は本発明の一実施例の斜視図、第1
図(b)は第1図(a)のP−Qから見た側面図、第2
図は本発明の高周波特性の測定結果を示す図である。
する。第1図(a)は本発明の一実施例の斜視図、第1
図(b)は第1図(a)のP−Qから見た側面図、第2
図は本発明の高周波特性の測定結果を示す図である。
第1図(a)において、26は金属基体、14は高周波
用セラミック部材、23A、 23Bは高周波入出力用
マイクロストリップ線路の導体パターン、24A。
用セラミック部材、23A、 23Bは高周波入出力用
マイクロストリップ線路の導体パターン、24A。
24Bはバイアス電圧供給用マイクロストリップ線路の
導体パターン、18は高周波用セラミック部材14を除
いた枠体用セラミック部材、19はセラミック部材断面
に設けられた導電性材料、2OA、 208゜20Cは
導体パターン、21はマイクロ波集積回路搭載部、23
はシールリング、25はねじ穴、11はリード端子であ
る。
導体パターン、18は高周波用セラミック部材14を除
いた枠体用セラミック部材、19はセラミック部材断面
に設けられた導電性材料、2OA、 208゜20Cは
導体パターン、21はマイクロ波集積回路搭載部、23
はシールリング、25はねじ穴、11はリード端子であ
る。
高周波用セラミック部材14は、50Ωインピ一ダンス
整合されたマイクロストリップ線路の導体パターン23
Aおよび23Bに導通接続され、マイクロ波集積回路搭
載部21側に通じた導体パターン23Bを具備した方形
のセラミック基板15Aと、前記セラミック基板より小
さい方形の絶縁体としてのセラミック基板15Bとを線
路導体23A、 23Bの一部が露出するように積層し
て形成される。枠体18はバイアス電圧供給用導体パタ
ーン24Aおよび24Bに導通接続され、マイクロ波集
積回路搭載部21側に通じた導体パターン24Bを具備
したL字形の第1層のセラミック基板18Aに、絶縁体
としての第2層のセラミック基板18Bを導体パターン
24A、 24Bの一部が露出するように積層して形成
される。L字形のセラミック部材18には、あらかじめ
導体パターン24A、 24Bとセラミック基板18A
、 18Bとリード端子11とから成るバイアス供給
用端子22の絶縁を有する部分を除いたセラミックの面
を各面とも導通がとれるようにタングステン等の導電性
ペースト材料を用いて導電パターン2OA、 20B、
20Cを形成する。
整合されたマイクロストリップ線路の導体パターン23
Aおよび23Bに導通接続され、マイクロ波集積回路搭
載部21側に通じた導体パターン23Bを具備した方形
のセラミック基板15Aと、前記セラミック基板より小
さい方形の絶縁体としてのセラミック基板15Bとを線
路導体23A、 23Bの一部が露出するように積層し
て形成される。枠体18はバイアス電圧供給用導体パタ
ーン24Aおよび24Bに導通接続され、マイクロ波集
積回路搭載部21側に通じた導体パターン24Bを具備
したL字形の第1層のセラミック基板18Aに、絶縁体
としての第2層のセラミック基板18Bを導体パターン
24A、 24Bの一部が露出するように積層して形成
される。L字形のセラミック部材18には、あらかじめ
導体パターン24A、 24Bとセラミック基板18A
、 18Bとリード端子11とから成るバイアス供給
用端子22の絶縁を有する部分を除いたセラミックの面
を各面とも導通がとれるようにタングステン等の導電性
ペースト材料を用いて導電パターン2OA、 20B、
20Cを形成する。
また、高周波用セラミック部材14には、あらかじめマ
イクロストリップ線路導体23A、 23Bの両側の端
子側面のセラミック面とセラミック基板15Bの上面と
をメタライズする。
イクロストリップ線路導体23A、 23Bの両側の端
子側面のセラミック面とセラミック基板15Bの上面と
をメタライズする。
高周波用セラミック部材14とL字形のセラミック部材
18との端面に、導電材料、例えばモリブデン・マンガ
ン合金の導電ペーストを塗布し、填め合わせ接合するこ
とによって方形の枠体を形成する。この後、焼成しセラ
ミック化してハーメチックシールする。これによって、
高周波用セラミック部材14は、L字形のセラミック部
材18から導電性材料19および導電パターン2OA、
20B、 20Cによってシールドされた形状となる
。
18との端面に、導電材料、例えばモリブデン・マンガ
ン合金の導電ペーストを塗布し、填め合わせ接合するこ
とによって方形の枠体を形成する。この後、焼成しセラ
ミック化してハーメチックシールする。これによって、
高周波用セラミック部材14は、L字形のセラミック部
材18から導電性材料19および導電パターン2OA、
20B、 20Cによってシールドされた形状となる
。
この方形形状となった枠体27は、マイクロ波集積回路
(不図示)を搭載する領域である搭載部21を有するよ
うに金属基体26にろう付けされる。
(不図示)を搭載する領域である搭載部21を有するよ
うに金属基体26にろう付けされる。
次に、ハーメチックシールするために金属性のシールリ
ング23を枠体27の上面にろう付けする。
ング23を枠体27の上面にろう付けする。
線路導体23A、 24Bには外部回路等と接続される
ためのリード11がろう付けされている。
ためのリード11がろう付けされている。
このようにして、マイクロ波集積回路の信号端子やバイ
アス端子はワイヤやリボンによって線路導体238.2
4Bに接続され、金属性蓋部材によってハーメチック封
止され、不図示のケース等にねじ穴を利用して固定され
る。その結果、蓋部材(不図示)、シールリング23、
導電パターン2OA、 20B。
アス端子はワイヤやリボンによって線路導体238.2
4Bに接続され、金属性蓋部材によってハーメチック封
止され、不図示のケース等にねじ穴を利用して固定され
る。その結果、蓋部材(不図示)、シールリング23、
導電パターン2OA、 20B。
20Cおよび導電性材料19は接地基板としての金属基
体26にすべて導通ずることになる。
体26にすべて導通ずることになる。
(発明の効果)
以上説明したように、セラミック枠体を使用しているに
もかかわらず、高周波用セラミック部材14とL字形の
セラミック部材1日の誘電体部が、導電性材料19と導
体パターン2OA、 20B、 20Cと電磁的にシー
ルドされるので、従来のセラミックパッケージで問題で
あった高周波入力端子Aからの漏洩電磁波がセラミック
枠体を介して、またはセラミック枠体のリング形状に起
因して高周波用セラミック部材14に不要な電磁波が発
生する現象を抑止できるので、パッケージの高周波化が
期待される。
もかかわらず、高周波用セラミック部材14とL字形の
セラミック部材1日の誘電体部が、導電性材料19と導
体パターン2OA、 20B、 20Cと電磁的にシー
ルドされるので、従来のセラミックパッケージで問題で
あった高周波入力端子Aからの漏洩電磁波がセラミック
枠体を介して、またはセラミック枠体のリング形状に起
因して高周波用セラミック部材14に不要な電磁波が発
生する現象を抑止できるので、パッケージの高周波化が
期待される。
そこで、上記説明に従って製作したパッケージの特性を
第2図に示す。本発明のパッケージは、30GHz帯に
おいても、挿入損失が劣化せず、信号端子間アイソレー
ションが30数dB以上と高アイソレーシヨン化を達成
していることがわかる。
第2図に示す。本発明のパッケージは、30GHz帯に
おいても、挿入損失が劣化せず、信号端子間アイソレー
ションが30数dB以上と高アイソレーシヨン化を達成
していることがわかる。
従来のセラミックパッケージをマイクロ波集積回路増幅
器に適用した場合では、数GHzになるとパッケージの
信号端子間アイソレーション低化により発振等の問題を
生じた。
器に適用した場合では、数GHzになるとパッケージの
信号端子間アイソレーション低化により発振等の問題を
生じた。
本発明のパッケージをマイクロ波集債回路増幅器に適用
すると、上記問題が生ぜず、マイクロ波集積回路増幅器
の特性を損なうことなくパッケージングでき、上記説明
の電磁シールド効果が有効であることがわかる。
すると、上記問題が生ぜず、マイクロ波集積回路増幅器
の特性を損なうことなくパッケージングでき、上記説明
の電磁シールド効果が有効であることがわかる。
したがって、本発明のパッケージを用いれば、複雑な工
程を使用することなく、高周波入出力端子およびセラミ
ック誘電体枠体の電磁シールド性を高め、セラミック枠
体を介したマイクロ波の漏れに起因する高周波特性の劣
化を防止して、306H2帯の超高周波まで高周波化し
た安価なマイクロ波集積回路用パッケージを提供できる
。
程を使用することなく、高周波入出力端子およびセラミ
ック誘電体枠体の電磁シールド性を高め、セラミック枠
体を介したマイクロ波の漏れに起因する高周波特性の劣
化を防止して、306H2帯の超高周波まで高周波化し
た安価なマイクロ波集積回路用パッケージを提供できる
。
ここでは、高周波端子2箇所とバイアス供給端子2箇所
を有するパッケージについて説明したが、発振器等に適
用した高周波端子1箇所、バイアス供給端子1箇所を有
するパッケージの場合や、ミキサー等に適用した高周波
端子3箇所、バイアス供給端子1箇所から2箇所の場合
についても、同様の効果が期待できることは明らかであ
る。
を有するパッケージについて説明したが、発振器等に適
用した高周波端子1箇所、バイアス供給端子1箇所を有
するパッケージの場合や、ミキサー等に適用した高周波
端子3箇所、バイアス供給端子1箇所から2箇所の場合
についても、同様の効果が期待できることは明らかであ
る。
また、バイアス供給用端子を兼ねた入出力高周波端子を
有するパッケージの場合についても、同様の効果が期待
できることは明らかである。
有するパッケージの場合についても、同様の効果が期待
できることは明らかである。
第1図(a)は本発明のパッケージの構成を示す斜視図
、 第1図(b)は第1図(a)に示す本発明のパッケージ
のP−Qから見た、すなわち高周波入力端子側から見た
側面図、 第2図は本発明パッケージの高周波特性の測定結果を示
す図、 第3図は従来のパッケージの斜視図である。 1・・・金属基体 2・・・セラミック枠体
2A・・・第1層のセラミック板 2B・・・第2層のセラミック板 3A、 3B・・・高周波入出力用電極パターン4^、
4B・・・バイアス電圧供給用電極パターン5・・・
金属基本1の一領域 6・・・封止導体パターン 7・・・導体パターン7
^、 7B・・・接地用導体パターン8・・・高周波マ
イクロストリップ線路9・・・マイクロストリップ線路 10・・・ねじ穴 11・・・リード端子1
2・・・高周波入力端子 13・・・高周波出力端子
14A・・・高周波入力端子用セラミック部材14B・
・・高周波出力端子用セラミック部材15A、 15B
・・・セラミック基板18・・・L字形のセラミック部
材 18A・・・第1層のセラミック基板 18B・・・第2層のセラミック基板 19・・・導電性材料 2OA、 20B、 20C・・・導電パターン21・
・・マイクロ波集積回路搭載部 22・・・バイアス供給用端子 23・・・シールリング 23A、 23B・・・高周波用入出力用導体パターン
24A、 24B・・・バイアス電圧供給用導体パター
ン25・・・ねじ 26・・・金属基体
27・・・枠体
、 第1図(b)は第1図(a)に示す本発明のパッケージ
のP−Qから見た、すなわち高周波入力端子側から見た
側面図、 第2図は本発明パッケージの高周波特性の測定結果を示
す図、 第3図は従来のパッケージの斜視図である。 1・・・金属基体 2・・・セラミック枠体
2A・・・第1層のセラミック板 2B・・・第2層のセラミック板 3A、 3B・・・高周波入出力用電極パターン4^、
4B・・・バイアス電圧供給用電極パターン5・・・
金属基本1の一領域 6・・・封止導体パターン 7・・・導体パターン7
^、 7B・・・接地用導体パターン8・・・高周波マ
イクロストリップ線路9・・・マイクロストリップ線路 10・・・ねじ穴 11・・・リード端子1
2・・・高周波入力端子 13・・・高周波出力端子
14A・・・高周波入力端子用セラミック部材14B・
・・高周波出力端子用セラミック部材15A、 15B
・・・セラミック基板18・・・L字形のセラミック部
材 18A・・・第1層のセラミック基板 18B・・・第2層のセラミック基板 19・・・導電性材料 2OA、 20B、 20C・・・導電パターン21・
・・マイクロ波集積回路搭載部 22・・・バイアス供給用端子 23・・・シールリング 23A、 23B・・・高周波用入出力用導体パターン
24A、 24B・・・バイアス電圧供給用導体パター
ン25・・・ねじ 26・・・金属基体
27・・・枠体
Claims (1)
- 【特許請求の範囲】 1、マイクロ波集積回路を取り付けた基本と、該基体上
に前記マイクロ波集積回路を取り囲んで設けられたセラ
ミック枠体とを有するマイクロ波集積回路用パッケージ
において、前記セラミック枠体が少なくとも一つの信号
線路導体が貫通した第1セラミック部材と該第1セラミ
ック部材を挟む二つの第2のセラミック部材とから成り
、前記信号線路導体の両側に、前記セラミック枠体の断
面内に導電性材料を設けたことを特徴とするマイクロ波
集積回路用パッケージ。 2、前記第2のセラミック部材の上面および側面に導電
パターンを設け、該導電パターンと、セラミック枠体の
断面に設けられた前記導電性材料と、前記金属基体とが
互いに導通接続することを特徴とする特許請求の範囲第
1項記載のマイクロ波集積回路用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24815587A JPH0191443A (ja) | 1987-10-02 | 1987-10-02 | マイクロ波集積回路用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24815587A JPH0191443A (ja) | 1987-10-02 | 1987-10-02 | マイクロ波集積回路用パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0191443A true JPH0191443A (ja) | 1989-04-11 |
Family
ID=17174038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24815587A Pending JPH0191443A (ja) | 1987-10-02 | 1987-10-02 | マイクロ波集積回路用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0191443A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5091339A (en) * | 1990-07-23 | 1992-02-25 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming vias and channels in multilayer electrical interconnects |
US5221860A (en) * | 1991-02-19 | 1993-06-22 | At&T Bell Laboratories | High speed laser package |
-
1987
- 1987-10-02 JP JP24815587A patent/JPH0191443A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5091339A (en) * | 1990-07-23 | 1992-02-25 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming vias and channels in multilayer electrical interconnects |
US5221860A (en) * | 1991-02-19 | 1993-06-22 | At&T Bell Laboratories | High speed laser package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
WO1997001872A1 (en) | Microwave circuit, capped microwave circuit and use thereof in a circuit arrangement | |
JPH11214556A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
JPH10303333A (ja) | 高周波用パッケージ | |
JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
JPH0191443A (ja) | マイクロ波集積回路用パッケージ | |
JP3178452B2 (ja) | 半導体装置用パッケージとその実装構造 | |
JP3618046B2 (ja) | 高周波回路用パッケージ | |
JPH05199019A (ja) | 高周波回路パッケージ | |
JP2004214584A (ja) | 高周波用パッケージ | |
JPH1022415A (ja) | 高周波用半導体装置 | |
JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
JP2001230342A (ja) | 高周波回路部品搭載用基板の実装構造 | |
JPH043121B2 (ja) | ||
JP3600729B2 (ja) | 高周波回路用パッケージ | |
JPH06232608A (ja) | 複合マイクロ波回路モジュール | |
JP2000183230A (ja) | 高周波回路用パッケージの実装構造 | |
JP2002111329A (ja) | 誘電体共振器およびフィルタ | |
JP4237517B2 (ja) | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 | |
JP4095263B2 (ja) | 高周波パッケージ | |
JPH11163185A (ja) | 高周波半導体素子用パッケージ | |
JPH066550Y2 (ja) | マイクロ波/ミリ波モジユ−ル構造 |