JPH018061Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は、電話局からの局線を収容する主装置
と、主装置へ接続された複数のボタン電話機とか
らなるボタン電話装置の改良に関するものであ
る。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to an improvement of a button telephone device consisting of a main device accommodating a central office line from a telephone office and a plurality of button telephones connected to the main device. It is.

〔従来技術〕[Prior art]

一般にボタン電話装置においては、交換用のク
ロスポイントを有するマトリクス回路と、商用電
源の停電時に局線を停電用ボタン電話機へ強制的
に接続する停電通話リレーとを備えており、ボタ
ン電話機が局線と通話中に停電を生ずれば、バツ
クアツプ用の電池電源によりクロスポイントのオ
ン状態を維持したうえ、終話に応じてクロスポイ
ントをオフとし、かつ、停電通話リレーを復旧さ
せ、局線を停電用ボタン電話機へ直接々続するも
のとなつている。 In general, button telephone equipment is equipped with a matrix circuit with cross points for replacement, and a power outage call relay that forcibly connects the central office line to the power outage button telephone in the event of a commercial power outage. If a power outage occurs during a call, the backup battery power is used to keep the crosspoint on, and when the call ends, the crosspoint is turned off, the power outage call relay is restored, and the central office line is disconnected from the power outage. It is designed to be connected directly to a private button telephone.

しかし、従来においては、クロスポイントのオ
フと停電通話リレーの復旧とを同時に行なつてお
り、局線が複数の場合、局線毎に各個別の停電用
ボタン電話機が定められているため、今まで通話
していた局線と終話に応じて接続される局線とが
同一とは限らず、クロスポイントの復旧時間と停
電通話リレーの復旧時間との関係上、マトリクス
回路により局線相互間が瞬間的に橋路され、交換
機側に対して悪影響を与えるおそれを生じてい
た。 However, in the past, the crosspoint was turned off and the power outage call relay was restored at the same time, and if there were multiple office lines, a separate button telephone for power outage was established for each office line. The central office line that was used for the call up until the end of the call may not be the same as the central office line that is connected when the call is terminated, and due to the relationship between the cross point recovery time and the power outage call relay recovery time, the matrix circuit is used to connect the central office line between the central office lines. was momentarily bridged, creating the risk of having a negative impact on the switching equipment side.

また、停電が長時間に及ぶ場合には、電池電源
の端子電圧以下に応じ、装置に対する電源供給を
自動的に停止するものとなつており、この際、ク
ロスポイントの復旧と停電通話リレーの復旧とが
同時に行なわれるため、前述と同様に局線相互間
の橋絡がなされ、この場合にも交換機側に対して
悪影響を与えるおそれを生じている。 In addition, if the power outage lasts for a long time, the power supply to the device will be automatically stopped depending on the terminal voltage of the battery power supply or lower, and in this case, the cross point will be restored and the power outage call relay will be restored. Since this is done at the same time, the central office lines are bridged as in the case described above, and in this case as well, there is a risk that the exchange side will be adversely affected.

〔考案の概要〕[Summary of the idea]

本考案は、従来のかゝる問題を一挙に解決する
目的を有し、ボタン電話機の通話終了または電池
電源からの電源供給停止による局線通話の切断に
応じて前記クロスポイントをオフとする回路と、
局線通話の切断に応じてスタートするタイマー
と、このタイマーのタイムアツプにより局線通話
を行なつていたボタン電話機をあらかじめ定めた
局線へ交換用のクロスポイントを介さずに接続す
る回路とを備え、クロスポイントをオフとした後
にボタン電話機へ局線を接続するものとし、局線
相互間の橋絡発生を完全に阻止した極めて効果的
な、ボタン電話装置を提供するものである。 The present invention aims to solve these conventional problems at once, and includes a circuit that turns off the crosspoint in response to the termination of a telephone call on a key telephone or the disconnection of a central office line telephone call due to the interruption of power supply from the battery power supply. ,
It is equipped with a timer that starts in response to disconnection of a telephone call on the central office line, and a circuit that connects the key telephone that was making the telephone call to a predetermined central office line without going through a replacement crosspoint when the timer expires. To provide an extremely effective key telephone device in which the central office line is connected to the key telephone after the cross point is turned off, and the generation of bridges between the central telephone lines is completely prevented.

〔実施例〕〔Example〕

以下、実施例を示す図によつて本考案の詳細を
説明する。 Hereinafter, details of the present invention will be explained with reference to figures showing embodiments.

第１図は、主装置KSUのブロツク図であり、
局線CO₁〜CO₅が収容され、局線CO₁を代表とし
て示すとおり、本電話機TEL_nとの切分器K_tを介
したうえ、ダイヤルパルス送出用の接点di、側路
用の接点ds¹、保留音送出用の接点ｈおよび、ダ
イヤルバツクトーン送出用の接点ds²を経て、交
換接続用のマトリクス回路へ接続されており、ク
ロスポイント用接点xpのオンに応じ、ループ電
流検出用の通話監視リレーL₁〜L₂を介しあるい
は直接、ボタン電話機（以下、電話機）ST₁〜
ST₁₆へ各個別の通話線により接続されるものと
なつている。 Figure 1 is a block diagram of the main unit KSU.
The office lines CO ₁ to _{CO 5} are accommodated, and as the office line CO ₁ is shown as a representative, it is connected to this telephone TEL _n via a disconnector K _t , as well as a contact di for sending dial pulses, and a contact for a bypass. It is connected to the matrix circuit for exchange connection via ds ¹ , contact h for sending hold tone, and contact ds ² for sending dialback tone, and when cross point contact xp is turned on, it is connected to the matrix circuit for loop current detection. via call monitoring relays L ₁ ~ _{L 2} or directly, button telephones (hereinafter referred to as telephones) ST ₁ ~
Each is connected to ST ₁₆ by a separate telephone line.

また、切分器K_tと接点diとの間には、着信検出
回路RDTが接続され、局線からの呼出信号を検
出するものになつていると共に、DP送出回路
DPSが接点di、ds¹、ds²を制御し、ダイヤルパル
スの送出を行なうものとなつており、接点ｈに対
しては、保留音送出回路HTSおよび保留音発生
回路HTGが設けてあり、同回路HTGにより発生
したメロデイ等の保留音を保留音送出回路HTS
が接点ｈを介し、局線へ送出するものとなつてい
るうえ、接点ds²に対しては、ダイヤルバツクト
ーン送出回路DBSおよびダイヤルバツクトーン
発生回路DBGが設けてあり、同回路DBGにより
発生したダイヤルバツクトーンをダイヤルバツク
トーン送出回路DBSが接点ds²を介し、発信状態
となつた電話機STへ送出するものとなつている。 In addition, an incoming call detection circuit RDT is connected between the disconnector K _t and the contact di, and is used to detect a paging signal from the central office line, as well as a DP sending circuit.
The DPS controls the contacts di, ds ¹ , and ds ² and sends out dial pulses, and the contact h is equipped with a hold music sending circuit HTS and a hold music generating circuit HTG. On-hold music, such as a melody, generated by the circuit HTG is sent to the on-hold music sending circuit HTS.
is sent to the office line via contact h, and contact ds ² is equipped with a dial back tone sending circuit DBS and a dial back tone generating circuit DBG. The dialback tone sending circuit DBS sends the dialback tone to the telephone ST which is in the outgoing state via contact ^ds2 .

一方、マイクロプロセツサ等のプロセツサ
CPUとメモリMMとからなる制御部CNT_nが設
けられ、着信検出回路RDTの検出々力を受け取
ると共に、伝送制御回路SRC、伝送回路SRKお
よび各個別に電話機ST₁〜ST₁₆へ接続された信
号線を介し、電話機ST₁〜ST₁₆とデータ信号の
同時送受信を行ない、電話機ST₁〜ST₁₆からの
操作データを受け取り、これらに基づいて制御上
の判断を行なつたうえ、DP送出回路DPS、保留
音送出回路HTS、接点xpと対応した各リレーXP
を駆動するラツチ回路等を含むリレー制御回路
DR₁、停電用電話機ST₁〜ST₅を商用電源の停電
時に局線CO₁〜CO₅へ各個別にクロスポイントお
よびリレーL₁〜L₅を介さずに接続する接点f₁〜f₅
と対応した停電通話リレーF₁〜F₅を駆動するラ
ツチ回路等を含むリレー制御回路DR₂、電話機
ST₁〜ST₁₆に対して内線ダイヤルトーン、内線
話中音、ウエイテイングトーン、内線呼出音等を
送出するトーン発生回路TSG、および、ドアホ
ン制御回路DPCを制御すると共に、電話機ST₁〜
ST₁₆に対し、制御データの送出を行なうものと
なつている。 On the other hand, processors such as microprocessors
A control unit CNT _n consisting of a CPU and a memory MM is provided, and receives the detection power of the incoming call detection circuit RDT, and also receives signals connected to the transmission control circuit SRC, the transmission circuit SRK, and each of the telephones ST ₁ to ST ₁₆ individually. It simultaneously transmits and receives data signals to and from the telephones ST ₁ to _{ST 16} via the wire, receives operation data from the telephones ST ₁ to ST ₁₆ , makes control decisions based on these, and then sends the data to the DP sending circuit DPS. , hold music sending circuit HTS, contact xp and corresponding relays XP
Relay control circuit including latch circuit etc. that drives
DR ₁ , contacts f 1 to f 5 that connect the power outage telephones ST ₁ to _{ST 5} to the central office lines CO ₁ to _{CO 5} during a commercial power outage without going through cross points and relays L ₁ to _{L 5 .}
A relay control circuit DR ₂ including a latch circuit etc. that drives the corresponding power outage call relays F ₁ to _{F 5} , and a telephone set.
Controls the tone generation circuit TSG that sends an extension dial tone, extension busy tone, waiting tone, extension ring tone, etc. to ST ₁ to ST ₁₆ , and the door phone control circuit DPC, and also controls the telephone set ST ₁ to ST 16.
It is designed to send control data to ST ₁₆ .

なお、メモリMMは、固定メモリROMおよび
可変メモリRAMからなり、固定メモリROMに
は命令が格納され、これをプロセツサCPUが実
行し、各種の判断および制御を行なうものになつ
ていると共に、可変メモリRAMは、複数のエリ
ヤに分割されており、各エリヤへ局線CO₁〜CO₅
の状態、電話機ST₁〜ST₁₆の状態および、つぎ
に述べる内線リンクの状態等が逐次格納され、こ
れらの記憶内容をプロセツサCPUがチエツクし
ながら前述の判断および制御を行なうものとなつ
ている。 Note that the memory MM consists of a fixed memory ROM and a variable memory RAM.The fixed memory ROM stores instructions, which are executed by the processor CPU and performs various judgments and controls. The RAM is divided into multiple areas, and each area has central lines CO ₁ to _{CO 5.}
, the status of the telephones ST ₁ to _{ST 16} , the status of the extension link described below, etc., are sequentially stored, and the processor CPU performs the above-mentioned judgment and control while checking the stored contents.

このほか、内線リンクiTCM₁〜iTCM₃が設け
てあり、変成器T₁〜T₃コンデンサC₁〜C₃および
電源Ｅの回路により内線通話時の通話電源を供給
するものになつていると共に、ドアホンDRPが
ドアホン制御回路DPCおよび変成器T₁を介して
内線リンクiTCM₁へ接続され、応答した電話機
STと対応する接点xpがオンとなることにより、
応答した電話機STとの通話が行なわれるものと
なつている。 In addition, extension links iTCM ₁ to iTCM ₃ are provided, and the transformers T ₁ to _{T 3} capacitors C ₁ to _{C 3} and the power supply E circuit supply power for communication during extension calls. The doorbell DRP is connected via the doorbell control circuit DPC and the transformer T ₁ to the extension link iTCM ₁ and the answering telephone
By turning on the contact xp corresponding to ST,
A conversation is to be made with the telephone ST that responded.

また、リレー制御回路DR₂には、リレーL₁〜
L₅の接点l₁〜l₅の出力が与えられており、電話機
ST₁〜ST₅が局線CO₁〜CO₅と通話中に商用電源
の停電を生じても、接点xpはバツクアツプ用の
電池電源により例えば20分間はオン状態を維持す
るため、局線CO₁〜CO₅相互間の橋絡を阻止する
目的上、局線CO₁〜CO₅からのループ電流により
リレーL₁〜L₅が動作していれば、停電を生じた
ときに接点l₁〜l₅の出力に基づき、これらと対応
するリレーF₁〜F₅を直ちに復旧させないものと
している。 In addition, relay control circuit DR ₂ includes relays L ₁ to
The output of contacts l ₁ to _{l 5} of L ₅ is given and the phone
Even if a commercial power outage occurs while ST ₁ to _{ST 5} are talking to the central office line CO ₁ to CO ₅ , _the contact ~ For the purpose of preventing bridging between CO ₅ , if relays L ₁ ~ L ₅ are operated by the loop current from the station lines CO ₁ ~ _{CO 5} , contacts L ₁ ~ L will be activated in the event of a power outage. ₅ , the corresponding relays F ₁ to F ₅ are not immediately restored.

なお、プロセツサCPUに対しては、スイツチ
ボードSWBの出力が与えられており、同ボード
SWB内のスイツチにより、電話機ST₁〜ST₁₆に
対する発着信の規制等が設定できるものとなつて
いる。 Note that the output of the switch board SWB is given to the processor CPU, and
A switch in the SWB allows settings such as restrictions on incoming and outgoing calls for the telephones ST ₁ to ST ₁₆ .

第２図は、電話機STのブロツク図であり、通
話線LtがフツクスイツチHS¹を介して通話回路
TKCへ接続されていると共に、オンフツク時に
は、フツクスイツチHS¹、コンデンサCs、バリス
タVR、変成器Tsおよびスイツチ回路SW₁を介
し、増幅器Ａへ通話線Ltが接続されており、ス
イツチ回路SW₁がオンとなり、かつ、増幅器Ａが
動作状態となれば、通話線Ltから送られて来る
各種のトーン信号または音声信号によりスピーカ
SPが鳴動するものとなつている。 Figure 2 is a block diagram of the telephone set ST, in which the telephone line Lt is connected to the telephone circuit via the switch ^HS1.
In addition to being connected to TKC, when on-hook, the communication line Lt is connected to the amplifier A via the switch HS ¹ , capacitor Cs, varistor VR, transformer Ts, and switch circuit SW ₁ , and the switch circuit SW ₁ is turned on. , and if amplifier A is in operation, the speaker will be activated by various tone signals or voice signals sent from the telephone line Lt.
The SP is now ringing.

なお、コンデンサCsの入力側には、抵抗器Rs
および接点acの直列回路が並列に接続されてお
り、リレーACの動作により接点acがオンとなれ
ば、オンフツクのまゝ直流ループが閉成され、オ
ンフツクダイヤル時等のモニターが可能となる。 Note that a resistor Rs is connected to the input side of the capacitor Cs.
A series circuit of AC and contact AC is connected in parallel, and when contact AC is turned on by the operation of relay AC, a DC loop is closed while the hook is on, making it possible to monitor when dialing on the hook.

また、局線着信音、内線トーン呼出音、内線音
声呼出予告音、保留警報音、ドアホン着信音等を
発生する発振回路OSCが設けられ、これの出力
がスイツチ回路SW₂を介して増幅器Ａへ与えられ
ており、スイツチ回路SW₂がオンとなり、かつ、
増幅器Ａが動作状態となれば、前述の各種トーン
信号によりスピーカSPが鳴動するものとなつて
いる。 In addition, an oscillator circuit OSC is provided that generates station line ringtone, extension tone ringtone, extension voice call notice tone, hold alarm tone, doorphone ringtone, etc., and the output of this is sent to amplifier A via switch circuit _SW2 . is given, switch circuit SW ₂ is turned on, and
When the amplifier A is activated, the speaker SP is made to sound using the various tone signals described above.

一方、マイクロプロセツサ等のプロセツサおよ
びメモリ等からなる制御部CNTsが設けられ、伝
送回路SRSおよび信号線Lsを介する主装置KSU
とのデータ信号送受信により、押ボタンダイヤル
PBDおよびフアンクシヨンキーFUKを有するキ
ーボードKB、ならびに、フツクスイツチHS²か
らの情報を操作データとして送出すると共に、受
信した制御データに応じ、発振回路OSCの発生
信号指定、リレーACの動作、スイツチ回路SW₁、
SW₂のオン、オフ、増幅器Ａの動作状態、およ
び、表示回路LDPの表示灯点滅等を制御してい
る。 On the other hand, a control unit CNTs consisting of a processor such as a microprocessor, memory, etc. is provided, and the main unit KSU is connected via a transmission circuit SRS and a signal line Ls.
By transmitting and receiving data signals with
The information from the keyboard KB with PBD and function key FUK and the switch HS ² is sent as operation data, and according to the received control data, the generation signal specification of the oscillation circuit OSC, the operation of the relay AC, the switch circuit SW ₁ ,
It controls the on/off status of SW ₂ , the operating state of amplifier A, and the blinking of the indicator light of the display circuit LDP.

なお、信号線Lsには、第１図において省略し
た給電回路により直流電源が重畳されており、伝
送回路SRSにより分離した直流電源を電源回路
PSSにおいて安定化のうえ、各部へ局部電源Ｖ、
Vcc、Vssとして供給している。 Note that a DC power supply is superimposed on the signal line Ls by the power supply circuit omitted in Figure 1, and the DC power supply separated by the transmission circuit SRS is connected to the power supply circuit.
After stabilization in PSS, local power supply V to each part,
Supplied as Vcc and Vss.

このほか、キーボードKBのフアンクシヨンキ
ーFUKとしては、局線CO₁〜CO₅と対応する数の
局線ボタン、局線保留を行なう単一の保留ボタ
ン、スピーカSPによるモニターおよび内線着信
拒否を行なう単一のモニターボタン、リダイヤル
に用いる単一のリコールボタン、局線保留後の転
送を行なう単一の転送ボタン、内線通話に用いる
単一の内線ボタン等が設けてあり、これらと対応
して各々に表示回路LDPの表示灯が設けてある。 In addition, the keyboard KB's function keys FUK include the number of office line buttons corresponding to the office lines CO ₁ to CO ₅ , a single hold button to place the office line on hold, and the speaker SP for monitoring and rejecting incoming extension calls. There are a single monitor button, a single recall button for redialing, a single transfer button for transfer after holding the central office line, a single extension button for internal calls, etc. There is an indicator light for the display circuit LDP.

第３図は、第１図において省略した電源部のブ
ロツク図であり、商用電源ACPを電源回路PSK
において整流および安定化のうえ、通話用電源お
よび電話機ST₁〜ST₁₆用の電源E₁、各リレーXP
用の電源E₂、リレーF₁〜F₅用の電源E₃、および、
プロセツサCPU、可変メモリRAMならびにリレ
ーXP、F₁〜F₅と関連する回路用の電源E₄として
供給する一方、バツクアツプ用の電池電源Ｂが設
けてあり、商用電源ACPの停電に応じて電池電
源Ｂから電源供給が行なわれたとき、電源電流の
回り込みを阻止するため、電源E₂〜E₄の回路に
はダイオードD₁〜D₆が挿入してある。 Figure 3 is a block diagram of the power supply section omitted in Figure 1, in which the commercial power supply ACP is connected to the power supply circuit PSK.
After rectification _{and stabilization at}
power supply E ₂ for relays F ₁ to F 5 , power supply E ₃ for relays F 1 to F ₅ , and
A power supply _E4 is provided for the processor CPU, variable memory RAM, relays XP, _F1 to _F5 and related circuits, while a backup battery power supply B is provided, and the battery power supply can be used in response to a power outage of the commercial power supply ACP. When power is supplied from B, diodes D ₁ to D ₆ are inserted in the circuits of power supplies E ₂ to _{E 4} to prevent the power supply current from flowing around.

また、電源E₄の電源回路PSS側出力を監視する
停電検出回路PDD、同様の出力により制御され
るタイマーTIM₁が設けてあり、常時はタイマー
TIM₁の出力が“Ｈ”（高レベル）、停電検出回路
PDDの出力が“Ｌ”（低レベル）であり、
NANDゲートG₁の出力は“Ｈ”、インバータIN₁
の出力が“Ｌ”となり、トランジスタQ₁，Q₂が
共にオフになつていると共に、タイマーTIM₂の
出力が“Ｈ”、入力反転形ORゲートG₂の出力は
“Ｌ”であり、トランジスタQ₃.Q₄も共にオフと
なつている。 In addition, there is a power failure detection circuit PDD that monitors the power supply circuit PSS side output of power supply E ₄ , and a timer TIM ₁ that is controlled by the same output.
TIM ₁ output is “H” (high level), power failure detection circuit
The output of the PDD is “L” (low level),
The output of NAND gate G ₁ is “H”, inverter IN ₁
The output of the transistor Q ₁ and Q ₂ are both turned off, the output of the timer TIM ₂ is "H", the output of the input inverting OR gate G ₂ is "L", and the output of the transistor Q 1 and Q 2 is "L". Q ₃ and Q ₄ are both off.

こゝにおいて、商用電源ACPに停電を生ずれ
ば、これに応じて停電検出回路PDDが出力を
“Ｈ”とし、これをプロセツサCPUへリセツト信
号RESとして送出し、プロセツサCPUの動作を
停止させると共に、タイマーTIM₁がスタート
し、例えば20分間の後に出力を“Ｌ”へ転ずる。 Here, if a power outage occurs in the commercial power supply ACP, the power outage detection circuit PDD changes its output to "H" and sends this to the processor CPU as a reset signal RES, stopping the operation of the processor CPU and also , the timer TIM ₁ starts and turns the output to "L" after 20 minutes, for example.

このため、停電の発生から20分間はNANDゲ
ートG₁の出力が“Ｌ”へ転じ、インバータIN₁の
出力が“Ｈ”となり、トランジスタQ₁がオンと
なつて抵抗器R₁，R₂により順方向バイアスを与
え、トランジスタQ₂をオンとし、ダイオードD₂
を介して電池電源Ｂから電源E₂の供給を20分間
行なうものとする。 Therefore, for 20 minutes after the power outage occurs, the output of NAND gate G ₁ changes to "L", the output of inverter IN ₁ becomes "H", transistor Q ₁ is turned on, and resistors R ₁ and R ₂ Forward bias and turn on transistor Q ₂ and diode D ₂
Assume that the power source _E2 is supplied from the battery power source B for 20 minutes via the battery power source B.

また、NANDゲートG₁の出力が“Ｌ”へ転ず
れば、タイマーTIM₂の出力も“Ｌ”となり、
ORゲートG₂の出力が“Ｈ”となつてトランジス
タQ₃をオンとし、抵抗器R₃，R₄により順方向バ
イアスを与えるためトランジスタQ₄がオンへ転
じ、ダイオードD₄，D₆を介し電池電源Ｂから電
源E₃，E₄の供給を前述と同様に行なう。 Furthermore, if the output of NAND gate _G1 turns to “L”, the output of timer TIM ₂ also turns to “L”,
The output of the OR gate _G2 becomes "H", turning on the transistor _Q3 , and forward bias is applied by the resistors _R3 and _R4 , so the transistor _Q4 turns on, and the output is turned on through the diodes _D4 and _D6 . Power supplies E ₃ and E ₄ are supplied from battery power supply B in the same manner as described above.

たゞし、タイマーTIM₁がタイムアツプし、こ
れの出力が“Ｌ”へ転じてNANDグートG₁の出
力が“Ｈ”へ復すれば、これに応じてタイマー
TIM₂がスタートし、例えば4secの間は出力を
“Ｌ”に維持するため、ORゲートG₂の出力が更
に4secの間“Ｈ”を保ち、電源E₃，E₄の供給が
20分の経過後も4secの間は継続する。 However, if the timer TIM ₁ times up and its output changes to "L" and the output of NAND gate G ₁ returns to "H", the timer changes accordingly.
TIM ₂ starts and keeps the output "L" for 4 seconds, for example, so the output of OR gate G ₂ keeps "H" for another 4 seconds, and the power supplies E ₃ and E ₄ stop supplying.
It continues for 4 seconds even after 20 minutes have passed.

したがつて、局線CO₁〜CO₅との通話が行なわ
れていても、接点xpがオフとなり、局線通話が
切断されるのに応じてタイマーTIM₂がスターと
し、これのタイムアツプによりリレーF₁〜F₅が
復旧するものとなり、局線CO₁〜CO₅相互間のマ
トリクス回路による橋絡が阻止される。 Therefore, even if a call is being made to the central office lines CO ₁ to CO ₅ , the timer TIM ₂ starts as the contact xp turns off and the central office line call is disconnected. F ₁ to _{F 5} are restored, and bridging by the matrix circuit between the office lines CO ₁ to _{CO 5} is prevented.

なお、タイマーTIM₁としては、コンデンサを
電源回路PSKの出力により充電しておき、停電
に応じてコンデンサの充電々荷を抵抗器を介して
放電させ、コンデンサの端子電圧変化を増幅のう
えタイマー出力として用いる回路等が好適であ
り、タイマーTIM₂としては、NANDゲートG₁
の出力によりコンデンサを充電しておき、
NANDゲートG₁の出力が“Ｌ”となつたとき、
ダイオードを介して充電々荷を急速に放電のう
え、NANDゲートG₁の出力が“Ｈ”へ復したと
きに抵抗器を介してコンデンサを充電するものと
し、コンデンサの端子電圧変化をタイマー出力と
して用いる回路等が好適である。 Timer TIM ₁ charges a capacitor with the output of the power supply circuit PSK, discharges the capacitor's charge via a resistor in response to a power outage, amplifies the capacitor's terminal voltage change, and then outputs the timer. A circuit used as a timer TIM 2 is suitable, and a NAND gate G ₁ is suitable as a timer TIM ₂ .
Charge the capacitor with the output of
When the output of NAND gate _G1 becomes “L”,
The charged load is rapidly discharged through the diode, and when the output of NAND gate _G1 returns to "H", the capacitor is charged through the resistor, and the change in the terminal voltage of the capacitor is used as the timer output. The circuit used is suitable.

第４図は、リレー制御回路DR₁，DR₂の詳細を
示すブロツク図であり、プロセツサCPUの出力
DBO₁をラツチ回路LAT_fにより保持のうえ、OR
ゲートG_f1〜G_f5を介してドライバDR_f1〜DR_f5へ
与え、リレーF₁〜F₅を駆動しているが、停電検
出回路PDDの出力RESが“Ｈ”として生ずれば、
ラツチ回路LAT_fがクリアされるため、リレーF₁
〜F₅が復旧するものとなつている。 Figure 4 is a block diagram showing details of the relay control circuits DR ₁ and DR ₂ , and the output of the processor CPU.
DBO ₁ is held by latch circuit LAT _f and OR
It is applied to the drivers DR _f1 to DR _f5 via the gates G _f1 to _{G f5} to drive the relays F ₁ to _{F 5} , but if the output RES of the power failure detection circuit PDD is generated as "H",
Since the latch circuit LAT _f is cleared, relay F ₁
~ _F5 is set to be restored.

たゞし、電話機ST₁〜ST₅が局線CO₁〜CO₅と
通話中であり、リレーL₁〜L₅が動作し、接点l₁〜
l₅がオンとなつていれば、抵抗器R_f1〜R_f5により
接地されている積分回路等を用いたタイマー
TIM_f1〜TIM_f5の入力側に接点l₁〜l₅を介して電
源Ｅが印加され、“Ｈ”となつているため、タイ
マーTIM_f1〜TIM_f5の出力も“Ｈ”となつてお
り、これがORゲートG_f1〜G_f5を経てドライバ
DR_f1〜DR_f5へ与えられることにより、リレーF₁
〜F₅は電話機ST₁〜ST₅が通話を終了するまで動
作を継続する。 However, telephones ST ₁ to _{ST 5} are talking to central office lines CO ₁ to CO ₅ , relays L ₁ to _{L 5} operate, and contacts L ₁ to
If l ₅ is on, a timer using an integrating circuit etc. grounded by resistors R _f1 to _{R f5}
Power supply E is applied to the input side of TIM _f1 to _{TIM f5} through contacts l ₁ to l ₅ and is at "H", so the output of timers TIM _f1 to TIM _f5 is also at "H". This is the driver via OR gate G _f1 ~ G _f5
By being applied to DR _f1 ~ DR _f5 , relay F ₁
~ _F5 continues to operate until the telephones _ST1 ~ _ST5 end the call.

なお、接点l₁〜l₅がオフとなつても、タイマー
TIM_f1〜TIM_f5は、例えば4secの間出力を“Ｈ”
に保つため、電話機ST₁〜ST₅の終話から4secの
後にリレーF₁〜F₅が復旧するものとなる。 Note that even if contacts _l1 to _l5 are turned off, the timer remains
For example, TIM _f1 to _{TIM f5} keep the output “H” for 4 seconds.
In order to maintain this, relays F ₁ to F ₅ are restored 4 seconds after the telephones ST ₁ to _{ST 5} end the call.

一方、第１図の接点xp_a1〜xp_h16と対応するリ
レーXP_a1〜XP_h16は電話機ST₁〜ST₁₆毎にグルー
プ化されており、プロセツサCPUの出力DBO₂を
各グループ毎のラツチ回路LAT_s1〜LAT_s16によ
り保持したうえ、これらの保持出力をドライバ
DR_a1〜DR_h16へ与え、リレーXP_a1〜XP_h16を駆動
するものとなつているが、停電用電話機ST₁〜
ST₅と対応するラツチ回路LAT_s1〜LAT_s5のクリ
ア端子CLRには、入力反転形NANDゲートG_x1〜
G_x5の出力が与えられており、停電検出回路PDD
の出力RESが“Ｈ”へ転ずれば、インバータ
IN₁₁の出力が“Ｌ”となつてNANDゲートG_x1〜
G_x5がオンとなり、タイマーTIM_f1〜TIM_f5の入
力電圧を通過させるため、接点l₁〜l₅がオフであ
れば、NANDゲートG_x1〜G_x5の出力が“Ｌ”と
なり、ラツチ回路LAT_s1〜LAT_s5がクリアされ、
リレーXP_a1〜XP_h1乃至XP_a5〜XP_h5は停電の発
生に応じて直ちに復旧する。 On the other hand, _the relays XP _a1 to _{XP h16 corresponding} to _{the contacts xp a1 to} xp _h16 in FIG. In addition to being held by _s1 to LAT _s16 , these holding outputs are driven
It is applied to DR _a1 to DR _h16 and drives relays XP _a1 to _{XP h16} , but power outage telephones ST ₁ to
The clear terminal CLR of the latch circuit LAT _s1 to LAT _s5 corresponding to ST ₅ has an input inverted NAND gate G _x1 to
G _x5 output is given and power failure detection circuit PDD
If the output RES of the inverter changes to “H”, the inverter
The output of IN ₁₁ becomes “L” and the NAND gate G _x1 ~
G _x5 is turned on and passes the input voltage of timers TIM _f1 to TIM _f5 , so if contacts l ₁ to _{l 5} are off, the output of NAND gates G _x1 to _{G x5} becomes “L” and the latch circuit LAT _s1 ~ LAT _s5 are cleared,
Relays XP _a1 to _{XP h1} to XP _a5 to _{XP h5} are immediately restored in response to the occurrence of a power outage.

これに対し、電話機ST₁〜ST₅が局線CO₁〜
CO₅と通話中であり、接点l₁〜l₅がオンとなつて
いれば、NANDゲートG_x1〜G_x5の出力は“Ｈ”
を維持するため、ラツチ回路LAT_s1〜LAT_s5の
クリアが行なわれず、リレーXP_a1〜XP_h1乃至
XP_a5〜XP_h5は動作を継続するものとなり、局線
CO₁〜CO₅との通話がクロスポイントを介して接
続され、終話に応じてリレーXP_a1〜XP_h1乃至
XP_a5〜XP_h5が復旧する。 On the other hand, telephones ST ₁ to _{ST 5} are connected to central office lines CO ₁ to
If a call is being made to CO ₅ and contacts l ₁ to _{l 5} are on, the output of NAND gates G _x1 to G _x5 will be “H”
In order to maintain this, the latch circuits LAT _s1 to _{LAT s5} are not cleared, and _{the relays}
XP _a5 to XP _h5 will continue to operate, and the central line
Calls with CO ₁ ~ CO ₅ are connected via crosspoints, and depending on the end of the call, relays XP _a1 ~ XP _{h1 ~}
XP _a5 to XP _h5 will be restored.

たゞし、リレーXP_a1〜XP_h1乃至XP_a5〜XP_h5
が復旧し、局線通話が切断されゝば、これに応じ
てタイマーTIM_f1〜TIM_f5がスタートし、4sec後
のタイムアツプによりリレーF₁〜F₅が復旧する
ため、マトリクス回路による局線CO₁〜CO₅相互
間の橋絡が阻止される。 However, relay XP _a1 ~XP _h1 ~XP _a5 ~XP _h5
is restored and the central office line call is disconnected, timers TIM _f1 to TIM _f5 start accordingly, and relays F ₁ to F ₅ are restored by time-up after 4 seconds, so that the central office line CO ₁ is disconnected by the matrix circuit. ~ Bridging between _CO5 is prevented.

他方、停電用電話機ST₁〜ST₅以外の電話機
ST₆〜ST₁₆と対応するラツチ回路LAT_s6〜
LAT_s16には、イニシヤルリセツト信号IRのみが
与えられているため、停電が発生しても20分間は
現状を維持するものとなり、電話機ST₆〜ST₁₆
が局線CO₁〜CO₅と通話中であれば、20分間は接
続状態が保たれる。 On the other hand, telephones other than power outage telephones ST ₁ to _{ST 5}
ST ₆ ~ ST ₁₆ and corresponding latch circuit LAT _s6 ~
Since LAT _s16 is given only the initial reset signal IR, it will maintain the current state for 20 minutes even if a power outage occurs, and the phone ST ₆ to ST ₁₆
If a call is being made to the central office lines CO ₁ to _{CO 5} , the connection state will be maintained for 20 minutes.

このほか、ORゲートG_f1〜G_f5の出力は、ゲー
ト回路GATを介しプロセツサCPUへ入力DBIと
して与えられており、プロセツサCPUからのリ
ード信号ICRDにより取り込まれ、リレーF₁〜F₅
の状態チエツクが行なわれるものとなつている一
方、ラツチ回路LAT_f、LAT_s1〜LAT_s16には、プ
ロセツサCPUからライト信号IOWRが与えられ
ており、これに応じて保持内容の更新が周期的に
行なわれるものとなつている。 In addition, the outputs of the OR gates G _f1 to G _f5 are given as input DBI to the processor CPU via the gate circuit GAT, and are taken in by the read signal _ICRD from the processor CPU _.
On the other hand, the latch circuits LAT _f , LAT _s1 to _{LAT s16} are given a write signal IOWR from the processor CPU, and the contents held are periodically updated accordingly. It has become something that is done.

たゞし、第１図において、局線CO₁〜CO₅の回
線数および電話機ST₁〜ST₁₆の台数は、条件に
応じて定めればよいと共に、主装置KSUと電話
機ST₁〜ST₁₆との間を共通接続としてもよく、
電話機ST₁〜ST₁₆の各ボタンはノンロツク形、
ロツク形のいずれでもよいうえ、第１図乃至第４
図の構成は状況にしたがつた選定が任意である
等、種々の変形が自在である。 However, in FIG. 1, the number of central office lines CO ₁ to _{CO 5} and the number of telephones ST ₁ to ST ₁₆ may be determined depending on the conditions, and the number of main unit KSU and telephones ST ₁ to _{ST 16} may be determined according to the conditions. It is also possible to use a common connection between
Each button on the phone ST ₁ to ST ₁₆ is non-locking,
It may be of any lock type, and the
The structure of the diagram can be freely selected in various ways depending on the situation.

〔考案の効果〕[Effect of idea]

以上の説明により明らかなとおり本考案によれ
ば、停電時の局線通話終了または電池電源からの
電源供給停止による局線通話切断に際し、各局線
を対応する停電用電話機へ強制的に接続しても、
交換用クロスポイントのオフが先行してなされる
ため、マトリクス回路による局線相互間の橋絡が
絶対に発生せず、交換機側に対して悪影響を与え
るおそれが完全に阻止されるものとなり、各種の
ボタン電話装置において多大な効果が得られる。 As is clear from the above explanation, according to the present invention, when a central office line call is terminated during a power outage or a central office line call is disconnected due to power supply cut off from the battery power source, each central office line is forcibly connected to the corresponding power outage telephone. too,
Since the exchange crosspoint is turned off in advance, bridging between office lines due to the matrix circuit will never occur, and the risk of adverse effects on the exchange side will be completely prevented, and various A great effect can be obtained in the button telephone device.

【図面の簡単な説明】[Brief explanation of drawings]

図は本考案の実施例を示し、第１図は主装置の
ブロツク図、第２図は電話機のブロツク図、第３
図は主装置の電源部を示すブロツク図、第４図は
第１図におけるリレー制御回路のブロツク図であ
る。 CO₁〜CO₅……局線、ST₁〜ST₁₆……電話機
（ボタン電話機）、f₁〜f₅，xp_a1〜xp_h16、l₁〜l₅…
…接点、F₁〜F₅，XP_a1〜XP_h16、L₁〜L₅……リ
レー、CPU……プロセツサ、MM……メモリ、
SRC……伝送制御回路、SRK，SRS……伝送回
路、KB……キーボード、FUK……フアンクシヨ
ンキー、CNTs……制御部、HS¹，HS²……フツ
クスイツチ、Ｂ……電池電源、TIM₁，TIM₂，
TIM_f1〜TIM_f5……タイマー、PDD……停電検出
回路、PSK……電源回路、ACP……商用電源、
Q₁〜Q₄……トランジスタ、D₁〜D₆……ダイオー
ド、LAT_f，LAT_s1〜LAT_s16……ラツチ回路、
DR_f1〜DR_f5，DR_a1〜DR_h16……ドライバ、G_f1〜
G_f5……ORゲート、G_x1〜G_x5……NANDゲート。 The figures show an embodiment of the present invention, in which Figure 1 is a block diagram of the main device, Figure 2 is a block diagram of a telephone, and Figure 3 is a block diagram of a telephone.
4 is a block diagram showing the power supply section of the main device, and FIG. 4 is a block diagram of the relay control circuit in FIG. 1. CO ₁ - CO ₅ ... central office line, ST ₁ - _{ST 16} ... telephone (key telephone), f ₁ - f ₅ , xp _a1 - xp _h16 , l ₁ - _{l 5} ...
…Contact, F ₁ ~ F ₅ , XP _a1 ~ _{XP h16} , L ₁ ~ _{L 5} …Relay, CPU…Processor, MM…Memory,
SRC...Transmission control circuit, SRK, SRS...Transmission circuit, KB...Keyboard, FUK...Function key, CNTs...Control unit, HS ¹ , HS ² ...Full switch, B...Battery power supply, TIM ₁ , TIM ₂ ,
TIM _f1 to TIM _f5 ...Timer, PDD...Power failure detection circuit, PSK...Power supply circuit, ACP...Commercial power supply,
Q ₁ ~ _{Q 4} ... Transistor, D ₁ ~ _{D 6} ... Diode, LAT _f , LAT _s1 ~ _{LAT s16} ... Latch circuit,
DR _f1 ~ DR _f5 , DR _a1 ~ DR _h16 ...Driver, G _f1 ~
G _f5 ...OR gate, G _x1 ~ G _x5 ...NAND gate.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 停電時に交換用のクロスポイントを介して局線
と通話中のボタン電話機があるとき、局線通話の
切断に応じて前記ボタン電話機をあらかじめ定め
た局線へ前記クロスポイントを介さずに接続する
ボタン電話装置において、前記局線通話の切断に
応じて前記クロスポイントをオフとする回路と、
前記局線通話の切断に応じてスタートするタイマ
ーと、該タイマーのタイムアツプにより前記局線
通話を行なつていたボタン電話機をあらかじめ定
めた局線へ前記クロスポイントを介さずに接続す
る回路とを備え、前記クロスポイントをオフとし
た後にボタン電話機へ局線を接続するものとした
ことを特徴とするボタン電話装置。 A button for connecting the key telephone to a predetermined central office line without going through the cross point in response to disconnection of the central office line call when there is a button telephone in communication with a central office line via a replacement crosspoint during a power outage. In the telephone device, a circuit that turns off the crosspoint in response to disconnection of the central office line call;
A timer that starts in response to disconnection of the central office line call, and a circuit that connects the key telephone that was making the central telephone call to a predetermined central office line without going through the cross point when the timer times up. A key telephone device, characterized in that a central office line is connected to the key telephone after the cross point is turned off.