JPH0179104U - - Google Patents
Info
- Publication number
- JPH0179104U JPH0179104U JP1987174865U JP17486587U JPH0179104U JP H0179104 U JPH0179104 U JP H0179104U JP 1987174865 U JP1987174865 U JP 1987174865U JP 17486587 U JP17486587 U JP 17486587U JP H0179104 U JPH0179104 U JP H0179104U
- Authority
- JP
- Japan
- Prior art keywords
- programmable controller
- cpu
- storage means
- peripheral device
- storing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Programmable Controllers (AREA)
Description
第１図はこの考案によるプログラマブル・コン
トローラの構成図、第２図は従来のプログラマブ
ル・コントローラの構成図である。 図において、１は周辺装置、２はＣＰＵ、３は
Ｉ／Ｏユニツト、４は制御対象、１ｆは記憶手段
である。なお、図中、同一符号は同一部分を示す
。
トローラの構成図、第２図は従来のプログラマブ
ル・コントローラの構成図である。 図において、１は周辺装置、２はＣＰＵ、３は
Ｉ／Ｏユニツト、４は制御対象、１ｆは記憶手段
である。なお、図中、同一符号は同一部分を示す
。
Claims (1)
- ＣＰＵと周辺装置を備え、作成したシーケンス
・プログラムが、正常に動作するか否かを確認す
るために順次行う接点のＯＮ，ＯＦＦを記憶する
記憶手段を設けたことを特徴とするプログラマブ
ル・コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987174865U JPH0179104U (ja) | 1987-11-16 | 1987-11-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987174865U JPH0179104U (ja) | 1987-11-16 | 1987-11-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0179104U true JPH0179104U (ja) | 1989-05-26 |
Family
ID=31466697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987174865U Pending JPH0179104U (ja) | 1987-11-16 | 1987-11-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0179104U (ja) |
-
1987
- 1987-11-16 JP JP1987174865U patent/JPH0179104U/ja active Pending