JPH0160839B2

JPH0160839B2 -

Info

Publication number: JPH0160839B2
Application number: JP56161411A
Authority: JP
Inventors: Takeshi Mitarai
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1981-10-09
Filing date: 1981-10-09
Publication date: 1989-12-26
Also published as: HK96488A; GB2110456B; JPS5862696A; DE3237404A1; DE3237404C2; GB2110456A; US4534257A

Description

【発明の詳細な説明】この発明は各種形態の自動伴奏が行える電子楽
器に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic musical instrument capable of performing various forms of automatic accompaniment.

従来、オートコード、オートアルペジオ、オー
トベース等の各種自動伴奏が行える電子楽器が開
発されているが、この種の電子楽器の場合、各自
動伴奏音を発生する装置は夫々、個別に設けられ
ているのが一般的であり、したがつて回路構成が
複雑になる欠点や、また個別に設けた上記装置に
夫々発振器を設けるために周波数精度の相異から
発生楽音に周波数上の相異が生じ、音楽的に好ま
しくない事態が生じる欠点等があつた。 Conventionally, electronic musical instruments capable of performing various types of automatic accompaniment such as autochord, autoarpeggio, and autobass have been developed. Generally, the circuit configuration is complicated, and since each of the above-mentioned devices is provided with an oscillator, differences in frequency precision occur, resulting in frequency differences in the generated musical tones. However, there were some drawbacks such as the occurrence of musically undesirable situations.

この発明は上述した事情を背景になされたもの
で、その目的とするところは、複数チヤンネルの
時分割処理により複数の楽音を同時に生成可能な
電子楽器に於いて、メロデイ音および伴奏音を
夫々生成する上記チヤンネルのチヤンネル割当て
状態が伴奏形態に応じて異なるようにチヤンネル
制御を行うことにより、コード、ベース、アルペ
ジオ等の伴奏音が夫々メロデイ音と共に共通の楽
音生成手段によつて生成できるようにし、従来の
欠点を解消した電子楽器を提供することである。 This invention was made against the background of the above-mentioned circumstances, and its purpose is to generate melody sounds and accompaniment sounds respectively in an electronic musical instrument that can simultaneously generate multiple musical tones through time-sharing processing of multiple channels. By performing channel control so that the channel allocation state of the channels is different depending on the accompaniment form, accompaniment sounds such as chord, bass, arpeggio, etc. can be generated by a common musical sound generation means together with the melody sounds, respectively, An object of the present invention is to provide an electronic musical instrument that eliminates the conventional drawbacks.

以下、図面を参照してこの発明の一実施例を説
明する。第１図はこの実施例の電子楽器の回路構
成を示す。キーボード（鍵盤）１は電子楽器のケ
ース上に設けられており、例えば５オクターブ分
のキーが設けられている。そしてそのキーのう
ち、下２オクターブ分のキーは伴奏キー１Ａ、上
位３オクターブ分のキーはメロデイキー１Ｂとし
て用いられる。また上記ケース上には各種スイツ
チを備えたスイツチパネル２が設けられている。
而して切替スイツチ２Ａは、その切替位置OFF
では通常のメロデイ演奏のみが可能とされ、また
切替位置FINGでは３本以上の指で伴奏キー１Ａ
を操作する通常のコード演奏が可能とされ、更に
切替位置ONE FINGでは上記伴奏キー１Ａを操
作してのコード演奏であるワンフインガー演奏が
可能とされる。この場合、ワンフインガー演奏は
例えば、上記伴奏キー１Ａのうち根音のみを指定
する１個のキー操作（メジヤコードのコード演
奏）、根音を指定するキーを最低音として他に１
個のみまたは２個以上の任意のキーのキー操作
（マイナコードまたはセブンスコードの各コード
演奏）により各コード演奏が実行可能である。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows the circuit configuration of the electronic musical instrument of this embodiment. A keyboard 1 is provided on the case of an electronic musical instrument, and is provided with keys for, for example, five octaves. Of these keys, the keys in the lower two octaves are used as accompaniment keys 1A, and the keys in the upper three octaves are used as melody keys 1B. Further, a switch panel 2 equipped with various switches is provided on the case.
Therefore, the changeover switch 2A is in the OFF position.
, only normal melody performance is possible, and at switch position FING, accompaniment key 1A is pressed with three or more fingers.
It is possible to play a normal chord by operating the accompaniment key 1A, and furthermore, at the switching position ONE FING, it is possible to play a one-finger chord by operating the accompaniment key 1A. In this case, one-finger performance can be performed, for example, by operating one of the accompaniment keys 1A that specifies only the root note (chord performance of a major chord), or by pressing the key that specifies the root note as the lowest note and performing one other key.
Each chord can be played by operating only one or two or more arbitrary keys (playing each minor chord or seventh chord).

切替スイツチ２Ｂはその切替位置CONT.、
RHYTHM.、ARPEGGIO.では夫々、演奏中の
コードが連続的に、またはリズム音に合わせて、
またはアルペジオ音的に演奏されるように指定す
るスイツチである。 The changeover switch 2B is in its changeover position CONT.
In RHYTHM. and ARPEGGIO., the chords being played are played continuously or in accordance with the rhythm sound, respectively.
Or, it is a switch that specifies that the arpeggio will be played.

スイツチパネル２上にはその他、各種のリズム
や音色を夫々指定するスイツチ等が設けられてい
るが、その詳細と図示は省略する。 In addition, switches for specifying various rhythms and tones are provided on the switch panel 2, but their details and illustrations are omitted.

CPU（中央処理装置）３は上記電子楽器の楽音
生成に関するすべての動作を制御する回路であ
り、例えば１チツプのマイクロプロセツサより成
る。またこのCPU３にはバスラインを介し同一
構成から成る３個のLSIチツプ４Ａ，４Ｂ、４Ｃ
が接続され、また他のバスラインを介しリズム音
源回路５が接続されている。而してCPU３は上
記スイツチパネル２上の切替スイツチ２Ａ、２Ｂ
の各切替え状態やリズム指定スイツチの指定状態
に応じた各種制御信号やキーボード１の操作キー
の音階に応じた周波数情報等を出力し、LSIチツ
プ４Ａ〜４Ｃ、リズム音源回路５に与え、その楽
音生成動作を制御する。 A CPU (central processing unit) 3 is a circuit that controls all operations related to musical tone generation of the electronic musical instrument, and is composed of, for example, a one-chip microprocessor. Additionally, three LSI chips 4A, 4B, and 4C with the same configuration are connected to this CPU 3 via a bus line.
is connected, and a rhythm sound source circuit 5 is also connected via another bus line. Then, the CPU 3 switches the changeover switches 2A and 2B on the switch panel 2.
It outputs various control signals according to each switching state and the specified state of the rhythm designation switch, and frequency information according to the scale of the operating keys of the keyboard 1, and supplies them to the LSI chips 4A to 4C and the rhythm sound source circuit 5, and outputs the musical tones Control generation behavior.

即ち、CPU３にはテンポカウンタ３Ａと、こ
のテンポカウンタ３Ａによりアドレス制御される
ROM（リードオンリメモリ）３Ｂ等が設けられ
ている。テンポカウンタ３Ａの計数速度はスイツ
チパネル２上に設けたテンポスイツチ（図示略）
により制御され、例えば16分音符の音長を基準に
して１小節単位の計数動作（16進カウンタ）を繰
返す。ROM３Ｂには例えば１小節単位のリズム
パターン、コードパターン、ベースパターン、ア
ルペジオパターン等が記憶され、またROM３Ｂ
から読出されたリズムパターンはリズム音源回路
５に供給されて指定された種類のリズム音源回路
を駆動し、リズム音源信号を出力させる。またコ
ードパターンはCPU３のチヤンネル割当て動作
によつて、例えばLSIチツプ４Ｂに供給され、そ
のコード音が時分割処理動作により作成される。
更にROM３Ｂから読出されたベースパターン、
アルペジオパターンは夫々、例えばLSIチツプ４
Ｃ内のチヤンネルを割当てられて送出され、その
ベース音、アルペジオ音が作成される。 That is, the CPU 3 includes a tempo counter 3A, and addresses are controlled by this tempo counter 3A.
A ROM (read only memory) 3B and the like are provided. The counting speed of the tempo counter 3A is determined by a tempo switch (not shown) provided on the switch panel 2.
For example, the counting operation (hexadecimal counter) is repeated in units of one measure based on the note length of a sixteenth note. For example, ROM3B stores rhythm patterns, chord patterns, bass patterns, arpeggio patterns, etc. in units of one measure, and ROM3B
The rhythm pattern read out from the rhythm sound source circuit 5 is supplied to the rhythm sound source circuit 5, which drives a designated type of rhythm sound source circuit to output a rhythm sound source signal. Further, the chord pattern is supplied to, for example, the LSI chip 4B by the channel allocation operation of the CPU 3, and its chord tone is created by the time-sharing processing operation.
Furthermore, the base pattern read from ROM3B,
Each arpeggio pattern is, for example, LSI chip 4.
A channel in C is assigned and sent out, and its bass tone and arpeggio tone are created.

LSIチツプ４Ａの各チヤンネルは例えば、メロ
デイ音の作成に割当てられる。そそしてLSIチツ
プ４Ａ〜４Ｃの各出力は対応するＤ／Ａ変換回路
６Ａ〜６Ｃを介しミキシング回路７に与えられ、
リズム音源回路５からのリズム音源信号と共にミ
キシングされ、次いでアンプ８を介してスピーカ
９に与えられ、放音される。 Each channel of the LSI chip 4A is assigned, for example, to create melody sounds. The respective outputs of the LSI chips 4A to 4C are then given to the mixing circuit 7 via the corresponding D/A conversion circuits 6A to 6C.
It is mixed together with the rhythm sound source signal from the rhythm sound source circuit 5, and then applied to the speaker 9 via the amplifier 8, where it is emitted.

なお、CPU３は上記チヤンネル割当て動作に
伴つてLSIチツプ４Ａ〜４Ｃに対し夫々、チツプ
セレクト信号CS１〜CS３を出力する。而して
LSIチツプ４Ａ，４Ｂ，４Ｃは何れも第２図に示
す回路構成を有し、夫々同一構成となつている。
また各LSIチツプ４Ａ〜４Ｃからは上述したメロ
デイ音やコード音、ベース音、アルペジオ音を構
成する各楽音が、CPU３によつて指定された次
数の倍音を含む波形データとして出力する。 Incidentally, the CPU 3 outputs chip select signals CS1 to CS3 to the LSI chips 4A to 4C, respectively, in conjunction with the above channel allocation operation. Then
The LSI chips 4A, 4B, and 4C all have the circuit configuration shown in FIG. 2, and have the same configuration.
Each of the LSI chips 4A to 4C outputs the musical tones constituting the above-mentioned melody tones, chord tones, bass tones, and arpeggio tones as waveform data containing overtones of orders specified by the CPU 3.

次に第２図を参照して上記LSIチツププ４Ａ〜
４Ｃの要部の具体的構成を説明する。上述したよ
うに各LSIチツプ４Ａ〜４Ｃは共にその構成が同
一であるから、いまLSIチツプ４Ａの構成を代表
して説明する。 Next, referring to FIG. 2, the above LSI chips 4A~
The specific configuration of the main parts of 4C will be explained. As mentioned above, since each of the LSI chips 4A to 4C has the same configuration, the configuration of the LSI chip 4A will now be explained as a representative.

LSIチツプ４Ａは４チヤンネルの時分割処理動
作が可能となつている。即ち、各チヤンネルは１
つの楽音に対応し、最大４楽音まで、換言すれば
４和音まで生成することが、このLSIチツプ４Ａ
べか可能である。したがつて後述する周波数情報
レジスタ等の各種シフトレジスタは４チヤンネル
に対応する４段のシフト段を有している。ただし
後述するように、エンベロープ情報レジスタは20
段のシフト段を有する。 The LSI chip 4A is capable of 4-channel time-division processing operation. That is, each channel has 1
This LSI chip 4A supports up to 4 musical tones, in other words, can generate up to 4 chords.
It is possible. Therefore, various shift registers such as a frequency information register, which will be described later, have four shift stages corresponding to four channels. However, as explained later, the envelope information register is 20
It has two shift stages.

鍵盤上の操作キーの音階に応じてCPU１が出
力し、LSIチツプ４Ａに入力される上記操作キー
の周波数情報はゲート回路１１を介して周波数情
報レジスタ１２に与えられる。この周波数情報レ
ジスタ１２は容量20ビツトのシフトレジスタ４本
をカスケード接続してなり、またクロツクφ₁₀（第
３図参照）により駆動されてシフト動作を行う。
周波数情報レジスタ１２の４段目のシフトレジス
タから出力する周波数情報は加算器１３に与えら
れるほかに、ゲート回路１４を介し周波数情報レ
ジスタ１２の１段目のシフトレジスタに与えら
れ、帰還される。この場合、上記ゲート回路１１
にはCPU１からの制御信号INが直接印加されて
おり、またゲート回路１４には上記制御信号IN
がインバータ１５を介し印加されており、夫々、
開閉制御される。而して制御信号INは、操作キ
ーが、あるチヤンネルに割当てられるとき該チヤ
ンネルのタイミングにて２値論理レベルの“１”
信号として出力される信号であり、このとき開成
されるゲート回路１１を介し上記操作キーに対す
る周波数情報が周波数情報レジスタ１２の１段目
に入力される。一方、このときゲート回路１４は
閉成されており、したがつて周波数情報レジスタ
１２の４段からの帰還データは阻止される。そし
て以後は上記操作キーがオフされ、チヤンネル解
除となるまでの間、該チヤンネルのタイミングで
は制御信号INは“０”信号として出力され、こ
の結果、ゲート回路１４が開成して上記操作キー
の周波数情報が帰還され、循環保持されるように
なつている。 Frequency information of the operation keys outputted by the CPU 1 according to the scale of the operation keys on the keyboard and inputted to the LSI chip 4A is given to the frequency information register 12 via the gate circuit 11. This frequency information register 12 is formed by cascading four shift registers each having a capacity of 20 bits, and is driven by a clock _φ10 (see FIG. 3) to perform a shift operation.
The frequency information output from the fourth stage shift register of the frequency information register 12 is not only given to the adder 13 but also given to the first stage shift register of the frequency information register 12 via the gate circuit 14 and fed back. In this case, the gate circuit 11
The control signal IN from the CPU 1 is directly applied to the gate circuit 14, and the control signal IN from the CPU 1 is directly applied to the gate circuit 14.
are applied via the inverter 15, respectively.
Opening/closing controlled. Therefore, when an operation key is assigned to a certain channel, the control signal IN becomes "1" at a binary logic level at the timing of that channel.
This signal is output as a signal, and the frequency information for the operation key is input to the first stage of the frequency information register 12 via the gate circuit 11 which is opened at this time. On the other hand, at this time, the gate circuit 14 is closed, so feedback data from the four stages of the frequency information register 12 is blocked. From then on, until the operation key is turned off and the channel is released, the control signal IN is output as a "0" signal at the timing of the channel, and as a result, the gate circuit 14 is opened and the frequency of the operation key is Information is being returned and retained in circulation.

加算器１３は周波数情報レジスタ１２からの周
波数情報と、位相情報レジスタ１６から帰還され
る位相情報（位相アドレス）とを加算し、その結
果、あらたな位相情報を出力して位相情報レジス
タ１６に与える。位相情報レジスタ１６は容量20
ビツトのシフトレジスタ４本をカスケード接続し
てなり、またクロツクφ₁₀により駆動される。そ
して位相情報レジスタ１６の４段目から出力する
位相情報は乗算部１７へ印加される。即ち、上記
加算器１３および位相情報レジスタ１６は、上記
周波数情報を累算して位相アドレスafを得る回路
である。 The adder 13 adds the frequency information from the frequency information register 12 and the phase information (phase address) fed back from the phase information register 16, and as a result, outputs new phase information and gives it to the phase information register 16. . Phase information register 16 has a capacity of 20
It consists of four bit shift registers connected in cascade and is driven by a clock _φ10 . The phase information output from the fourth stage of the phase information register 16 is applied to the multiplier 17. That is, the adder 13 and the phase information register 16 are circuits that accumulate the frequency information to obtain the phase address af.

乗算部１７はCRU１の制御に基づく信号XS₀、
XS₁、XQ、YO、YS₂、YQが入力されている。
茲で、信号XS₀、XS₁、XQは夫々、乗算部１７
内のアダーのＸ入力端子に、上記位相アドレス
af、位相アドレスafの２倍のデータ、前回の演算
結果が夫々入力されるようにするゲート制御信号
である。一方、信号YO、YS₂、YQは夫々、上記
アダーのＹ入力端子に、データＯ、位相アドレス
afの４倍のデータ、前回の演算結果が夫々入力さ
れるようにするゲート制御信号である。そして乗
算部１７の出力データは加算器１８の第１入力端
子に印加される。なお、上記乗算部１７の出力デ
ータ（12ビツトデータ）のうち最上位ビツトは符
号を表わすSIGNビツトであり、排他的オアゲー
ト１９を介し加算器１８へ印加される。また加算
器１８の第２入力端子には排他的オアゲート２０
₁₀〜２０₀を夫々介し、エンベロロープデータ
（11ビツトデータ）が印加される。 The multiplier 17 receives a signal XS ₀ based on the control of the CRU1,
XS ₁ , XQ, YO, YS ₂ , and YQ are entered.
In addition, the signals XS ₀ , XS ₁ , and XQ are sent to the multiplier 17, respectively.
Add the above phase address to the X input terminal of the adder inside.
This is a gate control signal for inputting af, data twice the phase address af, and the previous calculation result, respectively. On the other hand, signals YO, YS ₂ and YQ are input to the Y input terminal of the adder as data O and phase address, respectively.
This is a gate control signal that allows four times the data of af and the previous calculation result to be input. The output data of the multiplier 17 is then applied to the first input terminal of the adder 18. The most significant bit of the output data (12-bit data) from the multiplier 17 is a SIGN bit representing a sign, and is applied to the adder 18 via the exclusive OR gate 19. Further, an exclusive OR gate 20 is connected to the second input terminal of the adder 18.
Envelope data (11 bit data) is applied via ₁₀ to ₂₀₀ , respectively.

即ち、加算器２１にはゲート回路２２を介して
エンベロープ値が印加される。このエンベロープ
値は、予め外部スイツチによつて設定されている
ADSR（アタツク、デイケイ、サステイン、リリ
ース）情報にもとづき、演奏キーのオン、オフ操
作時にCPU１の制御によつて与えられるデータ
であり、ゲート回路２２にエンベロープクロツク
が印加され該ゲート回路２２が開成される都度、
加算器２１に印加される。 That is, the envelope value is applied to the adder 21 via the gate circuit 22. This envelope value is preset by an external switch.
Based on ADSR (Attack, Decay, Sustain, Release) information, this data is given under the control of the CPU 1 when a performance key is turned on or off.An envelope clock is applied to the gate circuit 22, and the gate circuit 22 is opened. Each time it is done,
It is applied to the adder 21.

加算器２１には更に、エンベロープ情報レジス
タからのデータが帰還され印加されている。この
エンベロープ情報レジスタ２３は、容量７ビツト
のシフトレジスタ２０本をカスケード接続してな
つており、またクロツクφ₂（第３図参照）により
駆動される。そして加算器２１に上記エンベロー
プ値としてエンベロープ情報レジスタ２３の出力
データとを加算し、あらたなエンベロープ情報
（エンベロープの現在値）を作成し、エンベロー
プ情報レジスタ２３へ与える。またエンベロープ
情報レジスタ２３の出力データ、即ち、上記エン
ベロープ情報は指数変換回路２４にも与えられ
る。この指数変換回路２４は、エンベロープ波形
のアタツク部が上に凸の曲線、デイケイ部が下に
凸の曲線、リリース部が下に凸の曲線であるよう
な理想的なエンベロープ波形となるように、上記
エンベロープ情情報を指数関数的な変化を示すデ
ータに変換するための回路であり、例えば本出願
人が既に出願した特許出願（特願昭56―36595号）
を利用することができる。そして指数関数変換回
路２４から出力するエンベロープデータは上記排
他的オアゲート２０₁₀〜２０₀を介し加算器１８
へ与えられる。 Furthermore, data from the envelope information register is fed back and applied to the adder 21. This envelope information register 23 is made up of 20 shift registers each having a capacity of 7 bits connected in cascade, and is driven by a clock φ ₂ (see FIG. 3). Then, the output data of the envelope information register 23 is added as the envelope value to the adder 21 to create new envelope information (current value of the envelope) and provided to the envelope information register 23. Further, the output data of the envelope information register 23, ie, the above-mentioned envelope information, is also given to the exponent conversion circuit 24. This index conversion circuit 24 creates an ideal envelope waveform in which the attack part of the envelope waveform is an upwardly convex curve, the decay part is a downwardly convex curve, and the release part is a downwardly convex curve. This is a circuit for converting the above-mentioned envelope information into data showing an exponential change.
can be used. The envelope data output from the exponential function conversion circuit 24 is then sent to the adder 18 via the exclusive OR gates 20 ₁₀ to 20 ₀ .
given to.

上記排他的オアゲート１９および排他的オアゲ
ート２０₁₀〜２０₀の各地端は、第３図に示す如
く、システムクロツクφ₁の出力ごとに、“１”レ
ベルと“０”レベルとを交互に繰返す信号Ｓが印
加されている。また加算器１８のキヤリー入力端
子Cinにも上記信号Ｓが印加されている。 As shown in FIG. 3, each terminal of the exclusive OR gate 19 and the exclusive OR gates ₂₀₁₀ to ₂₀₀ alternately repeats the "1" level and the " ₀ " level for each output of the system clock φ1. A signal S is applied. The signal S is also applied to the carry input terminal Cin of the adder 18.

したがつて、信号Ｓが“０”レベルのときに
は、加算器１８は第１入力端子への入力データと
第２入力端子への入力データとを加算し、その結
果データを正弦波ROM部２５へアドレスデータ
として与える。一方、信号Ｓが“１”レベルのと
きには、加算器１８は、乗算部１７からのデータ
のうちSIGNビツトのレベルのみを反転したデー
タと、指数関数変換回路２４からのエンベロープ
データを２の補数表現により表わしたデータとを
加算し、その結果データを正弦波ROM部２５へ
与える。しかして、この信号Ｓが“１”のときに
読出されるサイン波は上記信号Ｓが“０”レベル
のとき読出されるサイン波とその周波数が同一
で、また位相シフト量が同じ大きさでシフト方向
が逆の関係にあり、更に符号の正、負が逆となる
サイン波となつている。 Therefore, when the signal S is at the "0" level, the adder 18 adds the input data to the first input terminal and the input data to the second input terminal, and sends the resulting data to the sine wave ROM section 25. Give as address data. On the other hand, when the signal S is at the "1" level, the adder 18 converts data obtained by inverting only the SIGN bit level of the data from the multiplier 17 and the envelope data from the exponential function conversion circuit 24 into two's complement representation. and the data expressed by , and the resulting data is given to the sine wave ROM section 25. Therefore, the sine wave read out when this signal S is "1" has the same frequency and phase shift as the sine wave read out when the signal S is "0" level. The shift directions are opposite to each other, and the positive and negative signs are opposite to each other, forming a sine wave.

上記正弦波ROM部２５には、2ⁿ（ｎは正の整
数、例えば今の場合ｎ＝2¹²）のサンプル点に分
割して正弦波の振幅値が記憶されている。そして
この正弦波ORM部２５から読出された振幅値デ
ータは累算器２６に与えられ、システムクロツク
φ₁の出力ごとに累算される。そしてこの累算器
２６の累算値データはクロツクφ₄₀（第３図参照）
の出力時にラツチ２７にラツチされ、次いで上記
Ｄ／Ａ変換回路６Ａに与えられる。なお、この累
算器２６はクロツクφ₄₀のタイミングでその内容
がクリアされる。而して上記ラツチ２７へラツチ
された累算値データは最大40個の正弦波を累算し
た値となつている。また第３図において、タイミ
ングPO、Ｐ１、Ｐ２、Ｐ３は夫々、周波数情報
レジスタ１２、位相情報レジスタ１６がクロツク
φ₁₀の出力毎に時分割動作を行う各チヤンネルの
タイミングを示している。またタイミングTO、
Ｔ１、Ｔ２、Ｔ３、Ｔ４は夫々、上記各タイミン
グＰ０〜Ｐ３夫々において、クロツクφ₂の出力
毎に更に実行される時分割動作のタイミングを示
している。 The sine wave ROM section 25 stores the amplitude value of a sine wave divided into 2 ⁿ (n is a positive integer, for example, n=2 ¹² in this case) sample points. The amplitude value data read from the sine wave ORM section 25 is given to an accumulator 26, and is accumulated every time the system clock _φ1 is output. The accumulated value data of this accumulator 26 is clocked at _φ40 (see Fig. 3).
At the time of output, the signal is latched in the latch 27 and then applied to the D/A conversion circuit 6A. Note that the contents of this accumulator 26 are cleared at the timing of clock _φ40 . Thus, the accumulated value data latched to the latch 27 is a value obtained by accumulating up to 40 sine waves. Further, in FIG. 3, timings PO, P1, P2, and P3 indicate the timings of each channel in which the frequency information register 12 and the phase information register 16 perform time-division operations every time the clock _φ10 is output. Also timing TO,
T1, T2, T3, and T4 respectively indicate the timing of the time division operation that is further executed every time the clock _φ2 is output at each of the above-mentioned timings P0 to P3.

LSIチツプ４Ａの上記構成によつてLSIチツプ
４Ａは４チヤンネルの時分割処理動作を行い、最
大４楽音まで同時生成する。他のLSIチツプ４
Ｂ，４Ｃについても全く同様であり、而して各
LSIチツプ４Ａ〜４Ｃの詳細については、本出願
人の提案した特許出願（特願昭56―130875、発明
の名称：電子楽器）に開示されている。次に第４
図ないし第６図を参照して上記実施例の動作を説
明する。先ず、キーボード１のキー操作によりメ
ロデイ演奏のみを行うときには、切替スイツチ２
Ａを切替位置OFFに設定する。この場合、CPU
３はLSIチツプ４Ａ，４Ｂのみを選択してチツプ
セレクト信号CS１、CS２を夫々出力する。この
結果、キーボード１のキー操作によるメロデイ演
奏は、LSIチツプ４Ａの４チヤンネル（第１〜第
４チヤンネル）とLSIチツプ４Ｂの４チヤンネル
（第１〜第４チヤンネル）、即ち、最大８チヤンネ
ルの楽音生成回路がCPU３のチヤンネル制御下
に形成されることにより実行され、最大８個の楽
音がメロデイ音として作成放音される。第４図の
OFFモードと、第5A図には上述したチヤンネル
割当ての状態を概念的に示している。したがつて
この場合にはLSIチツプ４Ｃは使用されない。ま
た所望のリズムを指定しておけば、テンポカウン
タ３Ａのアドレス制御下にROM３Ｂからリズム
パターンが１小節単位で読出されてリズム音源回
路５に与えられ、そのリズム音が作成され、上記
メロデイ音と共に放音される。このリズム音の生
成に関しては後述の他のモードにおいても同様で
ある。 With the above-described configuration of the LSI chip 4A, the LSI chip 4A performs time-division processing operations for four channels and simultaneously generates up to four musical tones. Other LSI chips 4
The same is true for B and 4C, and each
Details of the LSI chips 4A to 4C are disclosed in a patent application proposed by the present applicant (Japanese Patent Application No. 130875/1987, title of invention: electronic musical instrument). Then the fourth
The operation of the above embodiment will be explained with reference to FIGS. First, when performing only a melody by operating keys on keyboard 1, select switch 2.
Set A to switching position OFF. In this case, the CPU
3 selects only LSI chips 4A and 4B and outputs chip select signals CS1 and CS2, respectively. As a result, the melody performance by key operations on the keyboard 1 can be played on the 4 channels (1st to 4th channels) of LSI chip 4A and the 4 channels (1st to 4th channels) of LSI chip 4B, that is, up to 8 channels of musical tones. The generation circuit is formed under the channel control of the CPU 3 and executed, and up to eight musical tones are created and emitted as melody tones. Figure 4
The OFF mode and the channel allocation state described above are conceptually shown in FIG. 5A. Therefore, LSI chip 4C is not used in this case. Furthermore, if a desired rhythm is specified, the rhythm pattern is read out in bar units from the ROM 3B under the address control of the tempo counter 3A, and is given to the rhythm sound source circuit 5, and the rhythm sound is created, together with the melody sound. A sound is emitted. The generation of this rhythm sound is the same in other modes described below.

次にキーボード１による上記メロデイ演奏と共
にコードとベースの自動演奏（オートコード、オ
ートベース）を行う場合を説明すると、切替スイ
ツチ２Ａを切替位置FING、またはONE FING.
に設定し、且つ切替スイツチ２Ｂを切替位置
CCONT.またはRHYTHM.に設定しておく。こ
のときCPU３はLSIチツプ４Ａ〜４Ｃに対し
夫々、チツプセレクト信号CS１、CS２、CS３を
出力し、当該楽音を割当て制御する。この結果、
キーボード１によるメロデイ演奏はCPU３のチ
ヤンネル制御下にLSIチツプ４Ａの４チヤンネル
（第１〜第４チヤンネル）を割当てられて最大４
個の楽音がメロデイ音として生成される。またオ
ートコード演奏はLSIチツプ４Ｂの４チヤンネル
（第１〜第４チヤンネル）を割当てられて最大４
個の楽音がオートコード音として生成される。更
にオートベース演奏はLSIチツプ４Ｃの１チヤン
ネル（第１チヤンネル）のみを割当てられて１音
のみがオートベース音として作成される。第４図
のCONT.、RHYTHMモードおよび第５Ｂ図は
このチヤンネル割当ての状態を概念的に示してい
る。そしてこの場合、オートコード音はキーボー
ド１の伴奏キーの所定操作にしたがつてROM３
Ｂからコードパターンが読出され、LSIチツプ４
Ｂに与えられて作成される。またオートベース音
はROM３Ｂからベースパターンが読出され、
LSIチツプ４Ｃに与えられて作成される。而して
ROM３Ｂは１個のテンポカウンタ３Ａによりア
ドレス制御されるから、生成されるオートコード
音、オートベース音、またリズム音は共に同一テ
ンポにて同期をとつたものとなつている。 Next, to explain the case where the keyboard 1 performs the above melody and also automatically plays chords and bass (auto chord, auto bass), move the switch 2A to the switching position FING or ONE FING.
and set changeover switch 2B to the changeover position.
Set it to CCONT. or RHYTHM. At this time, the CPU 3 outputs chip select signals CS1, CS2, and CS3 to the LSI chips 4A to 4C, respectively, and controls the allocation of the musical tones. As a result,
The melody performance by the keyboard 1 is controlled by the channels of the CPU 3, and the 4 channels (1st to 4th channels) of the LSI chip 4A are assigned, and a maximum of 4 channels can be played.
musical tones are generated as melody sounds. In addition, auto chord performance can be performed using up to 4 channels (1st to 4th channels) of LSI chip 4B.
musical tones are generated as autochord tones. Furthermore, only one channel (first channel) of the LSI chip 4C is assigned to the auto bass performance, and only one note is created as an auto bass sound. CONT. and RHYTHM modes in FIG. 4 and FIG. 5B conceptually show the state of channel assignment. In this case, the autochord sound is played in ROM3 according to the specified operation of the accompaniment key on keyboard 1.
The code pattern is read from B, and LSI chip 4
It is given to B and created. Also, for the auto bass sound, the bass pattern is read from ROM3B,
It is given to LSI chip 4C and created. Then
Since the ROM 3B is address-controlled by a single tempo counter 3A, the generated autochord tones, autobass tones, and rhythm tones are all synchronized at the same tempo.

次にキーボード１によるメロデイ演奏、また上
記オートコード、オートベースの各自動演奏と共
にアルペジオ演奏をも行う場合を説明すると、切
替スイツチ２Ａを切替位置FING.またはONE
FING.に設定し、また切替スイツチ２Ｂを切替位
置ARPEGGIOに設定する。このときのチヤンネ
ル割当ての状態は第４図のARPEGGIOモードお
よび第５Ｃ図に示す通りであり、即ち、上述した
メロデイ演奏、オートコード、オートベースの各
演奏時のチヤンネル割当て状態に加えて更に、
LSIチツプ４Ｃの第２チヤンネルにアルペジオ演
奏が割当てられる。そしてROM３Ｂからアルペ
ジオパターンが上記リズムパターン、コードパタ
ーン、ベースパターン等と同期して読出され、
LSIチツプ４Ｃの第２チヤンネルに送出され、ア
ルペジオ音が生成される。第６Ａ図、第６Ｂ図に
はＣメジヤーコードの場合のアルペジオ音とオー
トベース音の一例を示している。このようにして
メロデイ演奏と同時にオートコード、オートベー
ス、アルペジオの各自動演奏がCPU３のチヤン
ネル制御下に実行される。 Next, to explain the case where an arpeggio performance is performed along with the melody performance using the keyboard 1, the automatic performance of the above-mentioned auto chords, and auto bass, the switch 2A is moved to the FING. or ONE position.
FING. and set changeover switch 2B to changeover position ARPEGGIO. The channel assignment status at this time is as shown in the ARPEGGIO mode in Figure 4 and Figure 5C, that is, in addition to the channel assignment status during each of the melody performance, auto chord, and auto bass performance described above,
Arpeggio performance is assigned to the second channel of LSI chip 4C. Then, the arpeggio pattern is read out from ROM3B in synchronization with the rhythm pattern, chord pattern, bass pattern, etc.
The signal is sent to the second channel of the LSI chip 4C, and an arpeggio sound is generated. FIGS. 6A and 6B show an example of an arpeggio sound and an auto bass sound in the case of a C major chord. In this way, each automatic performance of auto chord, auto bass, and arpeggio is executed under channel control of the CPU 3 simultaneously with the melody performance.

なお、上記実施例では時分割処理方式により楽
音生成を行うLSIチツプの数を３としたが、この
数は複数の時分割処理チヤンネルが形成される限
り任意であり、１チツプ化することも可能であ
る。またメロデイ演奏と、オートコード、オート
ベース、アルペジオ等の自動演奏のチヤンネル割
当ての状態は上記実施例に限らず任意であり、し
たがつて自動伴奏の伴奏形態は任意であつてよ
い。更に生成されるコード、ベース、アルペジオ
の各パターンも上記実施例に限らず任意である。 In the above embodiment, the number of LSI chips that generate musical tones using the time-sharing processing method is three, but this number is arbitrary as long as a plurality of time-sharing processing channels are formed, and it is also possible to reduce the number to one chip. It is. Further, the state of channel allocation for melody performance and automatic performance such as autochord, autobass, arpeggio, etc. is not limited to the above embodiments, and may be arbitrary, so the accompaniment form of automatic accompaniment may be arbitrary. Furthermore, the generated chord, bass, and arpeggio patterns are not limited to the above embodiments, but may be arbitrary.

この発明は以上説明したように、複数キーを有
し、このキーにてメロデイ及び伴奏の演奏を行う
ことが可能なキーボードと、複数の時分割処理チ
ヤンネルを有し、この複数の時分割処理チヤンネ
ルで共用される波形メモリから指定する音高の楽
音波形信号を時分割的に読出すことによつて複数
の楽音信号を時分割的に発生する楽音信号発生手
段と、この楽音信号発生手段の各時分割処理チヤ
ンネルに対応して設けられ、各時分割処理チヤン
ネルにおいて発生する楽音信号を指定する指定情
報を記憶すると共に、上記各時分割処理チヤンネ
ルの時分割処理時間毎に当該指定情報を上記楽音
信号発生手段に対し送出して対応する楽音信号を
発生させる書替可能な記憶手段と、この楽音信号
発生手段から発生される楽音信号を用いて演奏音
を得る演奏形態を選択するとともに、上記伴奏と
してコード、ベース、アルベジオの少なくともひ
とつを選択する手動スイツチ手段と、上記キーボ
ードのキー操作に従つて決定されるメロデイ及び
伴奏に応じた楽音を、上記手動スイツチ手段にて
選択される演奏形態に応じて、上記複数の時分割
処理チヤンネルのうちの異なる時分割処理チヤン
ネルに割当てて、当該楽音信号を発生させるよう
にするために、上記メロデイ及び伴奏を構成する
楽音を指定する指定情報を、上記記憶手段に、上
記演奏形態に応じて入力設定し、上記各時分割処
理チヤンネルの時分割処理時間毎に、予め割り当
てた上記指定情報を上記楽音信号発生手段に対し
て送出して上記メロデイ及び伴奏を得るようにし
たチヤンネル制御手段と、を具備した電子楽器を
提供したから、簡単な回路構成によつて楽音を複
数同時に発生することが可能となり、特に、演奏
形態に応じたメロデイ音及び伴奏音を簡単に得ら
れ、その場合のチヤンネル割当ても、楽音を指定
情報を書替可能な記憶手段にチヤンネル毎に割当
てることで達成でき楽音発生制御も容易となると
いう利点がある。 As explained above, the present invention includes a keyboard having a plurality of keys and with which a melody and an accompaniment can be played, and a plurality of time-sharing processing channels, and the plurality of time-sharing processing channels. musical tone signal generation means for generating a plurality of musical tone signals in a time-divisional manner by reading out musical waveform signals of specified pitches in a time-divisional manner from a waveform memory shared by the musical tone signal generation means; and each of the musical tone signal generation means. It is provided corresponding to the time-division processing channels, and stores designation information that designates musical tone signals generated in each time-division processing channel, and stores the designation information for each time-division processing time of each of the time-division processing channels. A rewritable storage means for transmitting to the signal generation means to generate a corresponding musical tone signal, a performance form for obtaining a performance sound using the musical tone signal generated from the musical tone signal generation means, and the above-mentioned accompaniment. a manual switch means for selecting at least one of chord, bass, and arpeggio as a musical tone; and a musical tone corresponding to the melody and accompaniment determined according to key operations on the keyboard, according to the performance form selected by the manual switch means. In order to generate the musical tone signal by assigning it to a different time-division processing channel among the plurality of time-division processing channels, the specification information specifying the musical tones constituting the melody and accompaniment is stored in the memory. The means is inputted and set according to the performance form, and the specified information assigned in advance is sent to the musical tone signal generating means for each time-sharing processing time of each time-sharing processing channel to generate the melody and accompaniment. Since we have provided an electronic musical instrument equipped with channel control means designed to obtain This has the advantage that it is easy to obtain, and in that case, channel assignment can be achieved by allocating musical tones for each channel to a storage means in which designation information can be rewritten, and musical tone generation control is also facilitated.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明の一実施例の電子楽器の回路
構成図、第２図はLSIチツプ４Ａの詳細回路図、
第３図はLSIチツプ４Ａの時分割処理動作を説明
するタイミングチヤート、第４図、第５図は共に
メロデイ音と伴奏音のチヤンネル割当の状態を一
例として示す図、第６図はアルペジオとベースの
各伴奏音の一例を説明する図である。１……キーボード、２Ａ，２Ｂ……切替スイツ
チ、３……CPU、３Ａ……テンポカウンタ、３
Ｂ……ROM、４Ａ，４Ｂ、４Ｃ……LSIチツプ、
５……リズム音源回路、７……ミキシング回路、
９……スピーカ、１２……周波数情報レジスタ、
１３……加算器、１６……位相情報レジスタ、１
７……乗算部、１８……加算器、２１……加算
器、２３……エンベロープ情報レジスタ、２４…
…指数関数変換回路、２５……正弦波ROM、２
６……累算器、２７……ラツチ。 FIG. 1 is a circuit configuration diagram of an electronic musical instrument according to an embodiment of the present invention, FIG. 2 is a detailed circuit diagram of LSI chip 4A,
Figure 3 is a timing chart explaining the time-division processing operation of LSI chip 4A, Figures 4 and 5 are diagrams showing an example of the state of channel allocation for melody and accompaniment sounds, and Figure 6 is for arpeggio and bass. It is a figure explaining an example of each accompaniment sound. 1... Keyboard, 2A, 2B... Selector switch, 3... CPU, 3A... Tempo counter, 3
B...ROM, 4A, 4B, 4C...LSI chip,
5...Rhythm sound source circuit, 7...Mixing circuit,
9... Speaker, 12... Frequency information register,
13... Adder, 16... Phase information register, 1
7... Multiplication section, 18... Adder, 21... Adder, 23... Envelope information register, 24...
...exponential function conversion circuit, 25...sine wave ROM, 2
6...Accumulator, 27...Latch.

Claims

【特許請求の範囲】１複数のキーを有し、このキーにてメロデイ及
び伴奏の演奏を行うことが可能なキーボードと、複数の時分割処理チヤンネルを有し、この複数
の時分割処理チヤンネルで共用される波形メモリ
から指定する音高の楽音波形信号を時分割的に読
出すことによつて複数の楽音信号を時分割的に発
生する楽音信号発生手段と、この楽音信号発生手段の各時分割処理チヤンネ
ルに対応して設けられ、各時分割処理チヤンネル
において発生する楽音信号を指定する指定情報を
記憶すると共に、上記各時分割処理チヤンネルの
時分割処理時間毎に当該指定情報を上記楽音信号
発生手段に対し送出して対応する楽音信号を発生
させる書替可能な記憶手段と、この楽音信号発生手段から発生される楽音信号
を用いて演奏音を得る演奏形態を選択するととも
に、上記伴奏としてコード、ベース、アルペジオ
の少なくともひとつを選択する手動スイツチ手段
と、上記キーボードのキー操作に従つて決定される
メロデイ及び伴奏に応じた楽音を、上記手動スイ
ツチ手段にて選択される演奏形態に応じて、上記
複数の時分割処理チヤンネルのうちの異なる時分
割処理チヤンネルに割当てて、当該楽音信号を発
生させるようにするために、上記メロデイ及び伴
奏を構成する楽音を指定する指定情報を、上記記
憶手段に、上記演奏形態に応じて入力設定し、上
記各時分割処理チヤンネルの時分割処理時間毎
に、予め割り当てた上記指定情報を上記楽音信号
発生手段に対して送出して上記メロデイ及び伴奏
を得るようにしたチヤンネル制御手段と、を具備したことを特徴とする電子楽器。[Scope of Claims] 1. A keyboard having a plurality of keys and capable of performing a melody and accompaniment using the keys, and a plurality of time-sharing processing channels, and having a plurality of time-sharing processing channels. A musical tone signal generation means for generating a plurality of musical tone signals in a time-divisional manner by time-divisionally reading a musical waveform signal of a specified pitch from a shared waveform memory; and each time of the musical tone signal generation means. It is provided corresponding to the divided processing channels, and stores designation information that designates musical tone signals generated in each time-division processing channel, and also stores the designation information for each time-division processing time of each time-division processing channel. a rewritable storage means for transmitting to the generation means to generate a corresponding musical tone signal; a performance form for obtaining a performance sound using the musical tone signal generated from the musical tone signal generation means; and as the accompaniment. A manual switch means for selecting at least one of chord, bass, and arpeggio, and a musical tone corresponding to the melody and accompaniment determined according to key operations on the keyboard, according to the performance form selected by the manual switch means. , in order to allocate the musical tone signals to different time-division processing channels among the plurality of time-division processing channels and generate the musical tone signals, the storage means stores specification information specifying musical tones constituting the melody and accompaniment. input and set according to the performance form, and transmit the pre-allocated designation information to the musical tone signal generating means for each time-sharing processing time of each time-sharing processing channel to obtain the melody and accompaniment. An electronic musical instrument characterized by comprising channel control means as described above, and the following.