JPH0156569B2 - - Google Patents
Info
- Publication number
- JPH0156569B2 JPH0156569B2 JP58023227A JP2322783A JPH0156569B2 JP H0156569 B2 JPH0156569 B2 JP H0156569B2 JP 58023227 A JP58023227 A JP 58023227A JP 2322783 A JP2322783 A JP 2322783A JP H0156569 B2 JPH0156569 B2 JP H0156569B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- output
- reference voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
産業上の利用分野
本発明は３種類のレベルを有するデイジタル信
号のレベルを判別してバイナリー信号に変換する
３値入力判別装置に関するものである。
従来例の構成とその問題点
従来、この種の判別装置としては第１図に示す
ように２組のコンパレータを組み合わせたものが
用いられてきた。第１図において、１００は３値
信号が供給される入力端子であり、２００および
３００がバイナリー出力端子であり、４００はプ
ラス側給電端子である。
また、トランジスタ１，２，３，４，５，６，
７と抵抗８，９，１０が第１の電圧コンパレータ
を構成し、トランジスタ１１，１２，１３，１
４，１５，１６，１７と抵抗１８，１９，２０が
第２の電圧コンパレータを構成している。
ここで、以後の説明をわかり易くするために、
入力端子１００に供給される３値のデイジタル信
号は5V、2.5V、0Vの３種類のレベルを有し、そ
れらを、それぞれＨレベル、Ｍレベル、Ｌレベル
であるとする。
また、プラス側給電端子４００に供給される電
圧は5Vで、この給電電圧は抵抗２１，２２，２
３によつて分圧され、第１の給電電圧分割点のａ
点には1.5Vの電圧が現われ、第２の給電電圧分
割点のｂ点には3.5Vの電圧が現われているもの
とする。
さて、入力端子１００にＬレベルが供給されて
いるときにはコンパレータを構成する差動トラン
ジスタのうち、基準電圧側のトランジスタがオン
状態になつて出力トランジスタ７および１７の両
方がオン状態となり（前記トランジスタ７，１７
はオープンコレクタ出力となつているが、外部に
何らかの負荷が接続されるものとする。）、前記入
力端子１００のレベルがＭレベルになると、トラ
ンジスタ１がオン状態となつて前記トランジスタ
７はオフ状態となる。
なお、このとき前記トランジスタ１７はオン状
態を維持する。
前記入力端子１００にＨレベルが供給されると
トランジスタ１１がオン状態となつて前記トラン
ジスタ１７もオフ状態となり、結局、入力レベル
に対する出力レベルは第１表の如くなる。
INDUSTRIAL APPLICATION FIELD The present invention relates to a ternary input discriminating device that discriminates the level of a digital signal having three types of levels and converts it into a binary signal. Configuration of Conventional Example and its Problems Conventionally, as this type of discrimination device, a combination of two sets of comparators as shown in FIG. 1 has been used. In FIG. 1, 100 is an input terminal to which a ternary signal is supplied, 200 and 300 are binary output terminals, and 400 is a positive power supply terminal. Also, transistors 1, 2, 3, 4, 5, 6,
7 and resistors 8, 9, 10 constitute a first voltage comparator, and transistors 11, 12, 13, 1
4, 15, 16, 17 and resistors 18, 19, 20 constitute a second voltage comparator. Here, to make the following explanation easier to understand,
The ternary digital signal supplied to the input terminal 100 has three levels: 5V, 2.5V, and 0V, and these are assumed to be H level, M level, and L level, respectively. Further, the voltage supplied to the positive side power supply terminal 400 is 5V, and this power supply voltage is applied to the resistors 21, 22, 2
3 and the first supply voltage division point a
It is assumed that a voltage of 1.5V appears at the point, and a voltage of 3.5V appears at the point b, which is the second power supply voltage division point. Now, when an L level is supplied to the input terminal 100, among the differential transistors constituting the comparator, the transistor on the reference voltage side is turned on, and both output transistors 7 and 17 are turned on (the transistor 7 ,17
is an open collector output, but it is assumed that some kind of load is connected externally. ), when the level of the input terminal 100 becomes M level, the transistor 1 is turned on and the transistor 7 is turned off. Note that at this time, the transistor 17 maintains an on state. When an H level is supplied to the input terminal 100, the transistor 11 is turned on and the transistor 17 is also turned off, so that the output level relative to the input level becomes as shown in Table 1.
【表】
ところで、一般に３値−２値変換を用いるシス
テム（通常、LSIされてICの入力ピンに３値信号
を供給するように構成されている。）では、この
ような判別回路を数チヤンネル以上用いることが
多くなるが、第１図の回路構成を数チヤンネル分
構成する場合、回路がきわめて大期模となり、消
費電流も増大してしまう。
第１図の回路をマルチチヤンネル化しても、共
用できる素子は分割抵抗２１〜２３とバイアス電
流作成用の抵抗２４，２５、トランジスタ２６ぐ
らいしかなく、これらを共用すると配線がかえつ
て複雑になるなどの問題があつた。
また、消費電流についていえば、２組の電圧コ
ンパレータの差動段には常に電流が流れており、
各差動段のバイアス電流をそれぞれ50μAにした
りすると（IC化する場合には洩漏電流の問題が
あるのでむやみに小さくできない。）、ひとつのチ
ヤンネルあたり100μAは入力レベルにかかわりな
く流れることになり、無駄が多かつた。
発明の目的
本発明はチヤンネルあたりの素子数が少なく、
消費電流も従来に比べて少ない３値入力判別装置
を実現することを目的とする。
発明の構成
本発明の３値入力判別装置は、入力端子にベー
スが接続された第１のトランジスタと、前記第１
のトランジスタのエミツタに第１の基準電圧を供
給する第１の基準電圧手段と、前記入力端子にベ
ースが接続され、前記第１のトランジスタと反対
導電形の第２のトランジスタと、前記第２のトラ
ンジスタのエミツタに第２の基準電圧を供給する
第２の基準電圧供給手段と、前記第１のトランジ
スタのオン・オフ動作に基づいてオン・オフ動作
を行なう第１の出力トランジスタと、前記第２の
トランジスタのオン・オフ動作に基づいてオン・
オフ動作を行なう第２の出力トランジスタのオ
ン・オフ動作を前記第２の出力トランジスタに伝
達する伝達用のトランジスタを備えたことを特徴
とするもので、これによつて構成素子数や消費電
流を減少せしめるものである。
実施例の説明
以下、本発明の実施例について図面を参照しな
がら説明する。
第２図は本発明の一実施例に係る３値入力判別
装置の回路結線図であり、第１図と同一部分につ
いては同一の符号を付している。
第２図において、プラス側給電線路ｃとマイナ
ス側給電線路ｄには給電電圧分割用の抵抗２１，
２２，２３が直列に接続され、第１の分割点ａに
はPNP型のトランジスタ２７のベースが接続さ
れ、前記トランジスタ２７のコレクタはマイナス
側給電線路ｄに接続され、同エミツタはダイオー
ド２８を介してNPN型のトランジスタ２９のベ
ースに接続され、前記トランジスタ２９のコレク
タはプラス側給電線路ｃに接続され、同ベースと
プラス側給電線路ｃの間にはベースバイアス供給
用の抵抗３０が接続されている。
また、第２の分割点ｂにはNPN型のトランジ
スタ３１のベースが接続され、前記トランジスタ
３１のコレクタはプラス側給電線路ｃに接続さ
れ、同エミツタはダイオード３２を介してPNP
型のトランジスタ３３のベースに接続され、前記
トランジスタ３３のコレクタはマイナス側給電線
路ｄに接続され、同ベースとマイナス側給電線路
ｄの間にはベースバイアス供給用の抵抗３４が接
続されている。
一方、入力端子１００には抵抗３５を介して
PNP型のトランジスタ３６のベースが接続され、
前記トランジスタ３６のエミツタは前記トランジ
スタ２９のエミツタに接続され、同コレクタは抵
抗３７を介して出力トランジスタ３８のベースに
接続され、前記トランジスタ３８はエミツタはマ
イナス側給電線路ｄに接続され、同コレクタは第
１の出力端子２００に接続され、同ベース・エミ
ツタ間には抵抗３９が接続されている。
さらに、前記入力端子１００には前記抵抗３５
を介してNPNトランジスタ４０のベースが接続
され、前記トランジスタ４０のエミツタは前記ト
ランジスタ３３のエミツタに接続され、同コレク
タは抵抗４１を介してトランジスタ４２のベース
に接続されている。前記トランジスタ４２のエミ
ツタはプラス側給電線路ｃに接続され、同コレク
タは抵抗４３を介して出力トランジスタ４４のベ
ースに接続され、同ベース・エミツタ間には抵抗
４５が接続され、前記トランジスタ４４のエミツ
タはマイナス側給電線路ｄに接続され、同コレク
タは第２の出力端子３００に接続され、同ベー
ス・エミツタ間には抵抗４６が接続されている。
さて、第２図に示された回路について、その動
作を説明すると、まず、入力端子１００に供給さ
れる信号のレベルがａ点のレベルよりも低くなる
とトランジスタ３６がオン状態になり、反対に、
ａ点のレベルよりも高くなると前記トランジスタ
３６はオフ状態となる。一方、前記入力端子１０
０に供給される信号レベルがｂ点のレベルよりも
高くなるとトランジスタ４０がオフ状態になり、
反対に、ｂ点のレベルよりも低くなると前記トラ
ンジスタ４０はオフ状態となる。
前記トランジスタ３６，４０のオン・オフ動作
に基づいて、それぞれトランジスタ３８，４２が
オン・オフ動作を行なうから、入力レベルに対す
る出力レベルは第２表の如くなる。[Table] By the way, in a system that generally uses 3-value to 2-value conversion (usually configured as an LSI to supply a 3-value signal to the input pin of an IC), such a discrimination circuit is connected to several channels. Although this is often used, if the circuit configuration shown in FIG. 1 is configured for several channels, the circuit becomes extremely large-scale and the current consumption also increases. Even if the circuit shown in Fig. 1 is made into a multi-channel, the only elements that can be shared are the dividing resistors 21 to 23, the bias current generation resistors 24 and 25, and the transistor 26, and if these are shared, the wiring becomes more complicated. There was a problem. Regarding current consumption, current always flows through the differential stages of the two voltage comparators.
If the bias current of each differential stage is set to 50 μA (which cannot be reduced unnecessarily because there is a problem with leakage current when integrated into an IC), 100 μA will flow per channel regardless of the input level. There was a lot of waste. Purpose of the invention The present invention has a small number of elements per channel,
It is an object of the present invention to realize a three-value input discrimination device that consumes less current than conventional ones. Structure of the Invention The three-value input discrimination device of the present invention includes a first transistor whose base is connected to an input terminal, and a first transistor whose base is connected to an input terminal.
a first reference voltage means for supplying a first reference voltage to the emitter of the transistor; a second transistor having a base connected to the input terminal and having a conductivity type opposite to that of the first transistor; a second reference voltage supply means for supplying a second reference voltage to the emitter of the transistor; a first output transistor that performs an on/off operation based on an on/off operation of the first transistor; The on/off operation is based on the on/off operation of the transistor.
The device is characterized by comprising a transmission transistor that transmits the on/off operation of the second output transistor that performs the off operation to the second output transistor, thereby reducing the number of components and current consumption. This will reduce the DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 2 is a circuit diagram of a three-value input discrimination device according to an embodiment of the present invention, and the same parts as in FIG. 1 are given the same reference numerals. In Fig. 2, the plus side feed line c and the minus side feed line d are connected to a resistor 21 for dividing the feed voltage.
22 and 23 are connected in series, the base of a PNP type transistor 27 is connected to the first division point a, the collector of the transistor 27 is connected to the negative side feed line d, and the emitter is connected to the first dividing point a through a diode 28. The collector of the transistor 29 is connected to the positive feed line c, and a base bias supply resistor 30 is connected between the base and the positive feed line c. There is. Further, the base of an NPN type transistor 31 is connected to the second division point b, the collector of the transistor 31 is connected to the positive power supply line c, and the emitter is connected to the PNP type transistor 31 through a diode 32.
The collector of the transistor 33 is connected to a negative power supply line d, and a base bias supply resistor 34 is connected between the base and the negative power supply line d. On the other hand, the input terminal 100 is connected via a resistor 35.
The base of a PNP type transistor 36 is connected,
The emitter of the transistor 36 is connected to the emitter of the transistor 29, the collector of which is connected to the base of an output transistor 38 via a resistor 37, the emitter of the transistor 38 is connected to the negative power supply line d, and the collector of the transistor 36 is It is connected to the first output terminal 200, and a resistor 39 is connected between its base and emitter. Furthermore, the input terminal 100 is connected to the resistor 35.
The base of the NPN transistor 40 is connected through the transistor 40, the emitter of the transistor 40 is connected to the emitter of the transistor 33, and the collector is connected to the base of the transistor 42 through a resistor 41. The emitter of the transistor 42 is connected to the positive power supply line c, the collector is connected to the base of the output transistor 44 via a resistor 43, a resistor 45 is connected between the base and the emitter, and the emitter of the transistor 44 is connected to the negative feed line d, its collector is connected to the second output terminal 300, and a resistor 46 is connected between its base and emitter. Now, to explain the operation of the circuit shown in FIG. 2, first, when the level of the signal supplied to the input terminal 100 becomes lower than the level at point a, the transistor 36 is turned on;
When the level becomes higher than the level at point a, the transistor 36 is turned off. On the other hand, the input terminal 10
When the signal level supplied to point 0 becomes higher than the level at point b, the transistor 40 turns off,
On the other hand, when the level becomes lower than the level at point b, the transistor 40 is turned off. Since the transistors 38 and 42 perform on and off operations based on the on and off operations of the transistors 36 and 40, the output level with respect to the input level is as shown in Table 2.
【表】
ところで、第２図に示した判別装置は基準電圧
を作り出している基準ブロツク５００と、入力信
号のレベルを判別する判別ブロツク６００に分け
ることができるが、同様の入力端子を数チヤンネ
ル設ける場合、第３図に示すように基準ブロツク
５００を共用して、判別ブロツク６００だけを増
設すればよいので、従来に比べて回路構成がきわ
めて簡単になる。
また、先の説明からも明らかなように入力信号
がＭレベルのときにはトランジスタ３６および４
０のいずれにも電流が流れず、入力信号がＬレベ
ルやＨレベルのときにはいずれか一方のトランジ
スタのみがオン状態になるだけでるから判別ブロ
ツク６００での消費電流は従来に比べて大幅に減
小する。
なお、本発明の３値入力判別装置は必ずしも第
２図および第３図の実施例に限定されるものでは
なく、必要に応じて種々の展開や変更が可能であ
る。例えば、基準ブロツク５００は２種類の基準
電圧を判別ブロツク６００に供給する機能を有し
ておれば、特に実施例にこだわる必要はないし、
判別ブロツク６００においても、負荷となるデイ
ジタル回路MOS回路などであれば、トランジス
タ４４や抵抗４６は不要となる。（第２図の実施
例では負荷のデイジタル回路としてI2L回路を仮
定しているので、NPN型トランジスタのオープ
ンコレクタ形式をとつている。）
発明の効果
以上の説明から明かなように、本発明の３値入
力判別装置は、入力端子（前記実施例の１００に
相当）にベースが接続された第１のトランジスタ
（同３６に相当）と、前記第１のトランジスタの
エミツタに第１の基準電圧を供給する第１の基準
電圧手段と、前記入力端子にベースが接続され、
前記第１のトランジスタと反対導電形（第１のト
ランジスタがPNP型トランジスタであれば、
NPN型トランジスタが反対導電形のトランジス
タとなる。）の第２のトランジスタ（同４０に相
当）と、前記第２のトランジスタのエミツタに第
２の基準電圧を供給する第２の基準電圧供給手段
と、前記第１のトランジスタのオン・オフ動作に
基づいてオン・オフ動作を行なう第１の出力トラ
ンジスタ３８と、前記第２のトランジスタのオ
ン・オフ動作に基づいてオン・オフ動作を行なう
第２の出力トランジスタ（同４４または４２に相
当）を具備した構成になつているので、従来より
も少ない消費電流で動作させることができ、また
回路構成そのものも簡単にすることができる。
さらに、同様の判別回路を２組以上必要とする
場合には基準電圧供給手段を共用することがで
き、従来に比べて消費電流の低減と素子数の削減
の効果は顕著なものとなる。
また、実施例に示したように、第１の給電電圧
分割点にベースが接続され、第１のトランジスタ
（同３６に相当）と同一導電形の第３のトランジ
スタ（同２７に相当）と、前記第３のトランジス
タのエミツタ側にベースが接続され、そのエミツ
タが前記第１のトランジスタのエミツタに接続さ
れた第４のトランジスタ（同２９に相当）と、前
記第４のトランジスタにベース電流を供給する第
１の給電手段（前述の実施例では抵抗２９を用い
ているが、定電流源であつてもよい。）によつて
第１の基準電圧供給手段を構成し、第２の給電電
圧分割点にベースが接続され、前記第１のトラン
ジスタと反対導電形の第５のトランジスタ（同31
に相当）と、前記第５のトランジスタのエミツタ
側にースが接続され、このエミツタが第２のトラ
ンジスタ（同４０に相当）のエミツタに接続され
た第６のトランジスタ（同33に相当）と、前記第
６のトランジスタのベースに電流を供給する第２
の給電手段（同抵抗３４に相当）によつて第２の
基準電圧供給手段を構成しているので、NPN型
のトランジスタとPNP型のトランジスタを有効
に活用して、効率よく第１および第２の基準電圧
を判別ブロツクに供給することができるなど大な
る効果を奏する。[Table] By the way, the discrimination device shown in FIG. 2 can be divided into a reference block 500 that generates a reference voltage and a discrimination block 600 that discriminates the level of an input signal, but it is preferable to provide several channels with similar input terminals. In this case, as shown in FIG. 3, the reference block 500 is shared and only the discrimination block 600 needs to be added, so the circuit configuration becomes extremely simple compared to the conventional one. Furthermore, as is clear from the previous explanation, when the input signal is at M level, the transistors 36 and 4
Since no current flows through any of the transistors 0 and only one of the transistors is turned on when the input signal is at L level or H level, the current consumption in the discrimination block 600 is significantly reduced compared to the conventional one. do. It should be noted that the three-value input discriminating device of the present invention is not necessarily limited to the embodiments shown in FIGS. 2 and 3, and various developments and changes can be made as necessary. For example, as long as the reference block 500 has the function of supplying two types of reference voltages to the discrimination block 600, there is no need to be particular about the embodiment.
Also in the determination block 600, if the load is a digital circuit MOS circuit or the like, the transistor 44 and the resistor 46 are not necessary. (In the embodiment shown in Fig. 2, an I 2 L circuit is assumed as the load digital circuit, so an open collector type NPN transistor is used.) Effects of the Invention As is clear from the above explanation, the present invention The three-value input discrimination device of the invention includes a first transistor (corresponding to 36 in the same embodiment) whose base is connected to an input terminal (corresponding to 100 in the above embodiment), and a first reference at the emitter of the first transistor. a first reference voltage means for supplying a voltage; and a base connected to the input terminal;
The conductivity type opposite to that of the first transistor (if the first transistor is a PNP transistor,
The NPN transistor becomes a transistor of the opposite conductivity type. ), a second reference voltage supply means for supplying a second reference voltage to the emitter of the second transistor, and a second reference voltage supply means for supplying a second reference voltage to the emitter of the second transistor; A first output transistor 38 performs an on/off operation based on the on/off operation of the second transistor, and a second output transistor (corresponding to 44 or 42) performs an on/off operation based on the on/off operation of the second transistor. Because of this configuration, it can be operated with less current consumption than conventional ones, and the circuit configuration itself can be simplified. Furthermore, when two or more sets of similar discrimination circuits are required, the reference voltage supply means can be shared, and the effects of reducing current consumption and the number of elements are more significant than in the past. Further, as shown in the embodiment, a third transistor (corresponding to No. 27) whose base is connected to the first power supply voltage division point and having the same conductivity type as the first transistor (corresponding to No. 36); A base is connected to the emitter side of the third transistor, and a base current is supplied to a fourth transistor (corresponding to No. 29) whose emitter is connected to the emitter of the first transistor, and the fourth transistor. The first power supply means (the resistor 29 is used in the above embodiment, but a constant current source may also be used) constitutes the first reference voltage supply means, and the second power supply voltage division A fifth transistor (31
) and a sixth transistor (corresponding to 33) whose ground is connected to the emitter side of the fifth transistor, and whose emitter is connected to the emitter of the second transistor (corresponding to 40). , a second transistor that supplies current to the base of the sixth transistor.
Since the second reference voltage supply means is configured by the power supply means (corresponding to the same resistor 34), the NPN type transistor and the PNP type transistor are effectively used to efficiently supply the first and second voltage. This has great effects, such as being able to supply a reference voltage to the discrimination block.
第１図は従来例を示す回路結線図、第２図およ
び第３図はいずれも本発明の各実施例を示す回路
結線図である。
１００……入力端子、２００……出力端子、３
００……出力端子、５００……基準ブロツク、６
００……判別ブロツク。
FIG. 1 is a circuit connection diagram showing a conventional example, and FIGS. 2 and 3 are circuit connection diagrams showing each embodiment of the present invention. 100...Input terminal, 200...Output terminal, 3
00...Output terminal, 500...Reference block, 6
00...Discrimination block.
Claims (1)
ジスタと、前記第１のトランジスタのエミツタに
第１の基準電圧を供給する第１の基準電圧供給手
段と、前記入力端子にベースが接続され、前記第
１のトランジスタと反対導電型の第２のトランジ
スタと、前記第２のトランジスタのエミツタに第
２の基準電圧を供給する第２の基準電圧供給手段
と、前記第１のトランジスタのオン・オフ動作に
基づいてオン・オフ動作を行なう第１の出力トラ
ンジスタと、前記第２のトランジスタのオン・オ
フ動作に基づいてオン・オフ動作を行なう第２の
出力トランジスタと、前記第２のトランジスタの
オン・オフ動作を前記第２の出力トランジスタに
伝達する伝達用のトランジスタを具備してなる３
値入力判別装置。 ２ 第１のトランジスタのコレクタ側に前記第１
のトランジスタと反対導電型の第１の出力トラン
ジスタのベースを接続し、前記第１の出力トラン
ジスタのエミツタを一方の給電線路に接続し、第
２のトランジスタのコレクタ側に前記第２のトラ
ンジスタと反対導電型の伝達用のトランジスタの
ベースを接続し、前記伝達用のトランジスタのエ
ミツタを他方の給電線路に接続し、前記伝達用の
トランジスタのコレクタ側に前記第２のトランジ
スタと同一導電型の第２の出力トランジスタのベ
ースを接続し、前記第２の出力トランジスタのエ
ミツタを一方の給電線路に接続し、前記第１およ
び第２の出力トランジスタのコレクタ側から出力
を取り出したことを特徴とする特許請求の範囲第
１項記載の３値入力判別装置。[Claims] 1. A first transistor whose base is connected to an input terminal, first reference voltage supply means for supplying a first reference voltage to the emitter of the first transistor, and a first reference voltage supply means for supplying a first reference voltage to the emitter of the first transistor; a second transistor whose bases are connected and whose conductivity type is opposite to that of the first transistor; second reference voltage supply means for supplying a second reference voltage to the emitter of the second transistor; a first output transistor that performs on/off operations based on the on/off operations of the transistor; a second output transistor that performs on/off operations based on the on/off operations of the second transistor; 3, comprising a transmission transistor for transmitting the on/off operation of the transistor No. 2 to the second output transistor;
Value input discriminator. 2 The first transistor is connected to the collector side of the first transistor.
The base of a first output transistor of a conductivity type opposite to that of the transistor is connected, the emitter of the first output transistor is connected to one of the feed lines, and the collector side of a second transistor is connected to the base of a first output transistor of the opposite conductivity type. The base of a transmission transistor of a conductivity type is connected, the emitter of the transmission transistor is connected to the other power supply line, and a second transistor of the same conductivity type as the second transistor is connected to the collector side of the transmission transistor. A patent claim characterized in that the bases of the output transistors are connected, the emitter of the second output transistor is connected to one of the feed lines, and the output is taken out from the collector sides of the first and second output transistors. The three-value input discrimination device according to the first item.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023227A JPS59151533A (en) | 1983-02-14 | 1983-02-14 | Device for discriminating ternary input |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023227A JPS59151533A (en) | 1983-02-14 | 1983-02-14 | Device for discriminating ternary input |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1133461A Division JPH0256116A (en) | 1989-05-26 | 1989-05-26 | Ternary value input discrimination device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59151533A JPS59151533A (en) | 1984-08-30 |
| JPH0156569B2 true JPH0156569B2 (en) | 1989-11-30 |
Family
ID=12104739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58023227A Granted JPS59151533A (en) | 1983-02-14 | 1983-02-14 | Device for discriminating ternary input |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59151533A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020194460A1 (en) * | 2019-03-25 | 2020-10-01 | 三菱電機株式会社 | Coating film and forming method therefor, coating composition and production method therefor, and centrifugal blower and air conditioner having said coating film |
-
1983
- 1983-02-14 JP JP58023227A patent/JPS59151533A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020194460A1 (en) * | 2019-03-25 | 2020-10-01 | 三菱電機株式会社 | Coating film and forming method therefor, coating composition and production method therefor, and centrifugal blower and air conditioner having said coating film |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59151533A (en) | 1984-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4791323A (en) | Level translation circuit | |
| KR100319578B1 (en) | High speed, low power voltage mode differential driver circuit | |
| US4538076A (en) | Level converter circuit | |
| US4112314A (en) | Logical current switch | |
| US3858199A (en) | Tracking level detector | |
| US5030856A (en) | Receiver and level converter circuit with dual feedback | |
| EP0590247B1 (en) | BICMOS level converter circuit | |
| EP0590246A2 (en) | Power supply dependent input buffer | |
| JPS62230222A (en) | Input circuit | |
| US4717839A (en) | Transistor comparator circuit having split collector feedback hysteresis | |
| US4977339A (en) | Semiconductor integrated circuit having a MOS transistor with a threshold level to enable a level conversion | |
| US5434521A (en) | Integrated comparator circuit | |
| EP0366083B1 (en) | Integrated circuit having output circuit | |
| US4910425A (en) | Input buffer circuit | |
| JPH0156569B2 (en) | ||
| US5565806A (en) | Input/output interface circuit for digital and/or analog signals | |
| EP0323999A1 (en) | Level conversion circuit | |
| JPH0368574B2 (en) | ||
| JPH05315937A (en) | Cmos/ecl level conversion circuit | |
| JPH0125448B2 (en) | ||
| US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
| US5105106A (en) | Circuit configuration for converting TTL-level signals into CML or ECL-level signals | |
| EP0433685B1 (en) | Semiconductor integrated circuit having ECL circuits | |
| US4698737A (en) | DC to DC converter | |
| JPS643407B2 (en) |