JPH0147954B2 - - Google Patents
Info
- Publication number
- JPH0147954B2 JPH0147954B2 JP9825079A JP9825079A JPH0147954B2 JP H0147954 B2 JPH0147954 B2 JP H0147954B2 JP 9825079 A JP9825079 A JP 9825079A JP 9825079 A JP9825079 A JP 9825079A JP H0147954 B2 JPH0147954 B2 JP H0147954B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- color difference
- screen
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 21
- 238000005070 sampling Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
本発明はＡチヤンネル放送の画面の中にＢチヤ
ンネル放送の画面を嵌め込んで映し出すようにし
た２画面テレビ受像機に関し、特にＢチヤンネル
放送画面のカラー化を容易に行えるようにしたも
のである。[Detailed Description of the Invention] The present invention relates to a two-screen television receiver in which a B channel broadcast screen is embedded into an A channel broadcast screen, and in particular, the B channel broadcast screen can be easily colored. This is how it was done.
従来の斯種２画面テレビ受像機では、主画面で
あるＡチヤンネル放送画面の中に副画面であるＢ
チヤンネル放送画面を主画面の略１／３に縮小し
て映し出すようにしている。このために受像機に
２個のフイールドメモリを設け、これらのメモリ
に副画面の映像信号を交互に書き込むように成
し、一方のメモリに書き込みが行われている間に
他のメモリを読み出し、この読み出された信号
を、主画面の映像信号の所定区間に形成されたブ
ランキング区間に挿入するようにしている。上記
フイールドメモリとしては一般にBBD等の電荷
転送素子から成るアナログメモリが用いられてい
る。しかしながら副画面をカラー化する場合に
BBD等を使用すると、記憶素子であるコンデン
サの放電による影響が現われ、画面の質を損ねる
ことになる。このために副画面の信号をデイジタ
ル化してデイジタルメモリに書き込むことが試み
られ、このための種々の方法が提案されている。 In conventional two-screen TV receivers, there is a sub-screen, B, within the main screen, A channel broadcast screen.
The channel broadcast screen is displayed reduced to about 1/3 of the main screen. For this purpose, the receiver is provided with two field memories, and the video signals of the sub-screen are written to these memories alternately, and while writing is being done to one memory, the other memory is read. This read signal is inserted into a blanking section formed in a predetermined section of the video signal of the main screen. As the field memory, an analog memory consisting of a charge transfer element such as a BBD is generally used. However, when colorizing the subscreen
If BBD or the like is used, the effect of discharge of the capacitor, which is a memory element, will appear, impairing the quality of the screen. To this end, attempts have been made to digitize the sub-screen signal and write it into a digital memory, and various methods have been proposed for this purpose.
例えば、副画面のＲ、Ｇ、Ｂ信号を夫々Ａ／Ｄ
変換したものをデイジタルフイールドメモリに書
き込む方法や、あるいは副画面のＹ信号をＡ／Ｄ
変換して書き込むと共に、Ｒ−Ｙ、Ｂ−Ｙ信号を
1H毎にＡ／Ｄ変換して書き込むようにする線順
次方式による方法が提案されている。しかしなが
らこれらの方法はＡ／Ｄ変換器を３個又は２個必
要とするためのコストが高くつく欠点がある。ま
たこの線順次方式では副画面を例えばＲ−Ｙ、
Ｙ、Ｂ−Ｙ、Ｙ、Ｒ−Ｙ…の順序で１ライン毎に
異る信号で形成しているので垂直解像度が劣ると
云う欠点がある。例えば画像の垂直方向のエツジ
部分（色や輝度がライン間で急激に変化する部
分）がＹとＲ−Ｙ又はＢ−Ｙとの間では1Hずれ、
また上記の順序で例えば最初のＲ−ＹとＢ−Ｙの
次のＹとの間では3Hもずれることとなる。この
ため色のにじみのような状態が発生し、再現性が
極めて悪くなる。 For example, the R, G, and B signals of the sub screen are each A/D.
How to write the converted data to digital field memory, or how to convert the Y signal on the sub screen to A/D
In addition to converting and writing, R-Y and B-Y signals are
A line sequential method has been proposed in which data is A/D converted and written every 1H. However, these methods have the disadvantage of high cost due to the need for three or two A/D converters. In addition, in this line sequential method, the sub screen is, for example, RY,
Since each line is formed with a different signal in the order of Y, B-Y, Y, R-Y, etc., there is a drawback that the vertical resolution is poor. For example, the vertical edge part of the image (the part where the color or brightness changes rapidly between lines) is shifted by 1H between Y and RY or B-Y,
Further, in the above order, for example, there will be a shift of 3H between the first RY and the next Y after B-Y. As a result, a state such as color bleeding occurs, and reproducibility becomes extremely poor.
本発明は上記の欠点を除去するためのもので、
以下本発明の実施例を図面と共に説明する。 The present invention aims to eliminate the above-mentioned drawbacks.
Embodiments of the present invention will be described below with reference to the drawings.
第１図は本発明による２画面受像機の概略的な
回路系統を示すものである。図において、主画面
の信号系は、チユーナ回路１、中間周波増巾回路
２、映像検波回路３、同期分離回路４、デコーダ
５及びマトリツクス回路６で構成されている。ま
た副画面信号系は、チユーナ回路７、中間周波増
巾回路８、映像検波回路９、同期分離回路１０、
デコーダ１１、処理回路１２及びマトリツクス回
路１３で構成されている。上記処理回路１２は、
具体的には例えば第２図のように構成されるもの
で、４個のデイジタルフイールドメモリ１４，１
５，１６，１７が含まれている。 FIG. 1 shows a schematic circuit system of a two-screen receiver according to the present invention. In the figure, the main screen signal system is composed of a tuner circuit 1, an intermediate frequency amplification circuit 2, a video detection circuit 3, a synchronous separation circuit 4, a decoder 5, and a matrix circuit 6. Further, the sub-screen signal system includes a tuner circuit 7, an intermediate frequency amplification circuit 8, a video detection circuit 9, a synchronous separation circuit 10,
It is composed of a decoder 11, a processing circuit 12, and a matrix circuit 13. The processing circuit 12 is
Specifically, it is configured as shown in FIG. 2, for example, and includes four digital field memories 14, 1.
5, 16, and 17 are included.
主画面信号系における映像検波回路３から得ら
れる主信号SAはデコーダ５に加えられて公知の
方法により復調され、Ｙ信号及びＲ−Ｙ、Ｂ−Ｙ
信号が得られる。これらの信号がマトリツクス回
路６に加えられることにより、RA、GA、BA信号
が得られ、このRA、GA、BA信号は混合回路１８
に加えられる。一方副画面信号系における映像検
波回路９から得られる副信号SBはデコーダ１１に
加えられて、Ｙ信号及びＲ−Ｙ、Ｂ−Ｙ信号とな
り、これらの信号は処理回路１２に加えられて後
述する信号処理が行われる。この結果、この処理
回路１２より縮小されたＹ信号及びＲ−Ｙ、Ｂ−
Ｙ信号の同時信号が１フイールド毎に取り出され
る。これらの信号がマトリツクス回路１３に加え
られることにより、RB、GB、BB信号が得られ、
このRB、GB、BB信号は混合回路１８に加えられ
る。混合回路１８にはコントロール回路１９よ
り、ブランキング信号SLが加えられており、この
ブランキング信号SLにより形成されたRA、GA、
BA信号のブランキング期間にRB、GBBB信号が挿
入されて合成される。この合成信号が増巾回路２
０を介して陰極線管２１に加えられることによ
り、主画面の中に副画面が縮小されて映し出され
る。尚、主信号SA及び副信号SBから同期分離回
路４，１０により抜き取られた水平及び垂直同期
信号HDA、VDA、VDBはコントロール回路１９
に加えられて、上記ブランキング信号SLを形成す
ると共にメモリ１４〜１７の書き込み及び読み出
しクロツクを形成する。 The main signal S A obtained from the video detection circuit 3 in the main screen signal system is applied to the decoder 5 and demodulated by a known method, and the Y signal and R-Y, B-Y
I get a signal. By applying these signals to the matrix circuit 6, R A , G A , and B A signals are obtained, and these R A , G A , and B A signals are applied to the mixing circuit 18 .
added to. On the other hand, the sub-signal S B obtained from the video detection circuit 9 in the sub-screen signal system is added to the decoder 11 to become the Y signal and R-Y, B-Y signals, and these signals are added to the processing circuit 12 to be described later. signal processing is performed. As a result, this processing circuit 12 produces a reduced Y signal, R-Y, B-
Simultaneous Y signals are taken out for each field. By applying these signals to the matrix circuit 13, R B , G B , B B signals are obtained,
The R B , G B , and B B signals are applied to the mixing circuit 18 . A blanking signal S L is applied to the mixing circuit 18 from the control circuit 19, and R A , G A ,
The R B and G B B B signals are inserted into the blanking period of the B A signal and combined. This composite signal is the amplification circuit 2
0 to the cathode ray tube 21, the sub-screen is reduced and displayed within the main screen. The horizontal and vertical synchronization signals HD A , VD A , and VD B extracted from the main signal S A and the sub signal S B by the synchronization separation circuits 4 and 10 are sent to the control circuit 19 .
In addition to this, it forms the blanking signal S L as well as write and read clocks for the memories 14-17.
次に上記処理回路１２の構成及び動作について
第２図及び第３図と共に説明する。第２図は処理
回路１２を示し、図の〜点における信号の情
報内容を第３図Ａ〜Ｇに示す。尚、本実施例で
は、副画面を主画面の縦横の長さの夫々１／３に
縮小して嵌め込むものとする。従つて、副画面の
1V（フイールド）は262.5／３≒88本の走査線で構成
されることになる。また、副画面の1Hの有効画
面期間を、通常の1H＝63.5μsecに対して40μsec
とし、この期間を96個の絵素で構成するものとす
る。 Next, the configuration and operation of the processing circuit 12 will be explained with reference to FIGS. 2 and 3. FIG. 2 shows the processing circuit 12, and the information content of the signals at points .about. in the figure is shown in FIGS. 3A to 3G. In this embodiment, it is assumed that the sub-screen is reduced to 1/3 of the vertical and horizontal lengths of the main screen and fitted therein. Therefore, the subscreen
1V (field) is composed of 262.5/3≒88 scanning lines. In addition, the effective screen period of 1H of the sub screen is 40μsec compared to the normal 1H = 63.5μsec.
Assume that this period consists of 96 picture elements.
第２図において、副信号SBからデコーダ１１に
よつて復調されたＹ信号及びＲ−Ｙ、Ｂ−Ｙ信号
は夫々ローパスフイルタ２２，２３，２４を通じ
てサンプリングホールド回路２５，２６，２７に
加えられてサンプリングホールドされる。このサ
ンプリング周波数SはS＝96／40μsec＝2.4MHzに選
ばれる。上記サンプリングホールドされた各信号
はマルチプレクサ２８に加えられる。このマルチ
プレクサ２８は、各信号を第３図Ａに示すタイミ
ングで点に出力する。この出力信号は図のよう
に１サンプル周期内にＹとＲ−Ｙ又はＢ−Ｙとが
ずれて現われるもので、Ｙ、Ｒ−Ｙの組とＹ、Ｂ
−Ｙの組とが交互に繰り返されるものである。こ
の出力信号は次にＡ／Ｄ変換器２９によつて、デ
イジタル信号に変換される。このデイジタル信号
はシフトレジスタ等で構成される遅延回路３０に
より、Ａ／Ｄ変換の際に用いられるクロツクの１
クロツク期間だけ遅延される。この結果、点に
第３図Ｂの信号が得られる。この遅延されたデイ
ジタル信号と元のデイジタル信号とはラツチ回路
３１に加えられて合成される。この結果、点に
第３図Ｃに示すようなＹ、Ｒ−Ｙの同時信号と
Ｙ、Ｂ−Ｙの同時信号とが交互に繰り返される信
号が得られる。これらの信号はスイツチ３２，３
３を介してメモリ１４〜１７に書き込まれる。ス
イツチ３２，３３はコントロール回路１９から加
えられるスイツチング信号により副画面の1V毎
の接点ａ、ｂを切換えられる。メモリ１４〜１７
は夫々副画面の１フイールド分の記憶容量を持
ち、メモリ１４，１６にはＹ信号が1V毎に交互
に書き込まれ、メモリ１５，１７にはＲ−Ｙ、Ｂ
−Ｙ信号が1V毎に交互に書き込まれる。この書
き込みはコントロール回路１９から加えられる書
き込みクロツクにより行われる。この書き込みク
ロツクは前記HDB、VDB信号のタイミングに基い
て形成されるもので、2.4MHzの周波数を有して
いる。 In FIG. 2, the Y signal and R-Y and B-Y signals demodulated from the sub-signal S B by the decoder 11 are applied to sampling and holding circuits 25, 26 and 27 through low-pass filters 22, 23 and 24, respectively. sampling and hold. This sampling frequency S is chosen to be S =96/40μsec=2.4MHz. Each sampled and held signal is applied to a multiplexer 28. This multiplexer 28 outputs each signal to a point at the timing shown in FIG. 3A. As shown in the figure, in this output signal, Y and R-Y or B-Y appear shifted within one sample period, and the set of Y, R-Y and Y, B
-Y pairs are repeated alternately. This output signal is then converted into a digital signal by the A/D converter 29. This digital signal is sent to one of the clocks used in A/D conversion by a delay circuit 30 composed of a shift register or the like.
delayed by a clock period. As a result, the signal shown in FIG. 3B is obtained at the point. This delayed digital signal and the original digital signal are applied to a latch circuit 31 and combined. As a result, a signal is obtained in which simultaneous Y and RY signals and simultaneous Y and B-Y signals are alternately repeated as shown in FIG. 3C. These signals are sent to switches 32,3
3 to the memories 14-17. The switches 32 and 33 can switch the contacts a and b of the sub screen every 1 V by a switching signal applied from the control circuit 19. Memory 14-17
each has a storage capacity for one field of the sub screen, the Y signal is written alternately every 1V in the memories 14 and 16, and the R-Y and B signals are written in the memories 15 and 17.
-Y signals are written alternately every 1V. This writing is performed by a write clock applied from the control circuit 19. This write clock is formed based on the timing of the HD B and VDB signals, and has a frequency of 2.4 MHz.
メモリ１４，１６，１５，１７の各組は夫々一
方の組に書き込みが行われている間に他方の組が
読み出される。この読み出しはコントロール回路
１９から加えられる読み出しクロツクにより行わ
れる。この読み出しクロツクは前記HDA、VDA
信号のタイミングに基いて形成される。またこの
読み出しは、水平方向の96個の絵素に対して書き
込み時の３倍の速さで行われる。従つて、読み出
しクロツクは、2.4MHz×３＝7.2MHzの周波数と
なる。メモリ１４，１６から読み出された信号は
点において第３図ＤのようなＹ信号のみとな
り、このＹ信号はＤ／Ａ変換器３６に加えられ
る。またメモリ１５，１７からは、′点に第
３図Ｅに示すＲ−Ｙ、Ｂ−Ｙ信号のみが得られ、
これらの信号はラツチ回路３４，３５に加えられ
る。ラツチ回路３４，３５にはコントロール回路
１９から互いに逆相のラツチパルスが加えられて
おり、これによつてラツチ回路３４はＲ−Ｙ信号
のみをラツチし、ラツチ回路３５はＢ−Ｙ信号の
みをラツチする。この結果、、点に第３図
Ｆ、Ｇに示す信号が得られる。上記、、点
に得られたデイジタルのＹ、Ｒ−Ｙ、Ｂ−Ｙ信号
は夫々Ｄ／Ａ変換器３６，３７，３８に加えられ
てアナログのＹ、Ｒ−Ｙ、Ｂ−Ｙ信号に変換さ
れ、これらの信号はローパスフイルタ３９，４
０，４１によりクロツク成分等を除去された後、
マトリツクス回路１３に加えられてマトリツクス
される。これによつて副画面のRB、GB、BB信号
を得ることができる。 In each set of memories 14, 16, 15, and 17, while writing is being performed on one set, the other set is being read. This readout is performed by a readout clock applied from the control circuit 19. This readout clock is connected to the HD A , VD A
formed based on the timing of the signal. Further, this reading is performed for 96 picture elements in the horizontal direction at three times the speed of writing. Therefore, the read clock has a frequency of 2.4 MHz x 3 = 7.2 MHz. The signals read out from the memories 14 and 16 are only Y signals as shown in FIG. Further, from the memories 15 and 17, only the R-Y and B-Y signals shown in FIG. 3E are obtained at point '.
These signals are applied to latch circuits 34,35. Latch pulses having mutually opposite phases are applied to the latch circuits 34 and 35 from the control circuit 19, so that the latch circuit 34 latches only the RY signal, and the latch circuit 35 latches only the B-Y signal. do. As a result, the signals shown in FIG. 3, F and G, are obtained at the points. The digital Y, RY, BY signals obtained at the points above are applied to D/A converters 36, 37, 38, respectively, and converted into analog Y, RY, BY signals. These signals are passed through low pass filters 39, 4.
After removing clock components etc. by 0,41,
It is added to the matrix circuit 13 and matrixed. This makes it possible to obtain the R B , G B , and B B signals of the sub-screen.
本実施例においては、輝度信号Ｙ、色差信号Ｒ
−Ｙ、Ｂ−Ｙのサンプリング周波数を2.4MHzに
選択している。従つて、色差信号のみに対するサ
ンプリング周波数は1.2MHzとなる。また一般に
色差信号の帯域は500KHzであり、この帯域内で
復調される。また一般にサンプリング定理によれ
ば、サンプリング周波数の１／２以内の周波数帯
域は、復調が保証される復調保証帯域である。従
つて、実施例の場合は、1.2MHz／２＝600KHzま
での帯域であれば、復調が保証されることになる
から、水平方向においては輝度信号、色差信号共
に同一のサンプル点が得られることになる。 In this embodiment, a luminance signal Y, a color difference signal R
-Y, BY sampling frequency is selected to 2.4MHz. Therefore, the sampling frequency for only the color difference signal is 1.2MHz. Generally, the band of color difference signals is 500KHz, and demodulation is performed within this band. Furthermore, according to the sampling theorem, a frequency band within 1/2 of the sampling frequency is a guaranteed demodulation band in which demodulation is guaranteed. Therefore, in the case of the example, demodulation is guaranteed in the band up to 1.2 MHz/2 = 600 KHz, so the same sample point can be obtained for both the luminance signal and the color difference signal in the horizontal direction. become.
このように本実施例では、１ライン中で輝度信
号と色差信号とが所定の順序で繰り返される点順
次方式としているので、そのサンプリング周波数
が色差信号の復調保証帯域内に設定されれば、色
信号の水平解像度を損なうことなく、垂直解像度
を高めることができる。 In this way, this embodiment uses a point sequential method in which the luminance signal and the color difference signal are repeated in a predetermined order in one line, so if the sampling frequency is set within the guaranteed demodulation band for the color difference signal, the color The vertical resolution can be increased without compromising the horizontal resolution of the signal.
本発明は、第１のチヤンネル放送の画面の中に
第２のチヤンネル放送の画面を嵌め込んで映し出
すようにしたテレビ受像機において、上記第２の
チヤンネル放送のビデオ信号から得られる輝度信
号と第１及び第２の色差信号とを所定のサンプリ
ング周波数でサンプリングし、その際、上記サン
プリング周波数を上記色差信号の周波数帯域が復
調保証帯域内となる値に選び、上記サンプリング
された信号を輝度信号、第１の色差信号、輝度信
号、第２の色差信号の順序で１走査線中の繰り返
される順次信号と成し、上記順序信号をＡ／Ｄ変
換し、このＡ／Ｄ変換された順次信号を輝度信号
と第１の色差信号、輝度信号と第２の色差信号の
夫々同時信号に形成し、上記同時信号を輝度信号
と第１及び第２の色差信号とに分けて夫々１フイ
ールド毎に記憶回路に書き込み、この記憶回路か
ら読み出された信号を輝度信号と第１及び第２の
色差信号との同時信号と成し、この同時信号を
Ｄ／Ａ変換した信号に基づいて３原色信号を得、
この３原色信号を上記第１のチヤンネル放送のビ
デオ信号の所定の期間に挿入するようにしたテレ
ビ受像機に係るものである。 The present invention provides a television receiver in which a screen of a second channel broadcast is embedded into a screen of a first channel broadcast. The first and second color difference signals are sampled at a predetermined sampling frequency, and at this time, the sampling frequency is selected to a value such that the frequency band of the color difference signal is within the guaranteed demodulation band, and the sampled signal is used as a luminance signal, A first color difference signal, a luminance signal, and a second color difference signal are repeated in the order of one scanning line, and the above sequential signal is A/D converted, and this A/D converted sequential signal is converted into a sequential signal. forming simultaneous signals of a luminance signal and a first color difference signal, and a luminance signal and a second color difference signal, and dividing the simultaneous signals into a luminance signal and first and second color difference signals and storing each field for each field; The signal written in the circuit and read out from this memory circuit is made into a simultaneous signal of the luminance signal and the first and second color difference signals, and the three primary color signals are generated based on the signal obtained by D/A converting this simultaneous signal. Gain,
This invention relates to a television receiver in which the three primary color signals are inserted into a predetermined period of the video signal of the first channel broadcast.
従つて本発明によれば、１個のＡ／Ｄ変換器を
用いるだけで容易に２画面を得ることができる。
また上記サンプリングは１走査線中で繰り返され
るものであるため、隣り合うサンプリング期間の
相関が大きく、点順次信号に変換したことによる
影響が少い。また点順次方式としているので、そ
のサンプリング周波数が色差信号の帯域を保証す
る値に設定されれば、色信号の水平解像度を損な
うことなく、垂直解像度を高めることができる。 Therefore, according to the present invention, two screens can be easily obtained just by using one A/D converter.
Furthermore, since the above-mentioned sampling is repeated within one scanning line, the correlation between adjacent sampling periods is large, and the influence of conversion to a point-sequential signal is small. Furthermore, since the dot-sequential method is used, if the sampling frequency is set to a value that guarantees the band of the color difference signal, the vertical resolution of the color signal can be increased without impairing the horizontal resolution of the color signal.
第１図は本発明の実施例を示す回路系統図、第
２図は第１図の処理回路の実施例を示す回路系統
図、第３図Ａ〜Ｇは第２図の〜点における信
号の内容を示すものである。
なお図面に用いられている符号において、１２
…処理回路、１３…マトリツクス、１４，１５，
１６，１７…メモリ、１８…混合回路、２５，２
６，２７…サンプリングホールド回路、２８…マ
ルチプレクサ、２９…Ａ／Ｄ変換器、３４，３５
…ラツチ回路、３６，３７，３８…Ｄ／Ａ変換器
である。
FIG. 1 is a circuit system diagram showing an embodiment of the present invention, FIG. 2 is a circuit system diagram showing an embodiment of the processing circuit of FIG. 1, and FIGS. It indicates the content. In addition, in the symbols used in the drawings, 12
...processing circuit, 13...matrix, 14, 15,
16, 17...Memory, 18...Mixing circuit, 25, 2
6, 27... Sampling hold circuit, 28... Multiplexer, 29... A/D converter, 34, 35
...Latch circuit, 36, 37, 38...D/A converter.
Claims (1)
ヤンネル放送の画面を嵌め込んで映し出すように
したテレビ受像機において、 上記第２のチヤンネル放送のビデオ信号から得
られる輝度信号と第１及び第２の色差信号とを所
定のサンプリング周波数でサンプリングし、 その際、上記サンプリング周波数を上記色差信
号の周波数帯域が復調保証帯域内となる値に選
び、 上記サンプリングされた信号を輝度信号、第１
の色差信号、輝度信号、第２の色差信号の順序で
１走査線中に繰り返される順次信号と成し、 上記順次信号をＡ／Ｄ変換し、このＡ／Ｄ変換
された順次信号を輝度信号と第１の色差信号、輝
度信号と第２の色差信号の夫々同時信号に形成
し、 上記同時信号を輝度信号と第１及び第２の色差
信号とに分けて夫々１フイールド毎に記憶回路に
書き込み、 この記憶回路から読み出された信号を輝度信号
と第１及び第２の色差信号との同時信号と成し、 上記同時信号をＤ／Ａ変換し、このＤ／Ａ変換
された信号に基づいて３原色信号を形成し、 上記３原色信号を上記第１のチヤンネル放送の
ビデオ信号の所定の期間に挿入するようにしたテ
レビ受像機。[Claims] 1. In a television receiver in which a screen of a second channel broadcast is embedded into a screen of a first channel broadcast, the brightness obtained from the video signal of the second channel broadcast. The signal and the first and second color difference signals are sampled at a predetermined sampling frequency, and at that time, the sampling frequency is selected to a value such that the frequency band of the color difference signal is within a guaranteed demodulation band, and the sampled signal is Luminance signal, 1st
The color difference signal, the luminance signal, and the second color difference signal are repeated in one scanning line in this order, and the sequential signal is A/D converted, and this A/D converted sequential signal is converted into a luminance signal. and a first color difference signal, a luminance signal, and a second color difference signal, respectively, and divide the simultaneous signals into a luminance signal and first and second color difference signals and store them in a storage circuit for each field. writing, converting the signal read from this memory circuit into a simultaneous signal of a luminance signal and the first and second color difference signals, converting the simultaneous signal from D/A to converting it into this D/A converted signal; A television receiver that forms three primary color signals based on the above, and inserts the three primary color signals into a predetermined period of the video signal of the first channel broadcast.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9825079A JPS5623079A (en) | 1979-08-01 | 1979-08-01 | Television picture receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9825079A JPS5623079A (en) | 1979-08-01 | 1979-08-01 | Television picture receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5623079A JPS5623079A (en) | 1981-03-04 |
| JPH0147954B2 true JPH0147954B2 (en) | 1989-10-17 |
Family
ID=14214702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9825079A Granted JPS5623079A (en) | 1979-08-01 | 1979-08-01 | Television picture receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5623079A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62234491A (en) * | 1986-03-04 | 1987-10-14 | Nec Home Electronics Ltd | Video signal generating circuit for small screen |
| DE3642186A1 (en) * | 1986-12-10 | 1988-06-23 | Standard Elektrik Lorenz Ag | VIDEO RECORDER WITH A SECOND VIDEO SIGNAL WAY |
-
1979
- 1979-08-01 JP JP9825079A patent/JPS5623079A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5623079A (en) | 1981-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4426661A (en) | Television receiver including a circuit for doubling line scanning frequency | |
| KR950009450B1 (en) | Television signal convertor | |
| CA1256983A (en) | Picture-in-picture television receivers | |
| JPS6113673B2 (en) | ||
| JPS6113435B2 (en) | ||
| JP2997884B2 (en) | Television signal processing system | |
| JPH0147954B2 (en) | ||
| JPH0359632B2 (en) | ||
| JPS6242555B2 (en) | ||
| JPS5923149B2 (en) | High definition broadcast converter | |
| JPH01194784A (en) | Television receiver | |
| JPS61205080A (en) | Still picture apparatus | |
| JPH0564231A (en) | Chroma sub-nyquist sampling circuit | |
| JPH0683470B2 (en) | Mosaic image generation circuit | |
| KR0138332B1 (en) | Pip video signal processing circuit | |
| JP2502694B2 (en) | Video signal synthesizer | |
| JP2916149B2 (en) | Video signal reduction display circuit | |
| KR100219581B1 (en) | The color signal processing circuit of signal transform apparatus | |
| JPH029757B2 (en) | ||
| JPS62219882A (en) | Video processing device | |
| JPS5923150B2 (en) | High definition broadcast converter | |
| JPS6036928Y2 (en) | television receiver | |
| JP3681465B2 (en) | Prompter video signal processor | |
| JPH0634512B2 (en) | 2-screen TV receiver | |
| JPS6367093A (en) | Magnetic recording and reproducing device |