JPH0134351Y2 - - Google Patents

Info

Publication number
JPH0134351Y2
JPH0134351Y2 JP1980163066U JP16306680U JPH0134351Y2 JP H0134351 Y2 JPH0134351 Y2 JP H0134351Y2 JP 1980163066 U JP1980163066 U JP 1980163066U JP 16306680 U JP16306680 U JP 16306680U JP H0134351 Y2 JPH0134351 Y2 JP H0134351Y2
Authority
JP
Japan
Prior art keywords
package
semiconductor chip
cap
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980163066U
Other languages
English (en)
Other versions
JPS5784750U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980163066U priority Critical patent/JPH0134351Y2/ja
Publication of JPS5784750U publication Critical patent/JPS5784750U/ja
Application granted granted Critical
Publication of JPH0134351Y2 publication Critical patent/JPH0134351Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

【考案の詳細な説明】 本考案は半導体装置の改良に関するものであ
る。ロジツクIC等は高速で動作させる必要上、
高い消費電力を必要とする。このような半導体装
置を高密度に集積化すると更に前記装置の消費電
力が増え、そのため半導体装置が発熱して正常な
動作をしなくなるので、前記装置の熱放散を充分
行えるようにすることが必要となる。
このような半導体装置をたとえばDIP(デユア
ル、インラインパツケージ)中に封入して前記し
た半導体装置の熱放散を充分行いうるようにする
ため第1図に示すような半導体装置の構造がとら
れていた。図で1は回路素子を形成した半導体チ
ツプ、2はセラミツクパツケージ、3は該パツケ
ージのキヤツプ、4はリード線、5はアルミニウ
ム(Al)よりなる放熱用フイン、6は放熱用フ
イン5とキヤツプ3とを接着するための接着層、
7は半導体チツプとパツケージにメタライズされ
た回路素子の接着線とを連結するための金線であ
り、上記チツプはパツケージのステージ上にAu
−Si共晶合金で融着されている。
しかしこのような構造の半導体装置において
は、半導体チツプにおいて発生した熱は前記チツ
プの裏面側よりパツケージ2を通過したのち、キ
ヤツプ3に到達し、その後放熱フイン5を通過し
て空気中に放出されるため、放熱に要する経路が
長くなり放熱効果が良くないといつた欠点があ
る。
そこで第2図に示すようにパツケージ2の底面
側に放熱フイン5を接着層6によつて被着し、半
導体チツプ1で発生した熱をパツケージ2より放
熱フイン5を通して空気中に放散させる構造がと
られている。この場合半導体チツプをパツケージ
に金線7でボンデイングする作業を容易にするた
めに、リード線4を最終工程でキヤツプ側におり
曲げる構造としている。
しかし素子が高密度になるにつれてリード線の
数が増加するので第1図および第2図に示したよ
うにパツケージの側面にリード線を1例に配設す
る構造はとれなくなり、パツケージの底面の四方
の端部から内部に入り込んで複数列のリード線を
配設する構造が必要となる。
本考案は前述したように半導体素子を高密度に
集積化した場合、前記素子と外部回路端子とを連
結するためリード線を前記パツケージの底面の四
方の端部より内部に入り込んで複数列、配設した
構造の半導体装置において、前記半導体装置を構
成する半導体チツプより発生した熱量が充分熱放
散できて、前記装置の動作状態が正常となるよう
な、高信頼度の半導体装置の提供を目的とするも
のである。
かかる目的を達成するための半導体装置は、放
熱体が固着されたキヤツプを有するパツケージ
と、該パツケージの底面の端部より内部に入り込
んで複数列配設されたリード線と、前記パツケー
ジのキヤビテイ上に裏全面を接着された半導体チ
ツプと、該半導体チツプの表面にボンデイングワ
イヤが接続され、かつ該表面のほぼ全面に樹脂層
を介して熱の良導体層が被着されてなり、該熱の
良導体層が前記キヤツプに接着されてなることを
特徴とするものである。
以下図面を用いて本考案の一実施例につき詳細
に説明する。第3図は本考案に係る半導体装置の
断面図で11はセラミツクよりなるパツケージで
前記パツケージの底面の端部から内部へ入り込む
ようにたとえば6列のリード線12が配設されて
いる。前記パツケージのキヤビテイ上にはモリブ
デン(Mo)のシート13を介して半導体チツプ
14の裏面側がAu−Si共晶合金によつて接着さ
れている。前記半導体チツプ14はボンデイング
ワイヤである金線15によつてボンデングされ、
該チツプの回路が形成されている表面上には20〜
30μm程度のポリイミド樹脂16が塗布されてい
る。前記ポリイミド樹脂は後でパツケージに接着
するキヤツプとの絶縁体となり、また後でパツケ
ージにキヤツプを接着する場合の緩衝材となり、
またα線の遮閉用材料ともなる。該ポリイミド樹
脂上にはクロム(Cr)とニツケル(Ni)層の二
層構造のメタライズ層17が蒸着によつて形成さ
れている。前記Crはポリイミド樹脂に被着く易
くNi層は後の工程で半田と被着しやすいように
設けてある。前記メタライズ層には両端に半田層
18を被着した熱の良導体の銅(Cu)のチツプ
19が設けられており、その半田層18が溶融し
てセラミツクのキヤツプ20と固着されている。
更に前記キヤツプには樹脂等の接着層21により
Alの放熱フイン22が固着される。
以上述べたような本考案の半導体装置の構造に
すれば、半導体素子を高密度に集積化してパツケ
ージの底面の端部より内部へ入り込んでリード線
を複数列配設したような半導体装置においても、
半導体チツプにおいて発生した熱量はパツケージ
のキヤツプを通じて放熱フインに到達し、空気中
に放散されるようになり、放熱経路が短かくなつ
て半導体チツプの温度上昇が防がれ高信頼度の半
導体装置が得られる利点が生じる。
【図面の簡単な説明】
第1図および第2図は従来の半導体装置の構造
を示す断面図、第3図は本考案に係る半導体装置
の構造を示す断面図である。図において1,14
は半導体チツプ、2,11はパツケージ、3,2
0はキヤツプ、4,12はリード線、5,22は
放熱フイン、6は接着層、7,15は金線、13
はMoシート、16はポリイミド層、17はCr−
Niメタライズ層、18は半田層、19はCuのチ
ツプを示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. 放熱体が固着されたキヤツプを有するパツケー
    ジと、該パツケージの底面の端部より内部に入り
    込んで複数列配設されたリード線と、前記パツケ
    ージのキヤビテイ上に裏全面を接着された半導体
    チツプと、該半導体チツプの表面にボンデイング
    ワイヤが接続され、かつ該表面のほぼ全面に樹脂
    層を介して熱の良導体層が被着されてなり、該熱
    の良導体層が前記キヤツプに接着されてなること
    を特徴とする半導体装置。
JP1980163066U 1980-11-14 1980-11-14 Expired JPH0134351Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980163066U JPH0134351Y2 (ja) 1980-11-14 1980-11-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980163066U JPH0134351Y2 (ja) 1980-11-14 1980-11-14

Publications (2)

Publication Number Publication Date
JPS5784750U JPS5784750U (ja) 1982-05-25
JPH0134351Y2 true JPH0134351Y2 (ja) 1989-10-19

Family

ID=29521873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980163066U Expired JPH0134351Y2 (ja) 1980-11-14 1980-11-14

Country Status (1)

Country Link
JP (1) JPH0134351Y2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59944A (ja) * 1982-06-25 1984-01-06 Agency Of Ind Science & Technol 半導体装置
JPS6059756A (ja) * 1983-09-12 1985-04-06 Ibiden Co Ltd プラグインパッケ−ジとその製造方法
JPS6095944A (ja) * 1983-10-31 1985-05-29 Ibiden Co Ltd プラグインパツケ−ジとその製造方法
JPH07114245B2 (ja) * 1986-10-17 1995-12-06 株式会社東芝 半導体外囲器
JP2800605B2 (ja) * 1992-12-03 1998-09-21 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JPS5784750U (ja) 1982-05-25

Similar Documents

Publication Publication Date Title
US4862245A (en) Package semiconductor chip
US6528882B2 (en) Thermal enhanced ball grid array package
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
CA1238119A (en) Packaged semiconductor chip
JPS6376444A (ja) チツプキヤリア
JPH0777258B2 (ja) 半導体装置
JPH0134351Y2 (ja)
JPH04207061A (ja) 半導体装置
JP2682307B2 (ja) 半導体集積回路の実装方法
JPH02307251A (ja) 樹脂封止型半導体装置
JPH03174749A (ja) 半導体装置
JP2002057238A (ja) 集積回路パッケージ
US7038305B1 (en) Package for integrated circuit die
JPS6130742B2 (ja)
JP3022738B2 (ja) マルチチップモジュール
JP2551349B2 (ja) 樹脂封止型半導体装置
JPH07235633A (ja) マルチチップモジュール
JPS61125142A (ja) 電子装置
JPS60154648A (ja) 半導体装置
JPS6184043A (ja) プラグインパツケ−ジ
JP2815917B2 (ja) 半導体集積回路装置
JPH0467658A (ja) 半導体装置
JP2761995B2 (ja) 高放熱性集積回路パッケージ
JPH0290555A (ja) 半導体装置
JP3335657B2 (ja) 半導体パッケージ