JPH01317088A - ビデオ信号処理装置 - Google Patents
ビデオ信号処理装置Info
- Publication number
- JPH01317088A JPH01317088A JP1101823A JP10182389A JPH01317088A JP H01317088 A JPH01317088 A JP H01317088A JP 1101823 A JP1101823 A JP 1101823A JP 10182389 A JP10182389 A JP 10182389A JP H01317088 A JPH01317088 A JP H01317088A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal path
- input terminal
- video signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 42
- 230000000007 visual effect Effects 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 claims description 15
- 230000001568 sexual effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
- G11B20/06—Angle-modulation recording or reproducing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/932—Regeneration of analogue synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Picture Signal Circuits (AREA)
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は事実上全部のラインが水平同期パルスと前部及
び後部ポーチと視覚部とを具える複合ビデオ信号を処理
する装置に関するもので、該装置は前記複合ビデオ信号
受信用入力端子と前記入力端子へ接続された入力端子を
有する第1の信号通路とを具え、該第1の信号通路は各
ライン期間中の同期パルスの期間の外で前記第1の信号
通路を可能にするための第1の可能化手段を含む。
び後部ポーチと視覚部とを具える複合ビデオ信号を処理
する装置に関するもので、該装置は前記複合ビデオ信号
受信用入力端子と前記入力端子へ接続された入力端子を
有する第1の信号通路とを具え、該第1の信号通路は各
ライン期間中の同期パルスの期間の外で前記第1の信号
通路を可能にするための第1の可能化手段を含む。
(従来の技術と発明が解決しようとする課題)そのよう
な装置はレーザービジョン又はCDビデオ(コンパクト
・ディスク・ビデオ)のような光学的に記録されたビデ
オ・ディスク用のプレーヤーに用いられ得て、そこでは
PALビデオ信号信号同期パルスが、時間軸誤差修正の
ために用いられる。75 MHzの周波数で、ビデオ信
号パイロットバーストと称されるパルス化された付加情
報のバーストを含む。冒頭に述べた形式の装置は特開昭
58−119287号公報に記載され、該公報は水平同
期パルス期間外にビデオ信号を伝達する排除回路を含む
ビデオ信号通路を提供し、これらの同期パルスはパイロ
ット・バーストを含んでいる。このパイロット・バース
トの性質は、IEC規格0AR−2516−596/8
412録画された光学的反射ビデオ・ディスク機構゛ル
−ザービジョン゛50Hz/625ラインーPAL、
1984年第1版に与えられる。線(ライン)周波数に
対する色バーストの周波数の関係(227,5倍)が色
バーストがそのような時間軸誤差修正のために用いられ
得るものであるから、同様のディスク上に記録されたN
TSCビデオ信号にはそのような特殊バーストは必要と
しない。然し乍ら、色バーストの線周波数に対する関係
の差異と線から線へのバーストの位相の変化とによって
、同様のディスク上に記録されたPALビデオ信号につ
いてはこれはできない。パイロット・バーストがPAL
信号へ付加されるのはこの理由による。同期パルス中に
パルス化された付加情報が音声(同期した音)又は他の
情報を含む場合か又は同期パルスを基準レベルに置き代
えることが必要な場合には、代用としてそのような装置
が用いられ得る。両者の場合に、ビデオ信号の同期を試
みる際のごとく複合ジデオ信号を処理するに際して同期
パルス中のバーストが問題を起こし得る。
な装置はレーザービジョン又はCDビデオ(コンパクト
・ディスク・ビデオ)のような光学的に記録されたビデ
オ・ディスク用のプレーヤーに用いられ得て、そこでは
PALビデオ信号信号同期パルスが、時間軸誤差修正の
ために用いられる。75 MHzの周波数で、ビデオ信
号パイロットバーストと称されるパルス化された付加情
報のバーストを含む。冒頭に述べた形式の装置は特開昭
58−119287号公報に記載され、該公報は水平同
期パルス期間外にビデオ信号を伝達する排除回路を含む
ビデオ信号通路を提供し、これらの同期パルスはパイロ
ット・バーストを含んでいる。このパイロット・バース
トの性質は、IEC規格0AR−2516−596/8
412録画された光学的反射ビデオ・ディスク機構゛ル
−ザービジョン゛50Hz/625ラインーPAL、
1984年第1版に与えられる。線(ライン)周波数に
対する色バーストの周波数の関係(227,5倍)が色
バーストがそのような時間軸誤差修正のために用いられ
得るものであるから、同様のディスク上に記録されたN
TSCビデオ信号にはそのような特殊バーストは必要と
しない。然し乍ら、色バーストの線周波数に対する関係
の差異と線から線へのバーストの位相の変化とによって
、同様のディスク上に記録されたPALビデオ信号につ
いてはこれはできない。パイロット・バーストがPAL
信号へ付加されるのはこの理由による。同期パルス中に
パルス化された付加情報が音声(同期した音)又は他の
情報を含む場合か又は同期パルスを基準レベルに置き代
えることが必要な場合には、代用としてそのような装置
が用いられ得る。両者の場合に、ビデオ信号の同期を試
みる際のごとく複合ジデオ信号を処理するに際して同期
パルス中のバーストが問題を起こし得る。
そのような複合ビデオ信号を所望の出力端子へ到達させ
る処理用の装置を提供するのが本発明の目的である。
る処理用の装置を提供するのが本発明の目的である。
(課題を解決するための手段)
本発明は、事実上全部のラインが水平同期パルスと前部
及び後部ポーチと視覚部とを具える複合ビデオ信号を処
理する装置を提供し、該装置は、前記複合ビデオ信号受
信用入力端子と前記入力端子へ接続された入力端子を有
する第1の信号通路とを具え、該第1の信号通路は各ラ
イン期間中の同期パルスの期間外には前記第1の信号通
路を可能にするための第1の可能化手段を含み、該装置
は更に、基準電圧源へ接続された入力端子を有する第2
の信号通路を具え、該第2の信号通路は各ライン期間中
の同期パルスの期間の間前記第2の信号通路を可能にす
るための第2の可能化手段を含み、且つ水平同期パルス
期間中の振幅が前記基準電圧によって決定される複合ビ
デオ信号を与える出力端子へ前記第1と第2との信号通
路の出力端子を接続する手段をも具えることを特徴とす
る。
及び後部ポーチと視覚部とを具える複合ビデオ信号を処
理する装置を提供し、該装置は、前記複合ビデオ信号受
信用入力端子と前記入力端子へ接続された入力端子を有
する第1の信号通路とを具え、該第1の信号通路は各ラ
イン期間中の同期パルスの期間外には前記第1の信号通
路を可能にするための第1の可能化手段を含み、該装置
は更に、基準電圧源へ接続された入力端子を有する第2
の信号通路を具え、該第2の信号通路は各ライン期間中
の同期パルスの期間の間前記第2の信号通路を可能にす
るための第2の可能化手段を含み、且つ水平同期パルス
期間中の振幅が前記基準電圧によって決定される複合ビ
デオ信号を与える出力端子へ前記第1と第2との信号通
路の出力端子を接続する手段をも具えることを特徴とす
る。
そのような装置は、同期パルス又はその端縁が入力複合
ビデオ信号から除去され、出力端子ではビデオ信号は基
準電圧レベルによって置き代えられるという利点を有す
る。
ビデオ信号から除去され、出力端子ではビデオ信号は基
準電圧レベルによって置き代えられるという利点を有す
る。
複合ビデオ信号の同期パルスがパルス化された付加情報
のバーストを含む場合には、本発明は更に、出力複合ビ
デオ信号中の同期パルスの端縁での電圧の振幅と水平同
期パルスとがパルス化された付加情報のバーストを含ま
ないようなレベルの電圧を基準電圧源が与えることをも
特徴とする。
のバーストを含む場合には、本発明は更に、出力複合ビ
デオ信号中の同期パルスの端縁での電圧の振幅と水平同
期パルスとがパルス化された付加情報のバーストを含ま
ないようなレベルの電圧を基準電圧源が与えることをも
特徴とする。
これは出力レベルが入力複合ビデオ信号中のレベルと一
敗するという利点を有する。これはまた出力端子での同
期パルスの端縁に対する水準が維持されるという利点を
有する。
敗するという利点を有する。これはまた出力端子での同
期パルスの端縁に対する水準が維持されるという利点を
有する。
他の出力を生産することが望まれる場合には、本発明は
、この装置が入力端子へ接続された入力端子を有する第
3の信号通路と、同期パルス期間中前記第3の信号通路
を可能にするための第3の可能化手段と、基準電圧源へ
接続された入力端子を有する第4の信号通路と、同期パ
ルス期間外にこの第4の信号通路を可能にするための第
4の可能化手段と、及びこれら第3と第4との信号通路
の出力端子を付加情報のバーストと基準レベルとを交互
に含む信号を与えるための別の出力端子へ接続する手段
とを付加的に具えることを特徴とし得る。従ってそのよ
うな配置によって複合ビデオ信号から特殊のバースト又
は他の情報を得ることが可能である。
、この装置が入力端子へ接続された入力端子を有する第
3の信号通路と、同期パルス期間中前記第3の信号通路
を可能にするための第3の可能化手段と、基準電圧源へ
接続された入力端子を有する第4の信号通路と、同期パ
ルス期間外にこの第4の信号通路を可能にするための第
4の可能化手段と、及びこれら第3と第4との信号通路
の出力端子を付加情報のバーストと基準レベルとを交互
に含む信号を与えるための別の出力端子へ接続する手段
とを付加的に具えることを特徴とし得る。従ってそのよ
うな配置によって複合ビデオ信号から特殊のバースト又
は他の情報を得ることが可能である。
好適な一実施例は、各信号通路がベースが信号通路入力
端子へ接続され且つエミッターが信号通路出力端子へ単
方向性装置を通って接続されたエミッター・ホロワー・
トランジスターを具え、前記可能化手段はこのトランジ
スターと単方向性装置との間の接合点へ適当な可能化期
間この接合点の電圧を変えるために接合された切り換え
回路を具えることを特徴とする。これは信号通路に対し
て比較的単純な構造を与える利点を有する。
端子へ接続され且つエミッターが信号通路出力端子へ単
方向性装置を通って接続されたエミッター・ホロワー・
トランジスターを具え、前記可能化手段はこのトランジ
スターと単方向性装置との間の接合点へ適当な可能化期
間この接合点の電圧を変えるために接合された切り換え
回路を具えることを特徴とする。これは信号通路に対し
て比較的単純な構造を与える利点を有する。
第1と第2との信号通路に対してこの切り換え回路は、
コレクターが第1の信号通路中の接合点へ接続された第
1の切り換えトランジスターと、コレクターが第2の信
号通路中の接合点へ接続された第2の切り換えトランジ
スターとを具え、この第1と第2との切り換えトランジ
スターのエミッターは一緒にされており、これら切り換
えトランジスターの一方のトランジスターのベースは基
準電位の点へ接続され、他方の切り換えトランジスター
のベースは切り換え信号へ接続され、それにより同期パ
ルス期間外に入力端子から出力端子へ複合ビデオ信号を
伝達する第1の信号通路中のトランジスターと単方向性
装置とを可能にするために、第1の切り換えトランジス
ターが同期パルスの期間外に導通し、一方同期パルス期
間中は基準電圧源から出力端子へ基準電圧又はそれから
得られた電圧を伝達する第2の信号通路中のトランジス
ターと単方向性装置とを可能にするために、第2の切り
換えトランジスターが同期パルス期間中は導通する。同
様の切り換え回路が第3と第4との信号通路に対しても
設けられ得る。
コレクターが第1の信号通路中の接合点へ接続された第
1の切り換えトランジスターと、コレクターが第2の信
号通路中の接合点へ接続された第2の切り換えトランジ
スターとを具え、この第1と第2との切り換えトランジ
スターのエミッターは一緒にされており、これら切り換
えトランジスターの一方のトランジスターのベースは基
準電位の点へ接続され、他方の切り換えトランジスター
のベースは切り換え信号へ接続され、それにより同期パ
ルス期間外に入力端子から出力端子へ複合ビデオ信号を
伝達する第1の信号通路中のトランジスターと単方向性
装置とを可能にするために、第1の切り換えトランジス
ターが同期パルスの期間外に導通し、一方同期パルス期
間中は基準電圧源から出力端子へ基準電圧又はそれから
得られた電圧を伝達する第2の信号通路中のトランジス
ターと単方向性装置とを可能にするために、第2の切り
換えトランジスターが同期パルス期間中は導通する。同
様の切り換え回路が第3と第4との信号通路に対しても
設けられ得る。
(実施例)
以下、本発明の前述した特徴及びその他について、例示
の方法によって添付の図面を参照しつつ説明する。
の方法によって添付の図面を参照しつつ説明する。
第1図のブロック線図において、入力端子1はライン期
間の間連続して同期パルスと、副搬送波周波数でバース
トを含む黒レベルでの前部ポーチと、視覚部及びこれも
黒レベルでの後部ポーチとを含むPAL複合カラービデ
オ信号を受信するために適用され、そこでは各同期信号
が前述のようにパイロット・バーストを含み得る。入力
端子1からの複合信号は、単位利得を有し得るゲート増
幅器2の形の第1の信号通路へ印加され、ゲート信号は
結線3を介してゲート増幅器2へ印加され、それでゲー
ト増幅器2は複合信号の同期パルス期間外には可能にさ
れる。ゲート増幅器2からの出力は加算装置4の第1の
入力端子へ印加される。
間の間連続して同期パルスと、副搬送波周波数でバース
トを含む黒レベルでの前部ポーチと、視覚部及びこれも
黒レベルでの後部ポーチとを含むPAL複合カラービデ
オ信号を受信するために適用され、そこでは各同期信号
が前述のようにパイロット・バーストを含み得る。入力
端子1からの複合信号は、単位利得を有し得るゲート増
幅器2の形の第1の信号通路へ印加され、ゲート信号は
結線3を介してゲート増幅器2へ印加され、それでゲー
ト増幅器2は複合信号の同期パルス期間外には可能にさ
れる。ゲート増幅器2からの出力は加算装置4の第1の
入力端子へ印加される。
この複合信号中の同期パルスの単繊の電圧レベル又は黒
レベルあるいはそれらの間の何らかのレベルに一致する
基準電圧レベルが、入力端子1のインピーダンスと同じ
インピーダンスを有する基準レベル入力端子5によって
、これも単位利得を有し得るゲート増幅器6の形の第2
の信号通路へ印加され、ゲート信号も結線7を介してゲ
ート増幅器6へ印加され、それによりゲート増幅器6は
同期パルス期間中のみ可能にされる。ゲート増幅器6か
らの出力は、出力端子が出力端子8へ接続された加算装
置4の第2の入力端子へ印加される。
レベルあるいはそれらの間の何らかのレベルに一致する
基準電圧レベルが、入力端子1のインピーダンスと同じ
インピーダンスを有する基準レベル入力端子5によって
、これも単位利得を有し得るゲート増幅器6の形の第2
の信号通路へ印加され、ゲート信号も結線7を介してゲ
ート増幅器6へ印加され、それによりゲート増幅器6は
同期パルス期間中のみ可能にされる。ゲート増幅器6か
らの出力は、出力端子が出力端子8へ接続された加算装
置4の第2の入力端子へ印加される。
入力端子1の複合信号は複合信号から多くの高周波成分
を除去する低域濾波器9へも印加され、それにより、パ
イロット・バーストが存在する場合にはそのすべてとは
いはないまでもほとんどが水平同期パルスから除去され
る。これでできた濾波された複合信号が結線10を通っ
て、入力端子12が結線10上の濾波された複合信号中
の水平同期パルスの半分の振幅レベルになるべく一致す
る電圧基準を受信するスインチ11へ印加される。スイ
ッチ11は、結線10上に各水平同期パルスが存在する
ときはゲート信号が結線7へ印加され、一方複合信号の
残りの期間中はゲート信号が結線3へ印加されるように
動作する。
を除去する低域濾波器9へも印加され、それにより、パ
イロット・バーストが存在する場合にはそのすべてとは
いはないまでもほとんどが水平同期パルスから除去され
る。これでできた濾波された複合信号が結線10を通っ
て、入力端子12が結線10上の濾波された複合信号中
の水平同期パルスの半分の振幅レベルになるべく一致す
る電圧基準を受信するスインチ11へ印加される。スイ
ッチ11は、結線10上に各水平同期パルスが存在する
ときはゲート信号が結線7へ印加され、一方複合信号の
残りの期間中はゲート信号が結線3へ印加されるように
動作する。
第1図の配置によって、複合ビデオ信号からの前部及び
後部ポーチと視覚部とが、各ライン期間中加算装置4の
第1の入力端子に存在する。これに加うるに、各同期パ
ルス期間中、加算装置4の第2の入力端子には、前述の
ように同期パルスの端縁の電圧レベル又は他の適当なレ
ベルである基準レベル入力端子5からのレベルが存在す
る。従って出力端子8に、水平同期パルス期間中、パー
イロント・バースト又は受信された同期パルスを含む他
の信号を含まない複合ビデオ信号が再生産される。
後部ポーチと視覚部とが、各ライン期間中加算装置4の
第1の入力端子に存在する。これに加うるに、各同期パ
ルス期間中、加算装置4の第2の入力端子には、前述の
ように同期パルスの端縁の電圧レベル又は他の適当なレ
ベルである基準レベル入力端子5からのレベルが存在す
る。従って出力端子8に、水平同期パルス期間中、パー
イロント・バースト又は受信された同期パルスを含む他
の信号を含まない複合ビデオ信号が再生産される。
第1図に示した配置の変形として、結線10上の制御信
号が図示と異なる方法で、例えばテレビジョン受信機に
存在するサンドキャッスル・パルスから得ることができ
る。これに加えて、同期パルス自身が別の処理用の特殊
バーストによって完全に抽出され得る。
号が図示と異なる方法で、例えばテレビジョン受信機に
存在するサンドキャッスル・パルスから得ることができ
る。これに加えて、同期パルス自身が別の処理用の特殊
バーストによって完全に抽出され得る。
第2図の回路配置図は第1図の配置の第1の実施例であ
り、これら2つの図中の同一の参照符号は同様の要素を
示す。入力端子1が第1の信号通路へ印加され、その信
号通路の入力端子はnpn )ランシスターT1のベ
ースへ接続され、このトランジスターT1のエミッター
はダイオード接続されたnpn ’t−ランシスターT
2のエミッターへ接続され、且つそれらが一緒に単位利
得を有するゲート増幅器2を形成する。トランジスター
T1のコレクターは電源の正の幹線B゛へ直接接続され
、その電源の負の幹線は接地されており、−力筒1の信
号通路の出力端子を形成するトランジスターT2のコレ
クターとベースとは、電流型11を介して正の幹線B゛
へ接続される。トランジスターT2のコレクターとベー
スとは出力端子8と別のダイオード接続されたnpn
)ランシスターT3のコレクターとベースとへも接続
され、そのトランジスターT3のコレクターとベースと
は第2の信号通路の出力端子を形成し、且つそのトラン
ジスターT3のエミッターは、コレクターが正の幹線B
゛へ直接接続された更に別のnpn トランジスター
T4のエミッターへの接続される。トランジスターT4
のベースが基準レベル入力端子5へ接続された第2の信
号通路の入力端子を形成し、トランジスターT3とT4
とが単位利得を有するゲート増幅器6を形成する。トラ
ンジスターT1とT2とのエミッターが結線3を形成す
るnpn )ランシスターT5のコレクターへ接続さ
れ、トランジスターT5のエミッターは別のnpnトラ
ンジスターT6のエミッターへ接続され、そのトランジ
スターT6のコレクターが結線7を形成し、トランジス
ターT3とT4とのエミッターへ接続される。
り、これら2つの図中の同一の参照符号は同様の要素を
示す。入力端子1が第1の信号通路へ印加され、その信
号通路の入力端子はnpn )ランシスターT1のベ
ースへ接続され、このトランジスターT1のエミッター
はダイオード接続されたnpn ’t−ランシスターT
2のエミッターへ接続され、且つそれらが一緒に単位利
得を有するゲート増幅器2を形成する。トランジスター
T1のコレクターは電源の正の幹線B゛へ直接接続され
、その電源の負の幹線は接地されており、−力筒1の信
号通路の出力端子を形成するトランジスターT2のコレ
クターとベースとは、電流型11を介して正の幹線B゛
へ接続される。トランジスターT2のコレクターとベー
スとは出力端子8と別のダイオード接続されたnpn
)ランシスターT3のコレクターとベースとへも接続
され、そのトランジスターT3のコレクターとベースと
は第2の信号通路の出力端子を形成し、且つそのトラン
ジスターT3のエミッターは、コレクターが正の幹線B
゛へ直接接続された更に別のnpn トランジスター
T4のエミッターへの接続される。トランジスターT4
のベースが基準レベル入力端子5へ接続された第2の信
号通路の入力端子を形成し、トランジスターT3とT4
とが単位利得を有するゲート増幅器6を形成する。トラ
ンジスターT1とT2とのエミッターが結線3を形成す
るnpn )ランシスターT5のコレクターへ接続さ
れ、トランジスターT5のエミッターは別のnpnトラ
ンジスターT6のエミッターへ接続され、そのトランジ
スターT6のコレクターが結線7を形成し、トランジス
ターT3とT4とのエミッターへ接続される。
トランジスターT5とT6とのエミッターは第2の電流
源I2を通って接地幹線へ接続される。トランジスター
T6のベースは結線10へ接続され、一方トランシスタ
ーT5のベースは水平同期パルスの振幅の半分の電圧基
準を与える入力端子12へ接続される。
源I2を通って接地幹線へ接続される。トランジスター
T6のベースは結線10へ接続され、一方トランシスタ
ーT5のベースは水平同期パルスの振幅の半分の電圧基
準を与える入力端子12へ接続される。
結線10が入力端子12での電圧基準より高い場合には
各同期パルス期間中トランジスターT6が導通し、結線
10が入力端子12での電圧より低い場合には水平同期
パルス期間外のライン期間の部分の間トランジスターT
5が導通する動作で、トランジスターT5とT6とがス
イッチ11を形成する。トランジスタT5が導通する期
間の間、トランジスターT1とT2も導通することによ
って第1の信号通路が可能にされ、入力端子1での複合
信号のポーチと視覚部とが出力端子8へ伝達される。こ
れらの時間においてはトランジスターT3と14とは非
導通であり、この状態はトランジスターT6が導通する
場合に変えられ、従って基準レベル入力端子5での電圧
レベルが入力端子lでの複合ビデオ信号とは独立して出
力端子8へ伝達される場合に第2の信号通路を形成する
。従って出力端子8における出力は、入力端子1に存在
する複合信号のポーチと視覚部とを具え、且つ置換同期
パルスを形成し得る基準レベル入力端子5での電圧レベ
ルによって決定されたレベルを具える。
各同期パルス期間中トランジスターT6が導通し、結線
10が入力端子12での電圧より低い場合には水平同期
パルス期間外のライン期間の部分の間トランジスターT
5が導通する動作で、トランジスターT5とT6とがス
イッチ11を形成する。トランジスタT5が導通する期
間の間、トランジスターT1とT2も導通することによ
って第1の信号通路が可能にされ、入力端子1での複合
信号のポーチと視覚部とが出力端子8へ伝達される。こ
れらの時間においてはトランジスターT3と14とは非
導通であり、この状態はトランジスターT6が導通する
場合に変えられ、従って基準レベル入力端子5での電圧
レベルが入力端子lでの複合ビデオ信号とは独立して出
力端子8へ伝達される場合に第2の信号通路を形成する
。従って出力端子8における出力は、入力端子1に存在
する複合信号のポーチと視覚部とを具え、且つ置換同期
パルスを形成し得る基準レベル入力端子5での電圧レベ
ルによって決定されたレベルを具える。
第3図は第2図の回路の変形された実施例の図であり、
第1.2及び3図に用いられた一致する参照符号は再び
同様の要素を示す。第3図の回路は天盤高さが問題の場
合、即ち印加された信号振幅が供給電圧B+と有義比較
される場合に用いられ得る。入力端子1はトランジスタ
ーTI、 T2を具える第1の信号通路へ再び接続され
、一方基準レベル入力端子5の電圧レベルがトランジス
ターT3゜T4を具える第2の信号通路へ印加される。
第1.2及び3図に用いられた一致する参照符号は再び
同様の要素を示す。第3図の回路は天盤高さが問題の場
合、即ち印加された信号振幅が供給電圧B+と有義比較
される場合に用いられ得る。入力端子1はトランジスタ
ーTI、 T2を具える第1の信号通路へ再び接続され
、一方基準レベル入力端子5の電圧レベルがトランジス
ターT3゜T4を具える第2の信号通路へ印加される。
トランジスターT2のコレクターは、出力端子8を越え
てのそのようなバッファ増幅器の必要を避けるバッファ
増幅器として動作するエミッター・フォロワーnpn
)ランシスターT7を通して接続され、これに加えて
トランジスターT2とT3とのコレクターとベースとの
間へフィード・ハックを与える。電流源I2がpnl)
)ランシスターT8と図示の方法で接続されたダイ
オード接続されたpnp )ランシスターT9とによ
って備えられ、トランジスターT9のコレクターは抵抗
Rを通して接地される。第2図の切す換えトランジスタ
ーT5は、ベースが結線10へ接続され且つ図示の極性
のダイオードを介して接地されたnpn )ランシス
ターT10のコレクターヘエミッターが接続されたトラ
ンジスター75’によって置き代えられ、一方トランシ
スター10のエミッターはトランジスター10のベース
を0.7 Vにクランプするように接地され、それでこ
のトランジスタの飽和を防止する。トランジスター75
’のへ一スは、エミッターが正の幹線B゛へ接続され且
つベースがダイオード接続されたトランジスタT9のベ
ースへ接続されたpnpnルミ流源トランジスターT1
.2個のダイオード接続されたnpn )ランシスタ
ーT12及びT13とを具える分圧器上の接合点へ接続
され、分圧器の低圧端は接地されている。
てのそのようなバッファ増幅器の必要を避けるバッファ
増幅器として動作するエミッター・フォロワーnpn
)ランシスターT7を通して接続され、これに加えて
トランジスターT2とT3とのコレクターとベースとの
間へフィード・ハックを与える。電流源I2がpnl)
)ランシスターT8と図示の方法で接続されたダイ
オード接続されたpnp )ランシスターT9とによ
って備えられ、トランジスターT9のコレクターは抵抗
Rを通して接地される。第2図の切す換えトランジスタ
ーT5は、ベースが結線10へ接続され且つ図示の極性
のダイオードを介して接地されたnpn )ランシス
ターT10のコレクターヘエミッターが接続されたトラ
ンジスター75’によって置き代えられ、一方トランシ
スター10のエミッターはトランジスター10のベース
を0.7 Vにクランプするように接地され、それでこ
のトランジスタの飽和を防止する。トランジスター75
’のへ一スは、エミッターが正の幹線B゛へ接続され且
つベースがダイオード接続されたトランジスタT9のベ
ースへ接続されたpnpnルミ流源トランジスターT1
.2個のダイオード接続されたnpn )ランシスタ
ーT12及びT13とを具える分圧器上の接合点へ接続
され、分圧器の低圧端は接地されている。
これに加えて、ダイオード接続されたnpn )ラン
シスターT14がトランジスターT5’のベース〜エミ
ッター接合と並列に接続される。第2図の切り換えトラ
ンジスターT6は、エミッターが接地され且つベースが
分圧器中のトランジスターT12と713との間の接合
点へ接結されたトランジスターT6’によって置き代え
られる。最後に、エミッターが接地されたダイオード接
続されたnpn トランジスター715と、エミッタ
ーが又接地され且つベースがトランジスター715のベ
ース/コレクターとpnp )ランシスターT17の
コレクターとへ接続された別のnpn )ランシスタ
ーT16と、エミッターが正の幹線B“へ接続され且つ
ベースがトランジスター19のへ−スへ接続されたpn
p )ランシスターT17とを具える電流源が、トラン
ジスターT16のコレクターによって出力端子8へ接続
される。この後者の電流源は出力端子8で電流シンキン
グ能力を与える。
シスターT14がトランジスターT5’のベース〜エミ
ッター接合と並列に接続される。第2図の切り換えトラ
ンジスターT6は、エミッターが接地され且つベースが
分圧器中のトランジスターT12と713との間の接合
点へ接結されたトランジスターT6’によって置き代え
られる。最後に、エミッターが接地されたダイオード接
続されたnpn トランジスター715と、エミッタ
ーが又接地され且つベースがトランジスター715のベ
ース/コレクターとpnp )ランシスターT17の
コレクターとへ接続された別のnpn )ランシスタ
ーT16と、エミッターが正の幹線B“へ接続され且つ
ベースがトランジスター19のへ−スへ接続されたpn
p )ランシスターT17とを具える電流源が、トラン
ジスターT16のコレクターによって出力端子8へ接続
される。この後者の電流源は出力端子8で電流シンキン
グ能力を与える。
動作では、結wA10での信号が接地電位より高く且つ
各水平同期パルス期間はトランジスタTIOの臨界電圧
か又はそれより低いことを最初に考えねばならぬ。この
時このトランジスターはトランジスターT5’ と同時
にトランジスターの対T1とT2とが同期パルスと特殊
バーストとの和を入力端子1から出力端子8へ伝達でき
ない結果となるように非導通となる。この時にはトラン
ジスターT5’のベースの電圧はトランジスターT12
とT13とに対するベース−エミッター電圧νbeの和
、即ち、2Vbeとなり、一方そのエミッターでの電圧
はトランジスターT14を横切るベース−エミッター電
圧Vbeの降下によるりbeとなる。トランジスターT
6’はそのベースに存在するトランジスターT12とT
13との接合点での電圧によって導通し、トランジスタ
ーの対T3. T4を導通させ、入力端子5での電圧レ
ベルが出力端子8へ伝達される。各同期期間の終りに、
結線10での信号はトランジスター10及び従ってトラ
ンジスターT5’が導通するのに充分な正電位となり、
結果としてトランジスターの対T1. T2が出力端子
へ伝達されるべきポーチと視覚期間とを許容するように
導通する。トランジスターT5’が導通する場合、その
ベースとエミッターとの電圧レベルはそれぞれ2Vbe
とVbeとより下に降下し、従って分圧器中のトランジ
スターT12.T13の導通の導通停止を起こし、その
導通停止が代わりにトランジスターT6’ とトランジ
スターの対T3. T4とを、結線lOに次の可能化同
期パルスが現れるまで、同時に非導通にする。
各水平同期パルス期間はトランジスタTIOの臨界電圧
か又はそれより低いことを最初に考えねばならぬ。この
時このトランジスターはトランジスターT5’ と同時
にトランジスターの対T1とT2とが同期パルスと特殊
バーストとの和を入力端子1から出力端子8へ伝達でき
ない結果となるように非導通となる。この時にはトラン
ジスターT5’のベースの電圧はトランジスターT12
とT13とに対するベース−エミッター電圧νbeの和
、即ち、2Vbeとなり、一方そのエミッターでの電圧
はトランジスターT14を横切るベース−エミッター電
圧Vbeの降下によるりbeとなる。トランジスターT
6’はそのベースに存在するトランジスターT12とT
13との接合点での電圧によって導通し、トランジスタ
ーの対T3. T4を導通させ、入力端子5での電圧レ
ベルが出力端子8へ伝達される。各同期期間の終りに、
結線10での信号はトランジスター10及び従ってトラ
ンジスターT5’が導通するのに充分な正電位となり、
結果としてトランジスターの対T1. T2が出力端子
へ伝達されるべきポーチと視覚期間とを許容するように
導通する。トランジスターT5’が導通する場合、その
ベースとエミッターとの電圧レベルはそれぞれ2Vbe
とVbeとより下に降下し、従って分圧器中のトランジ
スターT12.T13の導通の導通停止を起こし、その
導通停止が代わりにトランジスターT6’ とトランジ
スターの対T3. T4とを、結線lOに次の可能化同
期パルスが現れるまで、同時に非導通にする。
第4図は幾らかの付加的回路を有する第2図の回路の実
施例の図で、再び第3図を含む前述の図面と一致する参
照符号は同様の要素を示す。第4図において、トランジ
スターT1〜T6. T8及びT9は、結線lOがここ
では反転されてトランジスターT5へ印加され、−力覚
圧基準入力端子12がトランジスターT6へ印加される
という点を除いては、第2図と同じように動作する。抵
抗Rの低圧端はダイオード接続されたnpn )ラン
シスターT18へ接続され、そのトランジスターT18
のエミッターは接地され且つそのコレクター/ベースは
電流源I2を形成する別のnpn )ランシスターT
19のベースへ付加的に接続される。入力端子1での複
合ビデオ信号は別のnpn )ランシスター200ベ
ースへ接続された入力端子を有する第3の信号通路へも
付加的に印加され、そのトランジスター20のエミッタ
ーはダイオード接続されたnpn )ランシスターT
21のエミッターへ接続され、コレクターは正の幹線B
゛へ接続される。第3及び第4の信号通路の出力端子を
形成するトランジスター721のコレクターとベース及
び別のダイオード接続されたnpn トランジスター
722のコレクターとベースとが、電?A ?原pnp
トランジスターT23のコレクターへ接続され、そ
のトランジスターT23のエミッターとベースとはそれ
ぞれ正の幹線B゛とトランジスターT9のベース/コレ
クターへ接続される。トランジスター722のエミッタ
ーは別のnpn )ランシスターT24のエミッター
と接続され、それらのトランジスターが一緒に第4の信
号通路を形成し、トランジスターT24のコレクターは
正の幹線B゛へ接続され、−力筒4の信号通路への入力
端子を形成するトランジスターT24のベースは、基準
レベル入力端子5へ接続される。トランジスターの対T
20. T21のエミッターは、ベースが電圧基準入力
端子12へ接続され且つエミッターがトランジスターT
19のコレクターへ接続された別の切り換えnpnトラ
ンジスターT25のコレクターへ接続される。
施例の図で、再び第3図を含む前述の図面と一致する参
照符号は同様の要素を示す。第4図において、トランジ
スターT1〜T6. T8及びT9は、結線lOがここ
では反転されてトランジスターT5へ印加され、−力覚
圧基準入力端子12がトランジスターT6へ印加される
という点を除いては、第2図と同じように動作する。抵
抗Rの低圧端はダイオード接続されたnpn )ラン
シスターT18へ接続され、そのトランジスターT18
のエミッターは接地され且つそのコレクター/ベースは
電流源I2を形成する別のnpn )ランシスターT
19のベースへ付加的に接続される。入力端子1での複
合ビデオ信号は別のnpn )ランシスター200ベ
ースへ接続された入力端子を有する第3の信号通路へも
付加的に印加され、そのトランジスター20のエミッタ
ーはダイオード接続されたnpn )ランシスターT
21のエミッターへ接続され、コレクターは正の幹線B
゛へ接続される。第3及び第4の信号通路の出力端子を
形成するトランジスター721のコレクターとベース及
び別のダイオード接続されたnpn トランジスター
722のコレクターとベースとが、電?A ?原pnp
トランジスターT23のコレクターへ接続され、そ
のトランジスターT23のエミッターとベースとはそれ
ぞれ正の幹線B゛とトランジスターT9のベース/コレ
クターへ接続される。トランジスター722のエミッタ
ーは別のnpn )ランシスターT24のエミッター
と接続され、それらのトランジスターが一緒に第4の信
号通路を形成し、トランジスターT24のコレクターは
正の幹線B゛へ接続され、−力筒4の信号通路への入力
端子を形成するトランジスターT24のベースは、基準
レベル入力端子5へ接続される。トランジスターの対T
20. T21のエミッターは、ベースが電圧基準入力
端子12へ接続され且つエミッターがトランジスターT
19のコレクターへ接続された別の切り換えnpnトラ
ンジスターT25のコレクターへ接続される。
同様の方法で、トランジスターの対T22. T24の
エミッターが更に別の切り換えnpn )ランシスタ
ーT26のコレクターへ接続され、そのトランジスター
T26のベースは結線10へ接続され且つエミッターは
トランジスターT19のコレクターへ接続される。別の
出力端子13がトランジスター712と722とのベー
ス/コレクターへ接続され、その動作は水平同期パルス
期間は1−ランシスターT25が、水平同期パルスと、
存在する場合には、特殊バーストとを第3の信号通路(
トランジスターの対T20゜T21)を介して入力端子
1から出力端子13へ通過せしめられることを許容すべ
く導通し、一方ポーチと視覚期間はトランジスター72
6が、基準レベル入力端子5での電圧レベルを第4の信
号通路(トランジスターの対T22. T24)を介し
て出力端子13へ通過することを許容すべく導通する。
エミッターが更に別の切り換えnpn )ランシスタ
ーT26のコレクターへ接続され、そのトランジスター
T26のベースは結線10へ接続され且つエミッターは
トランジスターT19のコレクターへ接続される。別の
出力端子13がトランジスター712と722とのベー
ス/コレクターへ接続され、その動作は水平同期パルス
期間は1−ランシスターT25が、水平同期パルスと、
存在する場合には、特殊バーストとを第3の信号通路(
トランジスターの対T20゜T21)を介して入力端子
1から出力端子13へ通過せしめられることを許容すべ
く導通し、一方ポーチと視覚期間はトランジスター72
6が、基準レベル入力端子5での電圧レベルを第4の信
号通路(トランジスターの対T22. T24)を介し
て出力端子13へ通過することを許容すべく導通する。
この電圧レベルが同期パルスの端縁の電圧レベルにある
場合には、従って出力端子13での出力はほぼこのレベ
ルのバイロンド・パースである。
場合には、従って出力端子13での出力はほぼこのレベ
ルのバイロンド・パースである。
この開示を読むことによって、この技術に熟達した人に
は他の変形が明らかになるであろう。そのような変形は
、装置及びその構成部品の設計。
は他の変形が明らかになるであろう。そのような変形は
、装置及びその構成部品の設計。
製造及び使用において既知であり、ここに既に述べた特
徴に代えて、あるいは加えて用いられ得る他の特徴をも
含み得る。本明細書で開示した範囲は、いずれかの請求
項に記載されているのと同じ発明にそれが関係している
か否かに拘らず、又本発明が緩和するのと同じ技術問題
のいずれか又はすべてを緩和するか否かに拘らず、ここ
に明示的又は暗示的あるいはそれらのいずれかの一般化
として開示した特徴の中の何らかの新規な特徴及び何ら
かの新規な組み合わせをも含むことは理解されるべきで
ある。出願人はここに、本出願又はこれから得られた何
らかの別の出願の進行中に、そのような特徴及び/又は
そのうよな特徴の徂み合わせに対して新請求範囲が形成
され得ることの警告を与える。
徴に代えて、あるいは加えて用いられ得る他の特徴をも
含み得る。本明細書で開示した範囲は、いずれかの請求
項に記載されているのと同じ発明にそれが関係している
か否かに拘らず、又本発明が緩和するのと同じ技術問題
のいずれか又はすべてを緩和するか否かに拘らず、ここ
に明示的又は暗示的あるいはそれらのいずれかの一般化
として開示した特徴の中の何らかの新規な特徴及び何ら
かの新規な組み合わせをも含むことは理解されるべきで
ある。出願人はここに、本出願又はこれから得られた何
らかの別の出願の進行中に、そのような特徴及び/又は
そのうよな特徴の徂み合わせに対して新請求範囲が形成
され得ることの警告を与える。
第1図は本発明による装置のブロック線図であり、
第2図は第1図の装置用回路の第1の実施例の図であり
、 第3図は第1図の装置用回路の第2の実施例の図であり
、 第4図は第2図の回路の変形である。 1・・・入力端子 2.6・・・ゲート増幅器
3.7.10・・・結線 4・・・加算装置5・・
・基準レベル入力端子 8.13・・・出力端子 9・・・低域濾波器11
・・・スイッチ 12・・・電圧基準入力端子
T1〜T26・・・トランジスター
、 第3図は第1図の装置用回路の第2の実施例の図であり
、 第4図は第2図の回路の変形である。 1・・・入力端子 2.6・・・ゲート増幅器
3.7.10・・・結線 4・・・加算装置5・・
・基準レベル入力端子 8.13・・・出力端子 9・・・低域濾波器11
・・・スイッチ 12・・・電圧基準入力端子
T1〜T26・・・トランジスター
Claims (1)
- 【特許請求の範囲】 1、事実上全部のラインが水平同期パルスと前部及び後
部ポーチと視覚部とを具える複合ビデオ信号を処理する
装置であって、前記複合ビデオ信号受信用入力端子と前
記入力端子へ接続された入力端子を有する第1の信号通
路とを具え、該第1の信号通路は各ライン期間中の同期
パルスの期間外には前記第1の信号通路を可能にするた
めの第1の可能化手段を含むビデオ信号処理装置におい
て、 基準電圧源へ接続された入力端子を有する 第2の信号通路を更に具え、該第2の信号通路は各ライ
ン期間中の同期パルスの期間の間前記第2の信号通路を
可能にするための第2の可能化手段を含み、且つ水平同
期パルス期間中の振幅が前記基準電圧によって決定され
る複合ビデオ信号を与える出力端子へ前記第1と第2と
の信号通路の出力端子を接続する手段とを具えることを
特徴とするビデオ信号処理装置。 2、同期パルスがパルス化された付加情報のバーストを
含む複合ビデオ信号用の請求項1記載の装置において、
前記基準電圧源が出力複合ビデオ信号中の同期パルスの
端縁での電圧の水準と水平同期パルスとがパルス化され
た付加情報のパーストを含まないような振幅の電圧を与
えることを特徴とするビデオ信号処理装置。 3、請求項2記載の装置において、前記入力端子へ接続
された入力端子を有する第3の信号通路と、同期パルス
期間中前記第3の信号通路を可能にするための第3の可
能化手段と、前記基準電圧源へ接続された入力端子を有
する第4の信号通路と、同期パルス期間外に前記第4の
信号通路を可能にするための第4の可能化手段と、及び
前記第3と第4との信号通路の出力端子を前記付加情報
のバーストと基準レベルとを交互に含む信号を与えるた
めの別の出力端子へ接続する手段とを付加的に具えるこ
とを特徴とするビデオ信号処理装置。 4、各信号通路はベースが信号通路入力端子へ接続され
且つエミッターが信号通路出力端子へ単方向性装置を通
って接続されたエミッター・ホロワー・トランジスター
を具え、前記可能化手段は前記トランジスターと前記単
方向性装置との間の接合点へ適当な可能化期間前記接合
点の電圧を変えるために接断された切り換え回路を具え
ることを特徴とする請求項1、2又は3記載のビデオ信
号処理装置。 5、前記第1と第2との信号通路用切り換え回路は、コ
レクターが前記第1の信号通路中の接合点へ接続された
第1の切り換えトランジスターと、コレクターが前記第
2の信号通路中の接合点へ接続された第2の切り換えト
ランジスターとを具え、前記第1と第2との切り換えト
ランジスターのエミッターは一緒にされており、前記の
切り換えトランジスターのうちの一方の切り換えトラン
ジスターのベースは基準電位の点へ接続され、他方の切
り換えトランジスターのベースは切り換え信号へ接続さ
れ、それにより前記同期パルス期間外に入力端子から出
力端子へ複合ビデオ信号を伝達する第1の信号通路中の
トランジスターと単方向性装置とを可能にするために、
前記第1の切り換えトランジスターが同期パルスの期間
外に導通し、一方前記同期パルス期間中は基準電圧源か
ら出力端子へ基準電圧又はそれから得られた電圧を伝達
する第2の信号通路中のトランジスターと単方向性装置
とを可能にするために、前記第2の切り換えトランジス
ターが同期パルス期間中は導通することを特徴とする請
求項4記載のビデオ信号処理装置。 6、前記第3と第4との信号通路用切り換え回路は、コ
レクターが前記第3の信号通路中の接合点へ接続された
第3の切り換えトランジスターと、コレクターが前記第
4の信号通路中の接合点へ接続された第4の切り換えト
ランジスターとを具え、前記第3と第4との切り換えト
ランジスターのエミッターは前記第1と第2との切り換
えトランジスターのエミッターと一緒にされており、前
記第3の切り換えトランジスターのベースは前記第2の
切り換えトランジスターのベースへ接続され、一方前記
第4の切り換えトランジスターのベースは前記第1のト
ランジスターのベースへ接続され、それにより水平同期
パルス期間中に入力端子から別の出力端子へライン同期
パルスとパルス化された付加情報の含まれたバーストと
を伝達する前記第3の信号通路中のトランジスターと単
方向性装置とを可能にするために、前記第2の切り換え
トランジスターと同時に前記第3の切り換えトランジス
ターが導通し、一方前記同期パルス期間外に基準電圧源
から前記別の出力端子へ基準電圧又はそれから得られた
電圧を伝達する前記第4の信号通路中のトランジスター
と単方向性装置とを可能にするために前記第1の切り換
えトランジスターと同時に前記第4の切り換えトランジ
スターが導通することを特徴とする請求項5記載のビデ
オ信号処理装置。 7、前記切り換え信号は前記入力端子で複合ビデオ信号
から得られることを特徴とする請求項5又は6記載のビ
デオ信号処理装置。 8、前記入力端子での複合ビデオ信号が低域濾波器を介
して前記他方の切り換えトランジスターのベースへ印加
されることを特徴とする請求項7記載のビデオ信号処理
装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8809749A GB2217546A (en) | 1988-04-25 | 1988-04-25 | Apparatus for processing a video signal |
GB8809749.8 | 1988-04-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01317088A true JPH01317088A (ja) | 1989-12-21 |
Family
ID=10635801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1101823A Pending JPH01317088A (ja) | 1988-04-25 | 1989-04-24 | ビデオ信号処理装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5006932A (ja) |
EP (1) | EP0339718A3 (ja) |
JP (1) | JPH01317088A (ja) |
KR (1) | KR900017007A (ja) |
GB (1) | GB2217546A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5260794A (en) * | 1989-10-18 | 1993-11-09 | Sony Corporation | Video signal processing apparatus for use with a video camera |
DE69033749T2 (de) * | 1989-10-18 | 2002-02-28 | Sony Corp., Tokio/Tokyo | Vorrichtung zur Verarbeitung eines Videosignals |
US5272522A (en) * | 1990-04-30 | 1993-12-21 | Thomson Consumer Electronics, Inc. | Video signal processing circuits |
CN202259040U (zh) * | 2011-09-08 | 2012-05-30 | 艾欧史密斯(中国)热水器有限公司 | 一种继电器防粘连装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3005869A (en) * | 1957-01-28 | 1961-10-24 | Ampex | Circuit for clipping and reinserting reformed sync pulses in composite video signal |
US3681522A (en) * | 1969-06-10 | 1972-08-01 | Matsushita Electric Ind Co Ltd | System for minimizing fluctuations of television signal |
US4371896A (en) * | 1981-08-27 | 1983-02-01 | Rca Corporation | Stabilized video signal control loop |
JPS58119287A (ja) * | 1982-01-07 | 1983-07-15 | Pioneer Video Corp | パイロツトバ−スト除去指令信号発生回路 |
JPS61187468A (ja) * | 1985-02-14 | 1986-08-21 | Nec Corp | クランプ回路 |
GB8524200D0 (en) * | 1985-10-01 | 1985-11-06 | Rca Corp | Combined clamping & blanking circuit |
-
1988
- 1988-04-25 GB GB8809749A patent/GB2217546A/en not_active Withdrawn
-
1989
- 1989-04-19 EP EP19890200991 patent/EP0339718A3/en not_active Withdrawn
- 1989-04-21 KR KR1019890005252A patent/KR900017007A/ko not_active Application Discontinuation
- 1989-04-21 US US07/342,255 patent/US5006932A/en not_active Expired - Fee Related
- 1989-04-24 JP JP1101823A patent/JPH01317088A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
GB8809749D0 (en) | 1988-06-02 |
KR900017007A (ko) | 1990-11-15 |
US5006932A (en) | 1991-04-09 |
EP0339718A3 (en) | 1991-06-12 |
EP0339718A2 (en) | 1989-11-02 |
GB2217546A (en) | 1989-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01317088A (ja) | ビデオ信号処理装置 | |
US3182122A (en) | Noise protection circuit | |
JPS62157408A (ja) | 変調器 | |
US5686974A (en) | Method of and apparatus for providing a high speed video switch | |
JPS6111022B2 (ja) | ||
US3839649A (en) | Signal discriminating circuit | |
PL128751B1 (en) | System for automatically adjusting phase of line deflection generator | |
CA1219357A (en) | Backporch gating pulse generator subject to disabling during vertical sync interval | |
US4370680A (en) | Color signal processing device for video recorder | |
KR920003713B1 (ko) | 영상표시장치 | |
US4631595A (en) | Feedback display driver stage | |
JP2835337B2 (ja) | 接続回路配置 | |
US3287664A (en) | Heterodyne modulator using a minimum of transistors | |
US3898484A (en) | Monolithic horizontal processing circuit with selectable duty cycle | |
US4580068A (en) | Keyed low impedance voltage source | |
EP0148606A1 (en) | Tri-level sandcastle pulse decoder | |
US5999221A (en) | Horizontal synchronization pulse generation circuit | |
JPH0262078B2 (ja) | ||
JP2671510B2 (ja) | 直流再生器 | |
JPH0424654Y2 (ja) | ||
JPH0356515B2 (ja) | ||
JP2553676B2 (ja) | クランプ回路 | |
JPH023586B2 (ja) | ||
US5812208A (en) | Burst separator and slicer circuit | |
US4371793A (en) | Dual-mode control signal generating apparatus |